一種nand閃存的差錯控制碼結(jié)構(gòu)及其差錯碼控制方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種電子通信技術(shù)，特別涉及一種NAND閃存的差錯控制碼結(jié)構(gòu)及其 差錯碼控制方法。
【背景技術(shù)】
[0002] 在過去的十多年里，NAND閃存由于具有高性能、低功耗、大容量和非易失等優(yōu)點(diǎn)， 被廣泛用于數(shù)據(jù)存儲系統(tǒng)。
[0003] 但是隨著工藝的進(jìn)步，閃存的存儲密度大幅增加，閃存的誤碼率急劇上升。從六十 幾納米到四十幾納米，誤碼率增加了三個(gè)數(shù)量級以上；從四十幾納米工藝到三十幾納米工 藝，誤碼率增加了 32倍；而工藝進(jìn)步到二十幾納米時(shí)，誤碼率增加了 4. 5倍。隨著NAND閃 存存儲密度進(jìn)一步增加，誤碼率的問題將變得更加嚴(yán)重。
[0004] 傳統(tǒng)的差錯控制碼采用碼率高于0. 9的糾錯碼方案。面對越來越高的誤碼率，這 種方案可以提高差錯控制碼的糾錯性能，但是硬件復(fù)雜度也隨碼率而增長，最終可能會面 臨技術(shù)上的障礙。而且，碼率高的差錯控制碼，構(gòu)建的是一個(gè)前期容量高壽命短的系統(tǒng)，不 能滿足要求存儲容量長期穩(wěn)定的應(yīng)用。

【發(fā)明內(nèi)容】

[0005] 本發(fā)明的首要目的在于克服現(xiàn)有技術(shù)的缺點(diǎn)與不足，提供一種NAND閃存的差錯 控制碼結(jié)構(gòu)。
[0006] 本發(fā)明的另一目的在于克服現(xiàn)有技術(shù)的缺點(diǎn)與不足，提供一種NAND閃存的NAND 閃存的差錯控制碼結(jié)構(gòu)的差錯碼控制方法，該差錯碼控制方法具有能夠有效保證閃存長期 穩(wěn)定性等特點(diǎn)。
[0007] 本發(fā)明的目的通過下述技術(shù)方案實(shí)現(xiàn)：一種NAND閃存的差錯控制碼結(jié)構(gòu)，包括： 碼率為0.4~0. 9的ECC編碼器、碼率為0.4~0. 9的ECC譯碼器和NAND閃存控制器。所 述的ECC編碼器的數(shù)據(jù)輸出端接到NAND閃存控制器的數(shù)據(jù)輸入接口，ECC譯碼器的數(shù)據(jù)輸 入端與NAND閃存控制器的數(shù)據(jù)輸出接口相連。
[0008] 所述的ECC編碼器包括RS碼編碼器、BCH碼編碼器和LDPC碼編碼器。
[0009] 所述的ECC譯碼器包括RS碼譯碼器、BCH碼譯碼器和LDPC碼譯碼器。
[0010] 本發(fā)明的另一目的通過以下技術(shù)方案實(shí)現(xiàn)：一種NAND閃存的差錯控制碼器的差 錯碼控制方法，包括以下步驟：
[0011] 步驟1:設(shè)定ECC的碼長N的值，設(shè)定信息位長度為k，設(shè)定ECC的糾錯位數(shù)t，碼 率為R的范圍為0~1。根據(jù)不同工藝下的NAND閃存，獲取閃存原始誤碼率RBER與擦寫次 數(shù)P/Ecycles的關(guān)系。
[0012] 步驟2 :按下面的式子計(jì)算當(dāng)UBER低于10_15時(shí)，可接受的RBER。其中，UBER為糾 錯后未校正的誤碼率。
[0014] 其中，UBER為糾錯后未校正的誤碼率，RBER為原始誤碼率，k為信息位長度，N為 碼長，t為ECC的糾錯位數(shù)，n為變量，n的取值范圍為t+1~N。
[0015] 步驟3:根據(jù)前面獲取的不同工藝下閃存擦寫次數(shù)與原始誤碼率的關(guān)系，可以計(jì) 算得出不同原始誤碼率RBER下閃存的擦寫次數(shù)P/Ecycles。
[0016] 步驟4:根據(jù)不同的碼率R，按照下面的公式計(jì)算閃存無誤碼積分信息容量EIC:
[0018] 其中，P/Ecycles為擦寫次數(shù)，Q為每次寫入閃存的信息量，Pe(i)為第i次擦寫的 UBER，由于Pe(i)彡10_15,所以這里計(jì)算時(shí)，取1-Pe(i) ~ 1。
[0019] 步驟5:根據(jù)計(jì)算得出閃存的無誤碼積分信息容量，根據(jù)不同的存儲系統(tǒng)對NAND 閃存的要求，選取無誤碼積分容量最大對應(yīng)的碼率作為用于閃存上的ECC的碼率。
[0020] 本發(fā)明相對于現(xiàn)有技術(shù)具有如下的優(yōu)點(diǎn)及效果：本發(fā)明的NAND閃存的差錯控制 碼架構(gòu)的ECC架構(gòu)中，選取ECC的碼率時(shí)，綜合考慮了碼率和擦寫次數(shù)對的無誤碼積分信息 容量的影響，獲得無誤碼積分容量最大對應(yīng)的碼率，使得所提出的NAND閃存的差錯控制碼 架構(gòu)可以保證閃存的長期穩(wěn)定性。
【附圖說明】
[0021] 圖1是本發(fā)明的NAND閃存的差錯控制碼架構(gòu)圖。
[0022] 圖2是3xnm工藝下MLCNAND閃存的原始誤碼率隨擦寫次數(shù)的變化。
[0023] 圖3是碼長為65535的BCH碼在不同碼率下的無誤碼積分信息容量。
【具體實(shí)施方式】
[0024] 下面結(jié)合實(shí)施例及附圖對本發(fā)明作進(jìn)一步詳細(xì)的描述，但本發(fā)明的實(shí)施方式不限 于此。
[0025] 實(shí)施例
[0026] 如圖1所示，一種NAND閃存的差錯控制碼架構(gòu)，碼長為65535碼率為2/3的BCH 碼編碼器（碼長為65535)，碼率為2/3的BCH碼譯碼器（碼長為65535)和NAND閃存控制 器。所述的BCH編碼器的數(shù)據(jù)輸出端接到NAND閃存控制器的數(shù)據(jù)輸入接口，BCH譯碼器的 數(shù)據(jù)輸入端與NAND閃存控制器的數(shù)據(jù)輸出接口相連。
[0027] 一種NAND閃存的差錯控制碼架構(gòu)的差錯碼控制方法，包括以下步驟：
[0028] 步驟1:設(shè)定BCH碼的碼長N的值，設(shè)定信息位長度為k，設(shè)定BCH碼的糾錯位數(shù)t， 碼率為R的范圍為0~1。根據(jù)不同工藝下的NAND閃存，獲取閃存原始誤碼率RBER與擦寫 次數(shù)P/Ecycles的關(guān)系。
[0029] 步驟2 :按下面的式子計(jì)算當(dāng)UBER低于10_15時(shí)，可接受的RBER。其中，UBER為糾 錯后未校正的誤碼率。
[0031] 其中，UBER為糾錯后仍未校正的誤碼率，RBER為原始誤碼率，k為信息位長度，N 為碼長，t為ECC的糾錯位數(shù)，n為變量，n的取值范圍為t+1~N。
[0032] 步驟3 :根據(jù)前面獲取的不同工藝下閃存擦寫次數(shù)與原始誤碼率的關(guān)系，可以計(jì) 算得出不同原始誤碼率RBER下閃存的擦寫次數(shù)P/Ecycles。
[0033] 步驟4:根據(jù)不同的碼率R，按照下面的公式計(jì)算閃存無誤碼積分信息容量EIC:
[0035] 其中，P/Ecycles為擦寫次數(shù)，Q為每次寫入閃存的信息量，Pe(i)為第i次擦寫的 UBER，由于Pe(i)彡10_15,所以這里計(jì)算時(shí)，取1-Pe(i) ~ 1。
[0036] 步驟5:根據(jù)計(jì)算得出閃存的無誤碼積分信息容量，根據(jù)不同的存儲系統(tǒng)對NAND 閃存的要求，選取無誤碼積分容量最大對應(yīng)的碼率作為用于閃存上的ECC的碼率。
[0037] 選擇碼長N為65535的BCH碼，在碼率R為1/2、2/3、3/4、5/6、8/9和9/10的情況 下，按上面的步驟計(jì)算NAND閃存的無誤碼積分信息容量。步驟1中，選取了 3xnm工藝下， NAND閃存原始誤碼率RBER與擦寫次數(shù)P/Ecycles的關(guān)系，如圖2所示。步驟2,按照公式計(jì) 算當(dāng)UBER低于10 -15時(shí)，可接受的RBER。步驟3,利用如圖2所示的原始誤碼率RBER與擦 寫次數(shù)P/Ecycles的關(guān)系，可以計(jì)算步驟2得出的RBER所對應(yīng)的擦寫次數(shù)P/Ecycles。步 驟4中，假設(shè)每次寫入閃存的信息量(^是1GB，按照式子計(jì)算閃存無誤碼積分信息容量EIC。 計(jì)算結(jié)果如圖3所示。
[0038] 如圖3所示，可知無誤碼積分容量最大對應(yīng)的碼率為2/3 ;在步驟五中，如果存儲 系統(tǒng)對NAND閃存的要求是無誤碼積分信息容量最大，則選取碼率為2/3的BCH碼作為閃存 的差錯控制碼。
[0039] 上述實(shí)施例為本發(fā)明較佳的實(shí)施方式，但本發(fā)明的實(shí)施方式并不受上述實(shí)施例的 限制，其他的任何未背離本發(fā)明的精神實(shí)質(zhì)與原理下所作的改變、修飾、替代、組合、簡化， 均應(yīng)為等效的置換方式，都包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1. 一種NAND閃存的差錯控制碼結(jié)構(gòu)，其特征在于，包括；碼率為0. 4~0. 9的ECC編 碼器、碼率為0. 4~0. 9的ECC譯碼器和NAND閃存控制器；所述的ECC編碼器的數(shù)據(jù)輸出 端接到NAND閃存控制器的數(shù)據(jù)輸入接口，ECC譯碼器的數(shù)據(jù)輸入端與NAND閃存控制器的 數(shù)據(jù)輸出接口相連。2. 根據(jù)權(quán)利要求1所述的NAND閃存的差錯控制碼結(jié)構(gòu)，其特征在于，所述的ECC編碼 器包括RS碼編碼器、BCH碼編碼器和LDPC碼編碼器。3. 根據(jù)權(quán)利要求1所述的NAND閃存的差錯控制碼結(jié)構(gòu)，其特征在于，所述的ECC譯碼 器包括RS碼譯碼器、BCH碼譯碼器和LDPC碼譯碼器。4. 一種控制權(quán)利要求1所述的NAND閃存的差錯控制碼結(jié)構(gòu)的差錯碼控制方法，其特征 在于，所述的ECC的碼率的選取方法包括W下步驟： 步驟1、設(shè)定ECC的碼長N的值，設(shè)定信息位長度為k，設(shè)定ECC的糾錯位數(shù)t，碼率為R的范圍為0~1 ;根據(jù)不同工藝下的NAND閃存，獲取閃存原始誤碼率RB邸與擦寫次數(shù)P/ Recycles的關(guān)系； 步驟2、按下式計(jì)算當(dāng)UB邸低于1〇-"時(shí)，可接受的RB?。黄渲?，UB邸為糾錯后未校正的誤碼率，RB邸為原始誤碼率，k為信息位長度，N為碼長，t為ECC的糾錯位數(shù)，n為變量，n的取值范圍為t+1~N; 步驟3、根據(jù)前面獲取的不同工藝下閃存擦寫次數(shù)與原始誤碼率的關(guān)系，可W計(jì)算得出 不同原始誤碼率RBER下閃存的擦寫次數(shù)P/Ecycles; 步驟4、根據(jù)不同的碼率R，按照下式計(jì)算閃存無誤碼積分信息容量：其中，EIC為閃存無誤碼積分信息容量；P/Ecycles為擦寫次數(shù)，。為每次寫入閃存的 信息量，Pe(i)為第i次擦寫的UB邸，根據(jù)Pe(i)《10-1S，取1-Pe(i) > 1 ; 步驟5、根據(jù)計(jì)算得出閃存的無誤碼積分信息容量，根據(jù)不同的存儲系統(tǒng)對NAND閃存 的要求，選取無誤碼積分容量最大對應(yīng)的碼率作為用于閃存上的ECC的碼率。
【專利摘要】本發(fā)明公開了一種NAND閃存的差錯控制碼結(jié)構(gòu)，包括碼率為0.4～0.9的ECC編碼器、碼率為0.4～0.9的ECC譯碼器和NAND閃存控制器。本發(fā)明還公開了一種NAND閃存的差錯控制碼結(jié)構(gòu)的差錯碼控制方法，包括以下步驟：1、根據(jù)不同工藝下的NAND閃存，獲取閃存原始誤碼率與擦寫次數(shù)的關(guān)系；2、計(jì)算當(dāng)UBER低于10-15時(shí)可接受的RBER；3、根據(jù)前面獲取的不同工藝下閃存擦寫次數(shù)與原始誤碼率的關(guān)系，可以計(jì)算得出不同原始誤碼率RBER下閃存的擦寫次數(shù)；4、計(jì)算閃存無誤碼積分信息容量；5、選取ECC的碼率。本發(fā)明具有能夠使得無誤碼積分容量最大和有效保證NAND閃存的長期穩(wěn)定性等優(yōu)點(diǎn)。
【IPC分類】G06F11/10
【公開號】CN104932952
【申請?zhí)枴緾N201510098970
【發(fā)明人】姜小波, 譚雪青
【申請人】華南理工大學(xué)
【公開日】2015年9月23日
【申請日】2015年3月5日