專利名稱：數(shù)據(jù)傳輸控制裝置及電子設備的制作方法
技術領域：
本發(fā)明涉及數(shù)據(jù)傳輸控制裝置及包含該裝置的電子設備。
背景技術：
近年來，一種被稱作IEEE1394的接口標準日益引人注目。該IEEE1394，是將即使對下一代多媒體也能適應的高速串行總線接口規(guī)范化后制定的標準。按照該IEEE1394，即使是動圖象等要求實時性的數(shù)據(jù)也能夠處理。此外，在IEEE1394的總線上，不僅可以連接打印機、掃描器、CD-R驅(qū)動器、硬盤驅(qū)動器等計算機的外圍設備，而且還能連接電視攝像機、VTR、TV等家電產(chǎn)品。因此，期望著能夠飛躍地促進電子設備的數(shù)字化。
在例如[IEEE1394高性能串行總線概要](Interface Apr．1996的1～10)、[PC外圍設備用總線系列標準總覽](Interface Jan．1997的106頁～116頁)、[IEEE1394-1995(FireWire規(guī)范)的實時傳輸模式與多媒體對應協(xié)議](Interface Jan．1997的136～146頁)中，公開了上述IEEE1394的概要。此外，作為遵循IEEE1394的數(shù)據(jù)傳輸控制裝置，已知有得克薩斯儀器公司生產(chǎn)的TSB12LV31等。
在該IEEE1394中，總線復位后進行樹識別，然后進行自識別。而且在該自識別時，各節(jié)點向所有的節(jié)點廣播自身的自ID信息包。而且，接收到自ID信息包的各節(jié)點，按照需要在自身具有的存儲器中保持這些自ID信息包。
然而由于該自ID信息包的個數(shù)隨節(jié)點數(shù)而增加，所以數(shù)量非常大。為了使該許多自ID信息包與其它的LINK信息包相區(qū)別地對固件等的上層準確地進行接口，需要附加至少1字段的首部。因而，由于該許多自ID信息包的存在，壓迫各節(jié)點具有的存儲器的空閑容量。因而產(chǎn)生不能有效利用各節(jié)點具有的資源的問題。
在按照IEEE1394的數(shù)據(jù)傳輸裝置中，為了提高系統(tǒng)總體的實際傳輸速度，希望盡可能減輕在CPU上工作的固件和應用軟件處理的額外開銷。
發(fā)明的公開本發(fā)明正是鑒于上述技術課題而開發(fā)的，其目的在于提供一種能有效地利用各節(jié)點具有的資源的數(shù)據(jù)傳輸控制裝置以及使用它的電子設備。
本發(fā)明的另一目的是提供一種能減輕固件和應用軟件等的處理的額外開銷的數(shù)據(jù)傳輸控制裝置以及使用它的電子設備。
為了解決上述課題，本發(fā)明的用以在與總線連接的多個節(jié)點之間進行數(shù)據(jù)傳輸?shù)臄?shù)據(jù)傳輸控制裝置的特征在于包括信息包整形裝置，接收從各節(jié)點傳輸?shù)囊幌盗凶宰R別信息包，在用由上層使用的控制信息與從各節(jié)點傳輸?shù)囊幌盗凶宰R別信息包一起組成的數(shù)據(jù)構成幀的信息包上，對能被傳輸?shù)南盗凶宰R別信息包進行整形；以及將整形后的信息包寫入存儲裝置的寫入裝置。
如按照本發(fā)明，通過將一系列的自識別信息包包裝成一個并附加控制信息進行信息包整形，一系列自識別信息包與上層進行接口。因而，與將控制信息附加到各自識別信息包再與上層進行接口的情況相比，能節(jié)約寫入整形后的信息包的存儲裝置的存儲區(qū)。由于將一系列自識別信息包歸攏在一起進行處理，所以能減輕固件等處理的額外開銷。
本發(fā)明的特征在于，上述信息包整形裝置，在自識別信息包包括錯誤檢查信息時，刪除自識別信息包中的該錯誤檢查信息，在用與刪除該錯誤檢查信息的自識別信息包一起組成的數(shù)據(jù)和上述控制信息構成成幀的信息包上，對一系列能傳輸?shù)男畔M行整形。如果這樣處理，能進一步節(jié)約寫入整形后的信息包的存儲裝置的存儲區(qū)域。
本發(fā)明的特征在于，上述信息包整形裝置，根據(jù)上述錯誤檢查信息判斷在從各節(jié)點傳輸來的自識別信息包上是否存在差錯，將表示在自識別信息包上是否存在差錯的狀態(tài)信息附加到信息包的控制信息上。如按照這樣處理，能簡單地將在自識別信息包上存在差錯的情況傳輸?shù)缴蠈印?br> 本發(fā)明的特征在于，上述信息包整形裝置將表示在自識別期間是否接收了信息包的狀態(tài)信息附加到信息包的控制信息。如按照這樣處理，使通過將自識別信息包進行包裝得到的信息包與此外的信息包的區(qū)別變得容易。
本發(fā)明的特征在于包括在上述存儲裝置是可隨機存取的并被分離為控制信息區(qū)和數(shù)據(jù)區(qū)的情況下，將信息包的控制信息寫入上述存儲裝置的上述控制信息區(qū)，將信息包的數(shù)據(jù)寫入上述存儲裝置的上述數(shù)據(jù)區(qū)的信息包分離裝置；以及將用以指示寫入上述數(shù)據(jù)區(qū)的數(shù)據(jù)地址的數(shù)據(jù)指示字附加到上述控制信息上的裝置。如按照這樣處理，能將整形后的信息包的控制信息部分與數(shù)據(jù)部分分別進行處理，從而能減輕固件等的處理的額外開銷。
本發(fā)明的特征在于，上述信息包分離裝置將對一系列自識別信息包進行整形得到的信息包的數(shù)據(jù)寫入到為上述存儲裝置的自識別信息包專用而設置的區(qū)域中。如按照這樣處理。能簡化生成拓撲圖等時的處理。
本發(fā)明的特征在于，包括根據(jù)從下層傳輸來的狀態(tài)信息檢測是否在自識別期間中的裝置，上述信息包整形裝置將在自識別期間傳輸?shù)囊幌盗行畔醋髯宰R別信息包并對該一系列自識別信息包進行整形。如這樣處理，能簡易地檢測出作為處理對象的信息包是否是自識別信息包，從而能謀求硬件的小規(guī)模化。
在本發(fā)明中希望進行根據(jù)IEEE1394的標準的數(shù)據(jù)傳輸。
本發(fā)明的電子設備的特征在于包括上述任一數(shù)據(jù)傳輸控制裝；對通過上述數(shù)據(jù)傳輸控制裝置及總線從其它節(jié)點接收到的數(shù)據(jù)進行規(guī)定處理的裝置；用以輸出和存儲進行過處理的數(shù)據(jù)的裝置。本發(fā)明的電子設備的特征還在于包括上述任一數(shù)據(jù)傳輸控制裝置；對通過上述數(shù)據(jù)傳輸控制裝置和總線從其它節(jié)點發(fā)送的數(shù)據(jù)進行規(guī)定處理的裝置；用以取入進行了處理的數(shù)據(jù)的裝置。
按照本發(fā)明，能使在電子設備中輸出從其它節(jié)點傳輸?shù)臄?shù)據(jù)并存儲的處理和在電子設備中將所取入的數(shù)據(jù)傳輸?shù)狡渌?jié)點的處理高速化。按照本發(fā)明，能使存儲整形后的信息包的存儲裝置小規(guī)?；瑫r能減輕控制數(shù)據(jù)傳輸?shù)墓碳鹊奶幚碡摀?，從而能使電子設備低成本化、小規(guī)模化。
附圖的簡單說明

圖1A、圖1B、圖1C是用于說明非同步傳輸及同步傳輸?shù)膱D。
圖2A、圖2B是用于說明樹識別的圖。
圖3是用于說明自識別的圖。
圖4A、圖4B、圖4C、圖4D是表示自ID信息包等物理層信息包的格式的圖。
圖5是表示IEEE1394的協(xié)議結構的圖。
圖6是表示本實施形態(tài)的數(shù)據(jù)傳輸控制裝置的結構例的圖。
圖7是用于說明首部(控制信息)區(qū)域與數(shù)據(jù)區(qū)域的分離的圖。
圖8是表示本實施形態(tài)的比較例的結構例的圖。
圖9是用于說明圖8結構的數(shù)據(jù)傳輸方法的圖。
圖10是用以說明數(shù)據(jù)傳輸方法的其它例的圖。
圖11是用以說明本實施形態(tài)的數(shù)據(jù)傳輸方法的圖。
圖12是用以說明自ID期間的圖。
圖13A、圖13B是用以說明比較例、本實施形態(tài)的信息包整形的圖。
圖14A、圖14B是用以說明刪除自ID信息包的奇偶部分的方法的圖。
圖15A是用以說明將數(shù)據(jù)指示字附加到首部的方法的圖，圖15B是用以說明將表示是否是自ID期間的信息包的BR附加到尾部的方法的圖。
圖16是用以說明將自ID信息包專用區(qū)設置在數(shù)據(jù)區(qū)的方法的圖。
圖17是表示鏈路核心(信息包整形電路)與MDAC(RF用)的結構例的圖。
圖18是用以說明在自ID期間的信息包整形的詳細處理例的定時波形圖。
圖19A圖19B是用以說明控制總線CTL、數(shù)據(jù)總線D、狀態(tài)信息(狀態(tài)位)的圖。
圖20A、圖20B是表示PHY信息包的格式的圖。
圖21是用以說明TAG的圖。
圖22是用以說明在自ID期間之外的信息包整形的詳細處理例的定時波形圖。
圖23A、圖23B、圖23C是各種電子設備的內(nèi)部框圖的實例。
圖24A、圖24B。圖24C是各種電子設備的外觀圖的實例。
實施發(fā)明的最佳形態(tài)以下，用附圖詳細說明本發(fā)明的最佳實施形態(tài)。
1． IEEE1394首先，簡單說明IEEE1394的概要。
1．1數(shù)據(jù)傳輸速度、連接拓撲結構在IEEE1394(IEEE1394-1995、P1394．a(chǎn))中，可以進行100～400Mbps的高速數(shù)據(jù)傳輸(在P1394．b中為800～3200Mbps)。另外，也允許將傳輸速度不同的節(jié)點與總線連接。
各節(jié)點按樹形連接，在1條總線上最多可以連接63個節(jié)點。如利用總線橋，則可以連接大約64000個節(jié)點。
當接通電源、或帶電插拔設備時，將發(fā)生總線復位，并將與連接拓撲結構有關的信息全部清除。并且，在總線復位后，進行樹識別(決定根節(jié)點)、自識別。在這之后，決定同步資源管理器、循環(huán)主控裝置、總線管理器等管理節(jié)點。然后，開始通常的信息包傳輸，1．2傳輸方式在IEEE1394中，作為信息包傳輸方式，準備有適于要求可靠性的數(shù)據(jù)傳輸?shù)姆峭絺鬏敿斑m于要求實時性的動圖象和聲音等的數(shù)據(jù)傳輸?shù)耐絺鬏敗?br> 在圖1A中，示出非同步子動作的例，一個子動作，由協(xié)調(diào)、信息包傳輸、確認構成，即，在傳輸數(shù)據(jù)之前，首先，進行與總線使用權有關的協(xié)調(diào)處理。然后，從源(傳輸源)節(jié)點向目標(傳輸目標)節(jié)點傳輸信息包。在該信息包的首部中，包含源ID及目標ID。目標節(jié)點，通過讀出該目標ID，判斷是否是向自身節(jié)點傳輸?shù)男畔?。目標?jié)點，在接收信息包后，向源節(jié)點返送一個確認(ACK)信息包。
在信息包傳輸與ACK之間存在著確認間隔。此外，在一個子動作與下一個子動作之間存在著子動作間隔。并且，如尚未經(jīng)過與子動作間隔相當?shù)囊欢ǖ目偩€空閑時間，則不能開始下一個子動作的協(xié)調(diào)處理。因此，可以避免子動作的相互沖突。
在圖1B中，示出同步子動作的例。由于同步傳輸在廣播(對連接于總線的所有節(jié)點傳輸)中執(zhí)行，所以在接收信息包時不必返送ACK。此外，在同步傳輸中，不是使用節(jié)點ID而是信道編號進行信息包傳輸。在子動作之間存在著同步間隔。
在圖1C中，示出傳輸數(shù)據(jù)時的總線狀態(tài)。同步傳輸，通過由循環(huán)主控裝置按一定周期生成周期起始信息包開始。因此，每一個信道至少可以在每125μS內(nèi)傳輸一個信息包。其結果是，可以進行動圖象和聲音等要求實時性的數(shù)據(jù)傳輸。
非同步傳輸，在同步傳輸?shù)拈g隔中進行，即，同步傳輸?shù)膬?yōu)先級高于非同步傳輸。如圖1C所示，其實現(xiàn)方式為，使同步間隔的時間比非同步傳輸?shù)淖觿幼鏖g隔的時間短。
1．3樹識別樹識別在總線復位后進行。通過樹識別決定節(jié)點間的母子關系及根節(jié)點。
首先，葉節(jié)點(只與一個節(jié)點連接的節(jié)點)，將母代通知發(fā)送到鄰接的節(jié)點。例如，如圖2A所示，當連接節(jié)點A、B、C、D、E時，從節(jié)點A向節(jié)點B、從節(jié)點D和E向節(jié)點C發(fā)送母代通知(PN)。
收到母代通知的節(jié)點，將發(fā)送源的節(jié)點認作自己的子節(jié)點。然后，向其子節(jié)點發(fā)送子代通知。例如，在圖2A中，從節(jié)點B向節(jié)電A、從節(jié)點C向節(jié)點D和E發(fā)送子代通知(CN)，按這種方式，決定節(jié)點B、A之間、節(jié)點C、D之間、節(jié)點C、E之間的母子關系。
節(jié)點B、C之間的母子關系，由哪一個先發(fā)送母代通知決定。例如，如圖2B所示，節(jié)點C一方先發(fā)送母代通知，所以，節(jié)點B為母節(jié)點，而節(jié)點C為子節(jié)點。
端口連接目標的所有節(jié)點都是自己的子節(jié)點的節(jié)點，是根節(jié)點。在圖2B中，節(jié)點B為根。在IEEE1394中，所有節(jié)點都有可能成為根。
1．4自識別在樹識別后，進行自識別。在自識別中，在連接拓撲結構上從離根節(jié)點遠的節(jié)點起按順序傳輸自ID信息包。
更具體地說，例如，如圖3所示，首先，由連接于根節(jié)點B的端口1(編號小的端口)的節(jié)點A向所有節(jié)點播送自ID信息包(自識別信息包)。
然后，選擇與節(jié)點B的端口2(編號大的端口)連接的節(jié)點C，并由連接于該節(jié)點C的端口1(編號小的端口)的節(jié)點D播送自ID信息包。接著，由連接于該節(jié)點C的端口2(編號大的端口)的節(jié)點E播送自ID信息包，在這之后，由節(jié)點C進行播送。最后，由作為根的節(jié)點B播送自ID信息包，并完成自識別。
在自ID信息包內(nèi)包含著各節(jié)點煌ID。在進行廣播的時刻從其他節(jié)點接收到的自ID信息包的個數(shù)，用作該各節(jié)點的ID。例如，在圖3中，在節(jié)點A進行廣播的時刻，哪一個節(jié)點都沒有發(fā)出自ID信息包，所以節(jié)點A的ID為0。節(jié)點A，在自ID信息包內(nèi)包含該ID=0而進行播送。在節(jié)點D進行廣播的時刻，只有節(jié)點A發(fā)出自ID信息包。因此，節(jié)點D的ID為1。同樣，節(jié)點E、C、B的ID，分別為2、3、4。
在圖4A中，示出自ID信息包的格式。如該圖所示，在自ID信息包內(nèi)包含各節(jié)點的基本信息。具體地說，包含著與各節(jié)點的ID(PHY_ID)、鏈路層是否變?yōu)榧せ顮顟B(tài)(L)、間隔計數(shù)(gap_cnt)、傳輸速度(sp)、是否具有成為同步資源管理器的能力(C)、電力狀態(tài)(pwr)、端口狀態(tài)(p0、p1、p2)等有關的信息。
在圖4B中，示出當節(jié)點的端口數(shù)為4個以下時使用的自ID信息包#1、#2、#3的格式。當端口數(shù)為4～11個時，可使用自ID信息包#0(圖4A)和#1，12～19個時可使用自ID信息包#0、#1、#2，20～27個時可使用用自ID信息包#0、#1、#2和#3。
另外，在圖4C、圖4D中，與自ID信息包一樣，示出作為物理層信息包(PHY信息包)的鏈路接通信息包、PHY結構信息包的格式。
1．5同步資源管理器同步資源管理器(IRM)具有以下的管理功能。
第1，提供同步傳輸所需要的各種資源。例如，提供信道編號寄存器或帶寬寄存器。第2，提供指示總線管理器的ID的寄存器。第3，當沒有總線管理器時，具有用作簡易的總線管理器的作用。
在具有成為IRM的能力(具有管理同步資源的能力)、且進入動作狀態(tài)(鏈路層變?yōu)榧せ顮顟B(tài))的節(jié)點中(在具有成為1RM的資格的節(jié)點中)，使最靠近根的(ID最大的)節(jié)點成為IRM。更具體地說，在圖4A的自ID信息包中，在指示是否具有成為IRM的能力的C(CONTENDER)位及指示鏈路層是否激活的L(LINK_ACTIVE)位都是1位的節(jié)點中，使最靠近根的節(jié)點(PHY_ID最大的節(jié)點)成為IRM。例如，當根節(jié)點的自ID信息包的C位及L位為1時，根節(jié)點成為IRM。
1．6循環(huán)主控裝置、總線管理器循環(huán)主控裝置，具有發(fā)送圖1C中示出的周期起始信息包的作用，并使根節(jié)點為循環(huán)主控裝置。
總線管理器，進行拓撲圖(各節(jié)點的連接狀態(tài))的生成、速度圖的生成、總線的電力管理、循環(huán)主控裝置的決定、間隔計數(shù)的最佳化等工作。
1．7協(xié)議結構用圖5說明IEEE1394的協(xié)議結構(層結構)。
IEEE1394的協(xié)議，由物理層、鏈路層、事務處理層構成。另外，串行總線管理，對物理層、鏈路層、事務處理層進行監(jiān)視或控制，并提供用于節(jié)點控制和總線資源管理和各種功能。
物理層，定義將由鏈路層使用的邏輯符號變換為電信號或進行總線協(xié)調(diào)的總線物理接口。
鏈路層，提供尋址、數(shù)據(jù)檢驗、數(shù)據(jù)成幀、循環(huán)控制等。
事務處理層，定義用于進行讀、寫、鎖定等事務處理的協(xié)議。
物理層的鏈路層，通常由數(shù)據(jù)傳輸控制裝置(接口芯片)等硬件實現(xiàn)。而事務處理層，則由在CPU上運行的固件或硬件實現(xiàn)。
2．總體結構以下，用圖6說明本實施形態(tài)的總體結構。
在圖6中，PHY接口10，是與實現(xiàn)物理層協(xié)議的PHY芯片進行接口的電路。鏈路核心20，是實現(xiàn)鏈路層協(xié)議及事務處理層協(xié)議的一部分的電路，提供用于各節(jié)點間的信息包傳輸?shù)母鞣N服務。寄存器22，是用于控制實現(xiàn)這些協(xié)議的鏈路核心20的寄存器。
FIFO(ATF)30、FIFO(ITF)32、FIFO(RF)34，分別為非同步發(fā)送用、同步發(fā)送用、接收用的FIFO，例如，由寄存器或半導體存儲器等硬件構成。在本實施形態(tài)中，這些FIFO30、32、34的級數(shù)非常少。例如，一個FIFO的級數(shù)，最好為3級以下，而2級以下更為理想。
DMAC40、42、44，分別為ATF、ITF、RF用的DMA控制器。通過使用這些DMAC40、42、44，可以在RAM80與鏈路核心20之間進行數(shù)據(jù)傳輸，而無需使CPU66介入。寄存器46，是控制DMAC40、42、44等的寄存器。
端口接口50，是與應用層設備(例如進行打印機的打印處理的設備)進行接口的電路。在本實施形態(tài)中，通過使用該端口接口50，可以進行例如8位的數(shù)據(jù)傳輸。
FIFO(PF)52，是用于進行與應用層設備之間的數(shù)據(jù)傳輸?shù)腇IFO，DMAC54，是PF用的DMA控制器。寄存器56，是控制端口接口50及DMAC54的寄存器。
CPU接口60，是與控制數(shù)據(jù)傳輸控制裝置的CPU66進行接口的電路。CPU接口60，包括地址譯碼器62、數(shù)據(jù)同步化電路63、中斷控制器64。時鐘控制電路68，用于控制本實施形態(tài)中使用的時鐘，輸入從PHY芯片發(fā)送來的SCLK及作為主時鐘的HCLK。
緩沖管理器70，是管理與RAM80的接口的電路。緩沖管理器70，包括用于控制緩沖管理器的寄存器72、協(xié)調(diào)與RAM80的總線連接的協(xié)調(diào)電路74、生成各種控制信號的定序器76。
RAM80，具有作為可隨機存取的信息包存儲裝置的功能，其功能例如由SRAM、DRAM等實現(xiàn)。而且，在本實施形態(tài)中，如圖7所示，該RAM80被分離為首部區(qū)域(廣義地說，為控制信息區(qū)域)及數(shù)據(jù)區(qū)域。因此，可將信息包的首部(廣義地說，為控制信息)存儲在圖7的首部區(qū)域內(nèi)，并將信息包的數(shù)據(jù)存儲在數(shù)據(jù)區(qū)域內(nèi)。
另外，RAM80，如安裝在本實施形態(tài)的數(shù)據(jù)傳輸控制裝置內(nèi)，則尤為理想，但也可以將其一部分或全部安裝在外部。
總線90(或總線92、94)，是與應用系統(tǒng)連接的總線(第1總線)。而總線96(或總線98)，用于控制數(shù)據(jù)傳輸控制裝置，是與控制數(shù)據(jù)傳輸控制裝置的設備(例如CPU)電氣連接的總線(第2總線)。此外，總線100(或總線102、104、105、106、107、108、109)，是與物理層設備(例如PHY芯片)電氣連接的總線(第3總線)。另外，總線110，是與作為可隨機存取的存儲裝置的RAM電氣連接的總路線(第4總線)。
緩沖管理器70的協(xié)調(diào)電路74，用于對來自DMAC40、DMAC42、DMAC44、CPU接口60、DMAC54的總線訪問請求進行協(xié)調(diào)。然后，根據(jù)其協(xié)調(diào)結果，分別在總線105、107、109、98、94中的任何一個與RAM80的總線110之間確立數(shù)據(jù)路徑(在第1、第2、第3總線的任一個與第4總線之間確立數(shù)據(jù)路徑)。
本實施形態(tài)的一個特征在于，設有存儲信息包的可隨機存取的RAM80，同時設有彼此分離的總線90、96、100及用于將這些總線與RAM80的總線110連接的協(xié)調(diào)電路74。
例如，在圖8中示出結構與本實施形態(tài)不同的數(shù)據(jù)傳輸控制裝置的例。在該數(shù)據(jù)傳輸控制裝置中，鏈路核心902，通過PHY接口900、總線922與PHY芯片連接。此外，鏈路核心902，還通過FIF904、906、908、CPU接口920、總線920與CPU912連接。而CUP912，則通過總線924與作為CPU內(nèi)的本機存儲器的RAM914連接。
FIFO904、906、908，與圖6的FIFO30、32、34不同，其級數(shù)非常多(例如一個FIFO為16級左右)。
用圖9說明采用結構如圖8所示的數(shù)據(jù)傳輸控制裝置時的數(shù)據(jù)傳輸方法。從其他節(jié)點通過PHY芯片930傳送到的接收信息包，由CPU912通過總線922、數(shù)據(jù)傳輸控制裝置932、總線920接收。接著，CPU912，將所收到的接受信息包通過總線924寫入RAM914。然后，CPU912，對接收信息包進行加工，以便使應用層可以使用，并通過總線926傳輸?shù)綉脤拥脑O備934。
另一方面，當傳輸來自應用層設備934的數(shù)據(jù)時，CPU912，將該數(shù)據(jù)寫入RAM914。接著，通過將首部附加于RAM914的數(shù)據(jù)而生成遵循了IEEE1394的信息包。然后，將所生成的信息包通過數(shù)據(jù)傳輸控制裝置932、PHY芯片930等發(fā)送到其他節(jié)點。
但是，如按照這種數(shù)據(jù)傳輸方法，則CPU912的處理負荷將非常繁重。因此，即使提高在節(jié)點間進行連接的串行總線傳輸速度，也將由于CPU912的處理開銷等而使整個系統(tǒng)的實際傳輸速度降低，其結果是不能實現(xiàn)高速的數(shù)據(jù)傳輸。
作為解決上述問題的一種方法，如圖10所示，也可考慮利用硬件DMA實現(xiàn)數(shù)據(jù)傳輸控制裝置932與RAM914之間的數(shù)據(jù)傳輸、及RAM914與應用層設備934之間的數(shù)據(jù)傳輸?shù)姆椒ā?br> 但是，在這種方法中，在數(shù)據(jù)傳輸控制裝置932與RAM914之間的數(shù)據(jù)傳輸、RAM914與CPU912之間的數(shù)據(jù)傳輸、RAM914與應用層設備934之間的數(shù)據(jù)傳輸中都要使用CPU總線928。因此，假如要實現(xiàn)整個系統(tǒng)的數(shù)據(jù)傳輸?shù)母咚倩敲?，作為CPU總線928就必須使用像PCI總線那樣的高速總線，因此這將導致使用數(shù)據(jù)傳輸控制裝置的電子設備的成本提高。
與此不同，在本實施形態(tài)中，如圖11所示，使數(shù)據(jù)傳輸控制裝置120與應用層設備124之間的總線90、CPU總線96、數(shù)據(jù)傳輸控制裝置120與RAM80之間的總線110彼此分離。因此，可以將CPU總路線96只使用于數(shù)據(jù)傳輸?shù)目刂?。此外，可以通過占有總線90在數(shù)據(jù)傳輸控制裝置120與應用層設備124之間進行數(shù)據(jù)傳輸。例如，當裝有數(shù)據(jù)傳輸控制裝置120的電子設備是打印機時，可以占有總線90而傳輸打印數(shù)據(jù)。其結果是，可以減輕CPU66的處理負荷，并能提高整個系統(tǒng)的實際傳輸速度。另外，作為CPU66可以采用廉價的型式，同時，作為CPU總線96也沒有必要使用高速的總線。因此，可以降低電子設備的成本，并能實現(xiàn)小型化。
3．自ID信息包的整形3．1本實施形態(tài)的特征如圖12所示，在自ID期間，從與總線連接的所有節(jié)點發(fā)送自ID信息包。而且，各自ID信息包的第1字段成為包括節(jié)點ID等基本信息的數(shù)據(jù)本體，第2字段成為作為第1字段反轉的奇偶性(錯誤檢查信息)(詳細情況參照圖4A)。
例如，在圖8構成的數(shù)據(jù)傳輸控制裝置中，如圖13A所示整形這一系列自ID信息包。即，對在作為物理層信息包的自ID信息包上附加用以與上層(事務處理層、應用層、串行總線控制層)接口的首部這樣的信息包進行整形。而且，整形后的信息包存儲在作為CPU的局部存儲器的RAM(圖8的RAM914)中。
然而，自ID信息包必須只是與節(jié)點數(shù)對應的個數(shù)，在總線上連接63個接點時，有必要保持例如最少63個自ID信息包。即，自ID信息包的個數(shù)通常非常多。因而將首部附加到這些自ID信息包上并直接存儲到RAM中后，RAM的空閑容量被壓迫，不能有效地利用各節(jié)點的資源。每當接收各個自ID信息包時，固件必須進行必要的處理。因此，自ID信息包的個數(shù)增加時，固件的處理負擔增加。進而在自ID期間結束后，即因總線復位發(fā)生使最初的子動作間隙發(fā)生后，必須進行該接收到自ID信息包的整形作業(yè)。因而自ID信息包的個數(shù)增加后，該整形作業(yè)的處理負擔也增加。
因此，如圖13B所示，在本實施形態(tài)中，將傳輸來的一系列信息包整形為用首部(廣義上是控制信息)和由一系列自ID信息包組成的數(shù)據(jù)構成幀的信息包。也就是說，將該一系列信息包包裝成一個，由于進行了該包裝，附加一個首部，與上層進行接口。
在圖13A的比較例中，對自ID信息包的每一個一一對應地附加首部。與此不同，在本實施形態(tài)中，像這樣對全部自ID信息包的每個都附加首部是太浪費了。在將一系列自ID信息包包裝成一個的信息包上附加一個首部。
通過這樣處理，在本實施形態(tài)中，能有效地消解壓迫作為信息包存儲存儲器的RAM(圖6的RAM80)的空閑容量的情況。因此，能謀求RAM的小規(guī)?；?，謀求數(shù)據(jù)傳輸控制裝置和電子設備的低成本化、小規(guī)?；?。
在圖13A的比較例中，有N個自ID信息包時，整形后的信息包個數(shù)也成為N個。因而，為了從RAM中讀出這些整形后的信息包，就要進行N次信息包讀出。
與此不同，在本實施形態(tài)中，即使在存在N個自ID信息包時，整形后的信息包也成為N個。因此，為從RAM讀出整形后的信息包，只要進行一次信息包讀出就可以了。從而能大大地減輕固件等的處理負擔。因此能采用廉價的CPU，能謀求數(shù)據(jù)傳輸控制裝置和電子設備的低成本化、小規(guī)模化。
在本實施形態(tài)中，由于將一系列自ID信息包歸納成1個，所以與圖13A的比較例相比，有信息包的處理變得簡單的優(yōu)點。
在本實施形態(tài)中，如圖14A所示，刪除自ID信息包的第2字段的奇偶性，由刪除了該奇偶性的自ID信息包(自ID信息包的數(shù)據(jù)本體)的行構成整形后的信息包的數(shù)據(jù)部分。通過這樣處理，與未刪除奇偶性的情況相比，能使整形后的信息包的尺寸成為一半。其結果，能進一步節(jié)約自ID信息包的存儲所必須的RAM的使用容量。
這時，根據(jù)各自ID信息包的奇偶性判斷在自ID信息包中是否存在差錯，如圖14B所示，希望將表示是否存在差錯的狀態(tài)信息即HCE附加到信息包的尾部(在廣義上是控制信息)。通過這樣處理，即使刪除了自ID信息包的奇偶性，也能將在自ID信息包上是否存在差錯適當?shù)貍魉偷缴蠈印?br> 即使在來自與總線連接的多個節(jié)點的自ID信息包中有一個錯誤的自ID信息包而在其它的自ID信息包中沒有錯誤，也有必要再次重新進行自識別。因此對全部自ID信息包，作為差錯狀態(tài)信息的HCE一個就足夠。
如圖14B所示，HCE最好包含在尾部，但使HCE包括在首部，也可以將HCE存儲到寄存器等規(guī)定的存儲裝置中。
在本實施形態(tài)中，如圖15A所示將RAM分離成首部區(qū)(廣義上是控制信息區(qū))和數(shù)據(jù)區(qū)，將整形后的信息包的首部和尾部存儲在首部區(qū)，將數(shù)據(jù)存儲在數(shù)據(jù)區(qū)。將指示寫入數(shù)據(jù)區(qū)的數(shù)據(jù)的地址(例如開頭地址)的數(shù)據(jù)指示字附加到首部。
通過這樣處理，由于在RAM上首部和數(shù)據(jù)不混合存在，所以首部和數(shù)據(jù)的處理變得容易，能減輕CPU的處理負荷。
除了數(shù)據(jù)指示字外，用以表示數(shù)據(jù)的尺寸(自ID信息包1～N的總體尺寸)的數(shù)據(jù)長度信息可以附加到首部或尾部上。
在本實施形態(tài)中，如圖15B所示，將作為表示在自ID期間是否有接收到的信息包的狀態(tài)信息即BR附加到信息包的尾部。
即，如圖4A～圖4D所示，在物理層使用的PHY信息包上，除了自ID信息包外還有鏈路導通信息包和PHY結構信息包。而且，在本實施形態(tài)中，最好固件等能容易地區(qū)別自ID信息包和其它的PHY信息包(鏈路導通信息包、PHY結構信息包)。如圖15A所示，數(shù)據(jù)指示字等附加到自ID信息包上，在自ID信息包和其它的PHY信息包中固件的處理不同。
然而，即使使用在IEEE1394中被標準化的tcode作為區(qū)別信息包種類用的信息，也不能區(qū)別作為處理對象的信息包是PHY信息包中的哪個信息包。
按照本實施形態(tài)，如圖15B所示，表示在自ID期間是接收到信息包的BR附加到信息包的尾部。因此，固件等能容易地區(qū)別自ID信息包和其它的PHY信息包，能減輕處理負荷。
3．2構成本實施形態(tài)的信息包的整形功能由圖6的鏈路核心20實現(xiàn)，信息包分離的功能由DMAC44實現(xiàn)。
圖17示出鏈路核心20、FIFO34、DMAC44的結構的一例。在圖17中省略了與信息包整形和信息包分離無關的電路框圖。
鏈路核心20，包括總線監(jiān)視電路130、串行·并行變換電路132、信息包整形電路160。信息包整形電路160包括信息包診斷電路142、定序器168、緩沖器168、選擇器170，信息包診斷電路142包括TAG生成電路162、首部和尾部生成電路164、錯誤檢查電路166。
其中，總線監(jiān)視電路130，是對通過PHY接口10與PHY芯片連接的8位寬度的數(shù)據(jù)總線D、2位寬度的控制總線CTL進行監(jiān)視的電路。
串行·并行變換電路132，是將數(shù)據(jù)總線D的數(shù)據(jù)變換為32位數(shù)據(jù)的電路。例如，當傳輸速度為400Mbps時將8位數(shù)據(jù)變換為32位數(shù)據(jù)，200Mbps時將4位數(shù)據(jù)變換為32位數(shù)據(jù)，100Mbps時將2位數(shù)據(jù)變換為32數(shù)據(jù)。
信息包診斷電路142，是對自ID信息包等的信息包進行診斷的電路。TAG生成電路162，是生成用于區(qū)別首部、數(shù)據(jù)、尾部等的TAG的電路，首部和尾部生成電路164，是生成在圖13B～圖15B等中說明過的首部和尾部(腳注)的電路。此外，錯誤檢查電路166，是通過檢驗信息包中所包含的奇偶性等錯誤校驗信息而檢查錯誤的電路。
定序器167，用于生成各種控制信號。緩沖器168、選擇器170，根據(jù)來自信息包診斷電路142的信號SEL，選擇來自串行·并行變換電路132的DI、來自信息包診斷電路142的首部和尾部、來自DMAC44的數(shù)據(jù)指針中的任何一個。
FIFO34，具有作為緩沖器的功能，用于對來自鏈路核心20的輸出數(shù)據(jù)即RD的相位及對RAM80的寫入數(shù)據(jù)即WDATA的相位進行調(diào)整，包含著FIFO狀態(tài)判斷電路35。FIFO狀態(tài)判斷電路35，當FIFO騰空時，將EMPTY激活，當FIFO裝滿時，將FULL激活。
DMAC44，包括信息包分離電路180、存取請求執(zhí)行電路190、存取請求發(fā)生電路192。
信息包分離電路180，是用于分離由信息包整形電路160整形后的信息包并將首部和尾部寫入RAM80的首部區(qū)域、將數(shù)據(jù)寫入數(shù)據(jù)區(qū)域的電路(參照圖7)。信息包分離電路180，包括TAG判別電路182、指示字更新電路184、地址發(fā)生電路188。
TAG判別電路182，是對由TAG生成電路162生成的TAG(DTAG)進行判別的電路。
指示字更新電路184，是接收TAG判別電路182的輸出并更新用于將首部和數(shù)據(jù)寫入RAM80的首部指示字和數(shù)據(jù)指示字的電路。
地址發(fā)生電路188，是接收指示字更新電路184的輸出并產(chǎn)生對RAM80的寫入地址WADR的電路。
存取請求執(zhí)行電路190，是用于執(zhí)行來自鏈路核心20的存取請求的電路。存取請求執(zhí)行電路190，當來自FIFO狀態(tài)判斷電路35的FULL變?yōu)榧せ顮顟B(tài)時，將FFULL激活。信息包整形電路160內(nèi)的定序器167，以FFULL不是激活狀態(tài)為條件，將RD(RxData)的選通信號即RDS激活。
另外，RFAIL，是定序器167將接收中的失敗通知存取請求執(zhí)行電路190用的信號。
存取請求發(fā)生電路192，是用于產(chǎn)生對RAM80的存取請求的電路。存取請求發(fā)生電路192，接收來自緩沖管理器70的寫入確認信號即WACK和來自FIFO狀態(tài)判斷電路35的EMPTY并將寫入請求即WREQ輸出的緩沖管理器70。
3．3動作以下，用圖18的時間波形圖等詳細說明本實施形態(tài)的動作。
首先，說明鏈路核心20的動作。
總線監(jiān)視電路130判斷是否在自ID期間(從總線復位到第12次的子動作間隙的期間)中，在自ID期間中的情況下，如圖18的C1所示，使表示在總線復位中的信號BRIP為H電平。
如下這樣檢測是否在自ID期間。首先，總線監(jiān)視電路130監(jiān)視來自PHY芯片的2位CTL。而且如圖19A所示，在CTL為(01)的情況下，如圖19B所示，判斷為從PHY芯片通過數(shù)據(jù)總線D發(fā)送狀態(tài)信息。通過檢查從該PHY芯片通過D發(fā)送的狀態(tài)信息中的狀態(tài)位的內(nèi)容。如圖19C所示，能判斷總線復位是否被進行(位2)、子動作間隙是否已到來(位1)等。而且，如總線監(jiān)視電路130判斷總線復位已進行，則如圖18所示，使BRIP為H電平，如判斷為子動作間隙已來到，則使BRIP回到L電平。
通過監(jiān)視該BRIP的電平，信息包診斷電路142能得知是否在自ID期間中，而且將該自ID期間發(fā)送的信息包看作自ID信息包，進行上述信息包整形。
進入自ID期間后，首先信息包診斷電路142的首部和尾部生成電路164生成首部。該首部通過緩沖器168輸入到選擇器170，根據(jù)來自信息包診斷電路142的信號SEL，選擇器170選擇該首部。因此，如圖18的C2所示，首部被輸出到FIFO34作為RD。
圖20A示出在信息包是自ID信息包時首部和尾部生成電路164生成的首部和尾部的格式。在同圖中成為掛網(wǎng)的部分是尾部，除此以外是首部。
圖20B示出在信息包是自ID信息包以外的的PHY信息包時，首部和尾部生成電路164生成的首部和尾部的格式。
首部作為RD輸出后，接著，來自DMAC44的數(shù)據(jù)指示字通過緩沖器168輸入到選擇器170，選擇器170對其進行選擇。因此，如圖18的C3所示，數(shù)據(jù)指示字輸出到FIFO34作為RD。
如19B所示，CTL為(10)時成為接收狀態(tài)，從PHY芯片通過數(shù)據(jù)總線D發(fā)送自ID信息包。串行·并行變換電路132將這些自ID信息包的數(shù)據(jù)變換為32位的數(shù)據(jù)即DI，并輸出到信息包診斷電路142和緩沖器168。
DIE是表示DI的數(shù)據(jù)是否有效的信號(DIE為H電平時有效)。通過檢查該DIE，信息包診斷電路142能夠得知信息包的分隔符。DIS是用以得知DI的取入定時的選通信號。
輸出數(shù)據(jù)指示字作為RD輸出后，接著，來自串行·并行變換電路132的上述DI(一系列自ID信息包)通過緩沖器168輸入到選擇器170，選擇器170對其進行選擇。因此，如C4所示，一系列自ID信息包輸出到FIFO34作為RD。
這時在本實施形態(tài)中，如在圖14A中說明的那樣，刪除自ID信息包的第2字段，而不輸出到FIFO34。信息包診斷電路142的差錯檢查電路166對這些第2字段進行檢查。而且如在圖14B中說明過的那樣，在一系列自ID信息包中存在一個差錯的信息包時，差錯檢查電路166將差錯狀態(tài)信息HCE附加到尾部中那樣來對首部和尾部生成電路164進行指示。
DI作為RD輸出后，接著來自首部和尾部生成電路164的尾部通過緩沖器168輸入到選擇器170，選擇器170對其進行選擇。因此，如C5所示，尾部被輸出到FIFO34作為RD。
該尾部如圖20A所示包括表示數(shù)據(jù)尺寸的Datalenglh、表示是否有自ID期間中的信息包的RD以及作為差錯狀態(tài)信息的HCE。
成為處理對象的信息包是是自ID期間中的自ID信息包時，如圖20A所示，BR成為1，是自ID期間之外的鏈路導通信息包和PHY結構信息包時，如圖20B所示，BR成為0。通過這樣處理，tcodl即使是相同的QxE，固件也能區(qū)別這些信息包。
在自ID信息包中存在1個差錯信息時，HCE成為1。因此，固件等也能簡單地檢測出自ID信息包中是否存在差錯，可以再次重新進行自識別的處理。
TAG生成電路162生成用以區(qū)別作為RD輸出的信息的TAG。在實施形態(tài)中如圖21所示，TAG是2位，(00)(01)(10)(11)分別表示首部、尾部、數(shù)據(jù)、開始(首部的開頭)。從而在圖18中TAG例如如(11)(00)(10)……(01)這樣變化。由該2位的TAG和32位的RD構成的34位的數(shù)據(jù)被輸入到FIFO34。
圖22表示在自ID期間之外，對自ID信息包以外的PHY信息包(鏈路導通信息包、PHY結構信息包)進行整形時的定時波形圖。信息包診斷電路142在BRIP為L電平時，判斷為在自ID期間以外。而且這時控制信號SEL，在生成首部后不選擇數(shù)據(jù)指示字。即，與圖18的C3不同，如圖22的D1所示，不進行將數(shù)據(jù)指示字附加到首部的處理。還與圖18的C4不同，如圖22的D2所示，也不進行將多個PHY信息包組裝成1個的處理。如圖20B所示，表示是否是自ID期間中的BR被設定為0。而TAG變化為(11)(10)(01)。
下面對DMAC44的動作進行說明。
信息包分離電路180中包含的TAG判別電路182判別對RAM80的寫入數(shù)據(jù)即WDATA以及從FIFO34輸出的DTAG，WDATA判定開始(首部的開頭)、首部、數(shù)據(jù)、尾部的任何一個。而且，指示字更新電路184根據(jù)該判定結果，進行首部指示字和數(shù)據(jù)指示字的更新。接著，地址發(fā)生電路188根據(jù)更新后的首部指示字和數(shù)據(jù)指示字產(chǎn)生WDATA的寫入地址即WADR。
更具體地說，例如，根據(jù)DTAG判定WDATA是開始或首部時，指示字更新電路184進行首部指示字的遞增(廣義上是更新)。地址發(fā)生電路188根據(jù)遞增的首部指示字產(chǎn)生作為RAM80的地址的WADR。
接著，根據(jù)DTAG判定WDATA為數(shù)據(jù)時，指示字更新電路184進行數(shù)據(jù)指示字的遞增。地址發(fā)生電路188根據(jù)遞增的數(shù)據(jù)指示字產(chǎn)生WADR。最后，根據(jù)TDAG判定WDATA是尾部時，指示字更新電路184這次進行首部指示字的遞增。
如上所述，分離信息包并寫入首部區(qū)和數(shù)據(jù)區(qū)成為可能。
特別是在本實施形態(tài)中，附加到首部的數(shù)據(jù)指示字從指示字更新電路184傳輸?shù)綌?shù)據(jù)包整形電路160。而且信息包整形電路160將該傳輸?shù)臄?shù)據(jù)指示字附加到信息包的首部。通過這樣處理，從首部區(qū)讀出了首部的固件等能很容易地得知與該首部對應的數(shù)據(jù)在數(shù)據(jù)區(qū)的存儲地址。數(shù)據(jù)指示字的附加由信息包整形電路160進行，DMAC44與其無關。因而DMAC44專用于對RAM80的數(shù)據(jù)寫入處理，能簡化DMAC44的電路結構和處理。
分離RAM80的區(qū)域的邊界例如首部區(qū)域與數(shù)據(jù)區(qū)域的邊界的設定這樣來實現(xiàn)，即CPU66(固件等)通過CPU接口60，對在圖6的寄存器46中包含的指示字設定寄存器設定指示邊界地址的指示字。
在數(shù)據(jù)區(qū)被分離為多個時(分離為同步傳輸用和非同步傳輸用區(qū)域的情況，分離為第1、第2非同步傳輸用區(qū)域的情況等)，希望準備分別指示各區(qū)域的多個數(shù)據(jù)指示字。更具體地說如圖17所示，DMAC44對信息包整形電路160分送多個數(shù)據(jù)指示字，例如第1，第2數(shù)據(jù)指示字(也可以送三個以上的數(shù)據(jù)指示字)。通過這樣處理，將數(shù)字攝象機中的動圖象數(shù)據(jù)連續(xù)地存儲到同步傳輸用數(shù)據(jù)區(qū)，將打印機中的打印數(shù)據(jù)連續(xù)地存儲到第2非同步傳輸用數(shù)據(jù)區(qū)(在第1非同步傳輸用數(shù)據(jù)區(qū)存儲指令數(shù)據(jù)、狀態(tài)數(shù)據(jù)等控制用數(shù)據(jù))成為可能。
存儲請求發(fā)生電路192根據(jù)來自FIFO狀態(tài)判斷電路35的EMPTY和來自緩沖管理器70的WACK生成WQEQ，并輸出到緩沖管理器70。緩沖管理器70的協(xié)調(diào)電路74根據(jù)WREQ由該WRDQ、PF用DMAC54、CPU接口60進行總線的協(xié)調(diào)。
4．電子設備以下，說明包含本實施形態(tài)的數(shù)據(jù)傳輸控制裝置的電子設備的例。
例如，在圖23A中示出作為電子設備之一的打印機的內(nèi)部框圖。在圖24A中示出其外觀圖。CPU(微型計算機)510，進行系統(tǒng)的總體控制等。操作部511，用于由用戶操作打印機。在ROM516內(nèi)存儲著控制程序、字形等，RAM518，具有作為CPU510的工作區(qū)的功能。顯示板519，用于使用戶觀察打印機的動作狀態(tài)。
通過PHY芯片502、數(shù)據(jù)傳輸控制裝置500從個人計算機等其他節(jié)點傳送到的打印數(shù)據(jù)，通過總線504直接傳送到打印處理部512。然后，打印數(shù)據(jù)，由打印處理部512進行所賦予的處理，并由包括打印頭等的打印部(用于輸出數(shù)據(jù)的裝置)514在紙上進行打印并輸出。
在圖23B中示出作為電子設備之一的掃描器的內(nèi)部框圖。在圖24B中示出其外觀圖。CPU520，進行系統(tǒng)的總體控制等。操作部512，用于由用戶操作掃描器。在ROM526內(nèi)存儲著控制程序等，RAM528，具有作為CPU520的工作區(qū)的功能。
利用由光源、光電變換器等構成的圖象讀取部(用于取入數(shù)據(jù)的裝置)522讀取原稿的圖像，并由圖象處理部524對所讀取的圖象數(shù)據(jù)進行處理。然后，通過總線505將處理后的圖象數(shù)據(jù)直接傳送到數(shù)據(jù)傳輸控制裝置500。數(shù)據(jù)傳輸控制裝置500，通過將首部等附加于該圖象數(shù)據(jù)而生成信息包。并通過PHY芯片502發(fā)送到個人計算機等其他節(jié)點。
在圖23C中示出作為電子設備之一的CD-R驅(qū)動器的內(nèi)部框圖。在圖24C中示出其外觀圖。CPU530，進行系統(tǒng)的總體控制等。操作部531，用于由用戶操作CD-R。在ROM536內(nèi)存儲著控制程序等，RAM538具有作為CPU530的工作區(qū)的功能。
利用由激光器、電動機、光學系統(tǒng)等構成的讀取和寫入部(用于取入數(shù)據(jù)的裝置或用于存儲數(shù)據(jù)的裝置)533從CD-R532讀取的數(shù)據(jù)，輸入到信號處理部534，進行糾錯處理等所賦予的信號處理。然后，通過總線506將進行了信號處理的數(shù)據(jù)直接傳送到數(shù)據(jù)傳輸控制裝置500。數(shù)據(jù)傳輸控制裝置500，通過將首部等附加于該圖象數(shù)據(jù)而生成信息包，并通過PHY芯片502發(fā)送到個人計算機等其他節(jié)點。
另一方面，通過PHY芯片502、數(shù)據(jù)傳輸控制裝置500從其他節(jié)點傳送到的數(shù)據(jù)，通過總線506直接傳送到信號處理部534。然后，由信號處理部534對該數(shù)據(jù)進行所賦予的處理，并由讀取和寫入部533存儲在CD-R532內(nèi)。
另外，在圖23A、圖23B、圖23C中，除CPU510、520、530外，也可以另外設置用于進行數(shù)據(jù)傳輸控制裝置500中的數(shù)據(jù)傳輸控制的CPU。
通過將本實施形態(tài)的數(shù)據(jù)傳輸控制裝置應用于電子設備，可以進行高速的數(shù)據(jù)傳輸。因此，當用戶由個人計算機等進行了打印輸出指示時，將以很小的延時完成打印。此外，在對掃描器發(fā)出取入圖象數(shù)據(jù)的指示后，用戶可以看到以很小的延時讀取圖象。另外，能以高速進行從CD-R的數(shù)據(jù)讀取或?qū)D-R的數(shù)據(jù)寫入。進一步，也可以很容易地將多個電子設備與一個主系統(tǒng)連接使用，或?qū)⒍鄠€電子設備與多個主系統(tǒng)連接使用。
另外，通過將本實施形態(tài)的數(shù)據(jù)傳輸控制裝置應用于電子設備，可以減輕在CPU上運行的固件的處理負荷，并能采用廉價的CPU和低速的總線。進一步，能使存儲信息包的RAM小容量化。從而也能降低電子設備的成本并實現(xiàn)小型化。
作為可以應用本實施形態(tài)的數(shù)據(jù)傳輸控制裝置的電子設備，除上述以外，例如也可以考慮各種光盤驅(qū)動器(CDROM、DVD)、磁性光盤驅(qū)動器(MO)、硬盤驅(qū)動器、TV、VTR、電視攝像機、音響設備、電話機、投影機、個人計算機、電子記事薄、字處理器等各種設備。
本發(fā)明不限定于本實施形態(tài)，在本發(fā)明的主旨范圍內(nèi)可以實施各種變形。
例如，本發(fā)明的數(shù)據(jù)傳輸控制裝置的結構，雖然以圖6的結構最為理想，但并不限定于此。例如，也可采用圖8所示的結構。
另外，本發(fā)明，最好是應用于按IEEE1394標準進行的數(shù)據(jù)傳輸，但并不限定于此。例如，本發(fā)明也可以應用于與IEEE1394基于同一思路的標準或?qū)EEE1394有所發(fā)展的標準的數(shù)據(jù)傳輸。
權利要求
1．一種用以在與總線連接的多個節(jié)點之間進行數(shù)據(jù)傳輸?shù)臄?shù)據(jù)傳輸控制裝置，其特征在于包括信息包整形裝置，接收從各節(jié)點傳輸來的一系列自識別信息包，在由上層使用的控制信息和解從各節(jié)點傳輸?shù)囊幌盗凶宰R別信息包的行組成的數(shù)據(jù)構成幀的信息包上，對能傳輸?shù)囊幌盗凶宰R別信息包進行整形；和將整形后的信息包寫入存儲裝置的寫入裝置。
2．如權利要求1的數(shù)據(jù)傳輸控制裝置，其特征在于，上述信息包整形裝置，在自識別信息包包括差錯檢查信號時，刪除自識別信息包中的該差錯檢查信息，在用由刪除了該差錯檢查信息的自識別信息包的行組成的數(shù)據(jù)和上述控制信息構成幀的信息包上對傳輸來的一系列自識別信息包進行整形。
3．如權利要求2的數(shù)據(jù)傳輸控制裝置，其特征在于，上述信息包整形裝置根據(jù)上述差錯檢查信息判斷在從各節(jié)點傳輸來的自識別信息包上是否有差錯，將表示在自識別信息包上是否有差錯的狀態(tài)信息附加到信息包的控制信息上。
4．如權利要求1的數(shù)據(jù)傳輸控制裝置，其特征在于，上述信息包整形裝置將表示在自識別期間是否有接收到的信息包的狀態(tài)信息附加到信息包的控制信息。
5．如權利要求2的數(shù)據(jù)傳輸控制裝置，其特征在于，上述信息包整形裝置將表示在自識別期間是否有接收到的信息包的狀態(tài)信息附加到信息包的控制信息。
6．如權利要求3的數(shù)據(jù)傳輸控制裝置，其特征在于，上述信息包整形裝置將表示在自識別期間是否有接收到的信息包的狀態(tài)信息附加到信息包的控制信息。
7．如權利要求1的數(shù)據(jù)傳輸控制裝置，其特征在于包括信息包分離裝置，在上述存儲裝置是可隨機存取的并同時分離為控制信息區(qū)和數(shù)據(jù)區(qū)的情況下，將信息的控制信息寫入上述存儲裝置的上述控制信息區(qū)，將信息包的數(shù)據(jù)寫入上述存儲裝置的上述數(shù)據(jù)區(qū)；以及將指示在上述數(shù)據(jù)區(qū)寫入的數(shù)據(jù)的地址的數(shù)據(jù)指示字附加到上述控制信息的裝置。
8．如權利要求2的數(shù)據(jù)傳輸控制裝置，其特征在于包括信息包分離裝置，在上述存儲裝置可隨機存取并被分離為控制信息區(qū)和數(shù)據(jù)區(qū)的情況下，將信息包的控制信息寫入上述存儲裝置的上述控制信息區(qū)，將信息包的數(shù)據(jù)寫入上述存儲裝置的上述數(shù)據(jù)區(qū)；以及將指示在上述數(shù)據(jù)區(qū)寫入的數(shù)據(jù)的地址的數(shù)據(jù)指示字附加到上述控制信息的裝置。
9．如權利要求3的數(shù)據(jù)傳輸控制裝置，其特征在于包括信息包分離裝置，在上述存儲裝置可隨機存取并被分離為控制信息區(qū)和數(shù)據(jù)區(qū)的情況下，將信息包的控制信息寫入上述存儲裝置的上述控制信息區(qū)，將信息包的數(shù)據(jù)寫入上述存儲裝置的上述數(shù)據(jù)區(qū)；以及將指示在上述數(shù)據(jù)區(qū)寫入的數(shù)據(jù)的地址的數(shù)據(jù)指示字附加到上述控制信息的裝置。
10．如權利要求4的數(shù)據(jù)傳輸控制裝置，其特征在于包括信息包分離裝置，在上述存儲裝置可隨機存取并被分離為控制信息區(qū)和數(shù)據(jù)區(qū)的情況下，將信息包的控制信息寫入上述存儲裝置的上述控制信息區(qū)，將信息包的數(shù)據(jù)寫入上述存儲裝置的上述數(shù)據(jù)區(qū)；以及將指示在上述數(shù)據(jù)區(qū)寫入的數(shù)據(jù)的地址的數(shù)據(jù)指示字附加到上述控制信息的裝置。
11．如權利要求7的數(shù)據(jù)傳輸控制裝置，其特征在于，上述信息包分離裝置，將對一系列自識別信息包進行整形得到的信息包的數(shù)據(jù)寫入上述存儲裝置的為自識別信息包專用所設置的區(qū)域。
12．如權利要求8的數(shù)據(jù)傳輸控制裝置，其特征在于，上述信息包分離裝置，將對一系列自識別信息包進行整形所得到的信息包的數(shù)據(jù)寫入上述存儲裝置的為自識別信息包專用所設置的區(qū)域。
13．如權利要求9的數(shù)據(jù)傳輸控制裝置，其特征在于，上述信息包分離裝置，將對一系列自識別信息包進行整形所得到的信息包的數(shù)據(jù)寫入上述存儲裝置的為自識別信息包專用所設置的區(qū)域。
14．如權利要求10的數(shù)據(jù)傳輸控制裝置，其特征在于，上述信息包分離裝置，將對一系列自識別信息包進行整形得到的信息包的數(shù)據(jù)寫入上述存儲裝置的為自識別信息包專用所設置的區(qū)域。
15．如權利要求1的數(shù)據(jù)傳輸控制裝置，其特征在于，包括根據(jù)從下層傳輸來的狀態(tài)信息檢測是否在自識別期間中的裝置，上述信息包整形裝置，將在自識別期間中傳輸?shù)囊幌盗行畔醋髯宰R別信息包，并對該一系列自識別信息包進行整形。
16．如權利要求2的數(shù)據(jù)傳輸控制裝置，其特征在于，包括根據(jù)從下層傳輸來的狀態(tài)信息檢測是否在自識別期間中的裝置，上述信息包整形裝置，將在自識別期間中傳輸?shù)囊幌盗行畔醋髯宰R別信息包，并對該一系列自識別信息包進行整形。
17．如權利要求3的數(shù)據(jù)傳輸控制裝置，其特征在于，包括根據(jù)從下層傳輸來的狀態(tài)信息檢測是否在自識別期間中的裝置，上述信息包整形裝置，將在自識別期間中傳輸?shù)囊幌盗行畔醋髯宰R別信息包，并對該一系列自識別信息包進行整形。
18．如權利要求4的數(shù)據(jù)傳輸控制裝置，其特征在于，包括根據(jù)從下層傳輸來的狀態(tài)信息檢測是否在自識別期間中的裝置，上述信息包整形裝置，將在自識別期間中傳輸?shù)囊幌盗行畔醋髯宰R別信息包，并對該一系列自識別信息包進行整形。
19．如權利要求7的數(shù)據(jù)傳輸控制裝置，其特征在于，包括根據(jù)從下層傳輸來的狀態(tài)信息檢測是否在自識別期間中的裝置，上述信息包整形裝置，將在自識別期間中傳輸?shù)囊幌盗行畔醋髯宰R別信息包，并對該一系列自識別信息包進行整形。
20．如權利要求11的數(shù)據(jù)傳輸控制裝置，其特征在于，包括根據(jù)從下層傳輸來的狀態(tài)信息檢測是否在自識別期間中的裝置，上述信息包整形裝置，將在自識別期間中傳輸?shù)囊幌盗行畔醋髯宰R別信息包，并對該一系列自識別信息包進行整形。
21．如權利要求1數(shù)據(jù)傳輸控制裝置，其特征在于，進行根據(jù)IEEE1394的標準的數(shù)據(jù)傳輸。
22．如權利要求2數(shù)據(jù)傳輸控制裝置，其特征在于，進行根據(jù)IEEE1394的標準的數(shù)據(jù)傳輸。
23．如權利要求3數(shù)據(jù)傳輸控制裝置，其特征在于，進行根據(jù)IEEE1394的標準的數(shù)據(jù)傳輸。
24．如權利要求4數(shù)據(jù)傳輸控制裝置，其特征在于，進行根據(jù)IEEE1394的標準的數(shù)據(jù)傳輸。
25．如權利要求7數(shù)據(jù)傳輸控制裝置，其特征在于，進行根據(jù)IEEE1394的標準的數(shù)據(jù)傳輸。
26．如權利要求11數(shù)據(jù)傳輸控制裝置，其特征在于，進行根據(jù)IEEE1394的標準的數(shù)據(jù)傳輸。
27．如權利要求15數(shù)據(jù)傳輸控制裝置，其特征在于，進行根據(jù)IEEE1394的標準的數(shù)據(jù)傳輸。
28．一種電子設備，其特征在于包括權利要求1～27中任一項所說的數(shù)據(jù)傳輸控制裝置；通過上述數(shù)據(jù)傳輸控制裝置及總線對從其它節(jié)點接收到的數(shù)據(jù)進行規(guī)定處理的裝置；和用以輸出或存儲進行了處理的數(shù)據(jù)的裝置。
29．一種電子設備，其特征在于包括權利要求1～27中任一項所說的數(shù)據(jù)傳輸控制裝置；通過上述數(shù)據(jù)傳輸控制裝置及總線對向其它節(jié)點發(fā)送的數(shù)據(jù)進行規(guī)定處理的裝置；和用以取入進行處理的數(shù)據(jù)的裝置。
全文摘要
目的在于提供一種能有效地利用各節(jié)點具有的資源,減輕處理的額外開銷的數(shù)據(jù)傳輸控制裝置、電子設備。信息包整形電路接收從各節(jié)點發(fā)送的IEEE 1394標準的自ID信息包,并整形為用由一系列自ID信息包的行組成的數(shù)據(jù)和首部構成幀的信息包,與上層進行接口。刪除自ID信息包的奇偶性,用刪除了奇偶性的自ID信息包的行構成信息包的數(shù)據(jù),同時將差錯狀態(tài)信息附加到奇偶性的尾部。使信息包的首部分離并寫入首部局,將數(shù)據(jù)分離并寫入數(shù)據(jù)區(qū),同時將表示數(shù)據(jù)地址的數(shù)據(jù)指示字附到信息包的首部。在數(shù)據(jù)區(qū)設置自ID信息包專用區(qū)。檢測是否在自ID期間中,并將能在自ID期間中傳輸?shù)男畔醋髯訧D信息包,進行信息包整形。
文檔編號G06F13/12GK1292122SQ99803401
公開日2001年4月18日 申請日期1999年10月26日 優(yōu)先權日1998年10月27日
發(fā)明者石田卓也, 神原義幸, 和田文利 申請人:精工愛普生株式會社