專利名稱：總線控制系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種總線控制系統(tǒng)，特別涉及一種可用于總線跟蹤用于監(jiān)控微處理器的操作狀態(tài)的總線控制系統(tǒng)。
現(xiàn)在已公開一種跟蹤浮動(dòng)操作單元和數(shù)據(jù)存儲(chǔ)器之間的布線信號(hào)的多芯片模塊的評(píng)估器件[日本專利特開平5-120160(1993)]。通過把在模塊上的引線焊片經(jīng)探測(cè)器與一包括存儲(chǔ)器、地址發(fā)生器和比較器的監(jiān)視單元相連接，對(duì)封閉于多芯片模塊的模塊基片中的布線信號(hào)進(jìn)行跟蹤。該評(píng)估器件可以直接跟蹤布線信號(hào)，而不必使用任何測(cè)試元件組(TEG)。因此，該評(píng)估裝置用于跟蹤布線信號(hào)，因?yàn)樵诎汛笠?guī)模集成電路封裝安裝到模塊基片上時(shí)，僅通過把信號(hào)引到接線端的評(píng)估是不夠的。
在這種連接中，上述傳統(tǒng)裝置具有如下缺點(diǎn)首先，因?yàn)椴季€信號(hào)封閉于模塊基片中，所以需要引線焊片來跟蹤布線信號(hào)。相應(yīng)地，上述評(píng)估器件對(duì)于趨向小型化的多芯片模塊是沒有用的，因?yàn)殡S著在模塊基片中完成的布線數(shù)目的增加，焊片數(shù)目也增加，從而造成焊片面積的增加。
第二，測(cè)試器件專用于總線跟蹤，從而需要特別設(shè)計(jì)的用于與模塊基片上的特定引線焊片相連接的探測(cè)器。
第三，總線跟蹤的可靠性變低。當(dāng)由于生產(chǎn)工藝的問題使該引線焊片質(zhì)量變差時(shí)，則不能夠完整地跟蹤該模塊基片。
因此本發(fā)明的一個(gè)目的是提供一種具有提高的可靠性的總線控制系統(tǒng)，它用于在評(píng)估總線接口外圍電路和用于微處理器板的軟件時(shí)更容易的通過總線接口跟蹤微處理器的總線。本發(fā)明的另一個(gè)目的是提高估計(jì)系統(tǒng)的可靠性。
根據(jù)本發(fā)明，在此提供一種總線控制系統(tǒng)，其中包括一個(gè)微處理器、分別通過內(nèi)部總線由微處理訪問的一個(gè)主存儲(chǔ)器和一個(gè)系統(tǒng)控制寄存器、以及一個(gè)總線接口。
本發(fā)明的總線控制系統(tǒng)還包括用于利用外部總線通過總線接口跟蹤由微處理器對(duì)主存儲(chǔ)器、系統(tǒng)控制寄存器、以及總線接口的訪問的跟蹤裝置。
根據(jù)上述本發(fā)明，可以獲得如下效果第一，因?yàn)閮?nèi)部總線的每個(gè)狀態(tài)都可以通過總線接口跟蹤，所以不必需要用于跟蹤封閉于模塊基片中的布線信號(hào)的引線焊片。
第二，因?yàn)椴恍枰獙Ｓ玫暮钙⑶铱梢员Ａ舾蟮陌惭b面積，所以象多芯片模塊這樣的高密度安裝板可以按更高的密度集成，保持內(nèi)部總線跟蹤功能的兼容性。
第三，因?yàn)榭梢杂猛ǔ５膬x器對(duì)與總線接口相連的外圍總線或微處理器板的外圍電路進(jìn)行總線跟蹤，所以總線跟蹤變得更加容易。


圖1為本發(fā)明的總線控制系統(tǒng)方框圖。
圖2用于說明本發(fā)明的總線控制系統(tǒng)的運(yùn)作的時(shí)序圖。
下面說明本發(fā)明的一最佳實(shí)施例。本發(fā)明的總線控制系統(tǒng)微處理器板包括由微處理器、地址線、數(shù)據(jù)線、以及控制信號(hào)線組成的內(nèi)部總線、通過內(nèi)部總線與微處理器相連的存儲(chǔ)器、象系統(tǒng)控制寄存器這樣的寄存器，以及總線接口電路。由微處理器對(duì)主存儲(chǔ)器、寄存器和總線接口的每次訪問通過總線接口電路從外部總線輸出。相應(yīng)地，該微處理器或內(nèi)部總線的操作狀態(tài)可以通過跟蹤外部總線而進(jìn)行跟蹤。
具體來說，當(dāng)微處理器的寫入數(shù)據(jù)和讀出數(shù)據(jù)從總線接口電路輸出到外部總線時(shí)，該微處理器通過利用總線接口信號(hào)來表明寫時(shí)序和讀時(shí)序。因此，該數(shù)據(jù)由可以由外部總線來跟蹤。
參照附圖，通過本發(fā)明的一個(gè)工作實(shí)例來闡釋本發(fā)明的實(shí)施例。
如圖1所示，微處理器板1包括與內(nèi)部總線3相連接的微處理器2、主存儲(chǔ)器4、系統(tǒng)控制寄存器5、以及總線接口6。另外，微處理器板1通過總線接口6與外部總線7相連接。
接著參照?qǐng)D1，說明該工作實(shí)例的微處理器板1的操作過程。
微處理器2通過內(nèi)部總線3訪問主存儲(chǔ)器4和系統(tǒng)控制寄存器5。因此，在微處理器板1中的每次訪問可以通過監(jiān)控內(nèi)部總線3來進(jìn)行跟蹤。
當(dāng)微處理器2執(zhí)行對(duì)主存儲(chǔ)器4或系統(tǒng)控制寄存器5的寫訪問時(shí)，總線接口6向外部總線7輸出在內(nèi)部總線3中的地址、數(shù)據(jù)、和控制信號(hào)。
另外，當(dāng)微處理器2執(zhí)行對(duì)主存儲(chǔ)器4或系統(tǒng)控制寄存器5的讀訪問時(shí)，總線接口6向外部總線7輸出在內(nèi)部總線3中的地址、數(shù)據(jù)、和控制信號(hào)。
因此，可以通過跟蹤外部總線7對(duì)內(nèi)部總線3進(jìn)行跟蹤。換句話說，可以通過跟蹤外部總線7對(duì)安裝于微處理器板1上的微處理器2的程序的執(zhí)行處理進(jìn)行跟蹤。
參照?qǐng)D2，說明工作實(shí)例的內(nèi)部總線3和外部總線7之間的總線接口6的操作過程。
圖2中具體示出通過如圖1所示的微處理器2把兩個(gè)字寫入主存儲(chǔ)器的操作過程。
內(nèi)部總線3執(zhí)行對(duì)主存儲(chǔ)器4的寫訪問，在內(nèi)部總線3上傳輸在微處理器2中的內(nèi)部總線地址10和內(nèi)總線寫入數(shù)據(jù)11。
主存儲(chǔ)器4接收內(nèi)部總線地址10和內(nèi)部總線寫入數(shù)據(jù)11，并通過利用行地址選通(RAS)控制信號(hào)12和列地址選通(CAS)控制信號(hào)13把內(nèi)部總線地址10和內(nèi)部總線寫入數(shù)據(jù)11寫入，而總線接口6向外部總線地址14輸出與內(nèi)部總線地址相同的地址。同時(shí)總線接口6把外部總線選通信號(hào)15輸出到有效的外部總線地址。
總線接口6輸出與內(nèi)部總線數(shù)據(jù)11相同的外總線地址16。同時(shí)，總線接口6與CAS控制信號(hào)13同步的輸出外部總線就緒信號(hào)17。
因此，當(dāng)微處理器2執(zhí)行向主存儲(chǔ)器3的寫訪問時(shí)，由外部總線7確認(rèn)寫地址和寫數(shù)據(jù)的有效時(shí)序。
類似地，當(dāng)微處理器2執(zhí)行向主存儲(chǔ)器3的讀訪問時(shí)，由外部總線7確認(rèn)寫地址和讀數(shù)據(jù)的有效時(shí)序。向系統(tǒng)控制5的訪問也被類似地確認(rèn)。因此，可以通過外部總線7跟蹤內(nèi)部總線3。
權(quán)利要求
1.一種總線控制系統(tǒng)，其中包括微處理器、內(nèi)部總線、主存儲(chǔ)器、系統(tǒng)控制寄存器、總線接口、外部總線、以及用于跟蹤所述微處理器的操作狀態(tài)的跟蹤安裝，其特征在于所述主存儲(chǔ)器和所述系統(tǒng)控制寄存器被所述微處理器通過所述內(nèi)部總線進(jìn)行訪問；以及所述跟蹤裝置利用所述外圍總線通過所述總線接口跟蹤由所述微處理器所執(zhí)行的訪問。
2.根據(jù)權(quán)利要求1所述的總線控制系統(tǒng)，其特征在于，地址、寫數(shù)據(jù)、以及讀數(shù)據(jù)被從所述接口總線輸出，并且寫時(shí)序和讀時(shí)序被通過利用運(yùn)行于所述接口總線中的預(yù)定信號(hào)進(jìn)行輸出。
3.根據(jù)權(quán)利要求1所述的總線控制系統(tǒng)，其特征在于，在所述內(nèi)部總線中的地址和數(shù)據(jù)被輸出到所述外部總線。
4.根據(jù)權(quán)利要求1所述的總線控制系統(tǒng)，其特征在于，所述微處理器和所述總線接口為主動(dòng)電路；除所述微處理器和所述總線接口外的其它電路為被動(dòng)電路；以及所述主動(dòng)電路的地址和數(shù)據(jù)被所述跟蹤裝置通過所述總線接口從所述外部總線進(jìn)行跟蹤。
5.根據(jù)權(quán)利要求1所述的總線控制系統(tǒng)，其特征在于，其中還包括輔助存儲(chǔ)器和輔助寄存器，其中所述內(nèi)部總線包括地址線、數(shù)據(jù)線、和控制信號(hào)線；以及所述輔助存儲(chǔ)器和輔助寄存器通過所述內(nèi)部總線與所述微處理器相連。
6.根據(jù)權(quán)利要求5所述的總線控制系統(tǒng)，其特征在于，所述總線接口啟動(dòng)一個(gè)用于表明地址被輸出的所述外部總線的選通信號(hào)，以及啟動(dòng)一個(gè)用于表明該數(shù)據(jù)被保持的就緒信號(hào)。
7.根據(jù)權(quán)利要求1所述的總線控制系統(tǒng)，其特征在于，所述微處理器、所述內(nèi)部總線、所述主存儲(chǔ)器、所述系統(tǒng)控制寄存器、以及所述總線接口都被安裝在一塊基片上。
全文摘要
一種總線控制系統(tǒng)的微處理器板中包括由微處理器、地址線、數(shù)據(jù)線、以及控制信號(hào)線構(gòu)成的內(nèi)部總線,通過該內(nèi)部總線與微處理器相連的存儲(chǔ)器,象系統(tǒng)控制寄存器這樣的寄存器,以及總線接口電路。由微處理器向主存儲(chǔ)器、寄存器、或總線接口的訪問被通過部線接口電路從外部總線輸出。因此,可以通過跟蹤外部總線對(duì)該微處理器或內(nèi)部總線的操作狀態(tài)進(jìn)行跟蹤。
文檔編號(hào)G06F11/34GK1221152SQ9812513
公開日1999年6月30日 申請(qǐng)日期1998年11月26日 優(yōu)先權(quán)日1997年11月28日
發(fā)明者須藤裕史 申請(qǐng)人:日本電氣株式會(huì)社