專利名稱：時(shí)鐘信號(hào)的控制方法及其裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種時(shí)鐘信號(hào)的控制方法及其裝置。
現(xiàn)有的時(shí)鐘信號(hào)倍增電路，例如，如圖20(ISSCC Digest of TechnicalPapers pp.216～217,Feb.1996,USP5,422,835,USP5,530,837)所示，4倍增時(shí)，由4組延遲電路301、302、303、304、4組切換器305、306、307、308、相位比較器309和計(jì)數(shù)器310構(gòu)成。并且，第1～第4延遲電路301、302、303、304分別由第1～第4切換器305～308選擇其輸出端子，4組延遲電路301～304串聯(lián)相接。
然后，從外部輸入的第1時(shí)鐘311和通過4組延遲電路列301～304的第5時(shí)鐘315在相位比較器309處進(jìn)行比較，根據(jù)其比較結(jié)果向計(jì)數(shù)器310傳送UP信號(hào)316或DOWN信號(hào)317，從計(jì)數(shù)器310向切換器305～308輸出控制信號(hào)318，使得第1時(shí)鐘311和第5時(shí)鐘315的相位相等進(jìn)行調(diào)整。
在此，由于將4組延遲電路301～304的延遲時(shí)間調(diào)整為相等，因此其延遲時(shí)間相等，第1時(shí)鐘311、第2時(shí)鐘312、第3時(shí)鐘313、第4時(shí)鐘314的時(shí)間差相等，其時(shí)間差為時(shí)鐘周期的1/4。因此，通過將第1時(shí)鐘311、第2時(shí)鐘312、第3時(shí)鐘313、第4時(shí)鐘314合成，可以得到和4倍增第1時(shí)鐘311后相同的時(shí)鐘波形。
作為倍增時(shí)鐘信號(hào)的電路，可以使用鎖相環(huán)(PLL)。如圖21所示，在鎖相環(huán)中，利用分頻器323將壓控振蕩器322的輸出進(jìn)行分頻，其分頻信號(hào)與外部時(shí)鐘信號(hào)324在相位比較器319處進(jìn)行比較，其比較結(jié)果作為UP信號(hào)325或DOWN信號(hào)326經(jīng)過電荷泵320以及環(huán)濾波器321輸入到壓控振蕩器322，根據(jù)該信號(hào)控制壓控振蕩器322，將壓控振蕩器322的輸出分頻后的時(shí)鐘調(diào)節(jié)使其與外部時(shí)鐘324有相同的頻率。這樣，壓控振蕩器322將輸出分頻數(shù)的逆倍數(shù)的倍增時(shí)鐘327。
但是，圖20所示構(gòu)成的電路中，通過串聯(lián)相接的延遲電路的信號(hào)與外部時(shí)鐘要進(jìn)行數(shù)十次以上的比較，每進(jìn)行一次比較還要逐步校正延遲差、相位差，而圖21所示構(gòu)成的電路中，為了讓分頻壓控振蕩器輸出得到的時(shí)鐘與外部時(shí)鐘有相等的頻率，要進(jìn)行數(shù)十次以上的調(diào)整并要逐步校正延遲差、相位差，因此在獲得倍增的時(shí)鐘之前需要等待數(shù)十個(gè)以上的時(shí)鐘脈沖，存在著不利于高速化的問題。
而且，圖19以及圖20所示的電路，基本上只能使用時(shí)鐘控制，不可能作為可變延遲的延遲電路使用。
本發(fā)明的目的是要提供一種可以實(shí)現(xiàn)高速化、并且可以作為可變延遲電路利用的時(shí)鐘信號(hào)控制方法及其裝置。
為了達(dá)到上述目的，有關(guān)本發(fā)明的時(shí)鐘信號(hào)控制方法是控制時(shí)鐘的時(shí)鐘信號(hào)控制方法，是將外部時(shí)鐘分頻為多相時(shí)鐘，將上述多相時(shí)鐘的不同相位的時(shí)鐘的不同相的脈沖的相位差進(jìn)行復(fù)數(shù)分割。
有關(guān)本發(fā)明的時(shí)鐘信號(hào)控制方法是，將外部時(shí)鐘分頻為多相時(shí)鐘，將上述多相時(shí)鐘的不同相位的時(shí)鐘的不同相的脈沖的相位差進(jìn)行復(fù)數(shù)分割，將上述分割后的不同相的時(shí)鐘進(jìn)行多重化，倍增上述多相時(shí)鐘的相。
有關(guān)本發(fā)明的時(shí)鐘信號(hào)控制方法是，將外部時(shí)鐘分頻為多相時(shí)鐘，將上述多相時(shí)鐘的不同相位的時(shí)鐘的不同相的脈沖進(jìn)行復(fù)數(shù)分割，將上述分割后的不同相的時(shí)鐘進(jìn)行多重化，倍增頻率。
有關(guān)本發(fā)明的時(shí)鐘信號(hào)控制裝置，具有分頻器、多相時(shí)鐘倍增電路，上述分頻器將外部時(shí)鐘分頻為多相時(shí)鐘，上述多相時(shí)鐘倍增電路包括多個(gè)將上述多相時(shí)鐘的不同相位時(shí)鐘的不同相的脈沖進(jìn)行復(fù)數(shù)分割的時(shí)間差N重分割器、該多個(gè)時(shí)間差N重分割器并聯(lián)配置。
有關(guān)本發(fā)明的時(shí)鐘信號(hào)控制裝置，具有分頻器、多相時(shí)鐘倍增電路，上述分頻器將外部時(shí)鐘分頻為多相時(shí)鐘，上述多相時(shí)鐘倍增電路包括多個(gè)將上述多相時(shí)鐘的不同相位時(shí)鐘的不同相的脈沖進(jìn)行復(fù)數(shù)分割，倍增上述的多相時(shí)鐘的相的數(shù)的時(shí)間差N重分割器、倍增上述的多相時(shí)鐘的相的時(shí)間差N重分割器、將從上述時(shí)間差N重分割器輸出的分割后的不同相的時(shí)鐘進(jìn)行多重化，產(chǎn)生倍增了相后的多相時(shí)鐘的多重化電路。
有關(guān)本發(fā)明的時(shí)鐘信號(hào)控制裝置，具有分頻器、多相時(shí)鐘倍增電路，上述分頻器將外部時(shí)鐘分頻為多相時(shí)鐘，上述多相時(shí)鐘倍增電路包括將上述多相時(shí)鐘的不同相位時(shí)鐘的不同相的脈沖的相位差進(jìn)行復(fù)數(shù)分割的時(shí)間差N重分割器，倍增上述的多相時(shí)鐘的相的時(shí)間差N重分割器、將從上述時(shí)間差N重分割器輸出的分割后的不同相的時(shí)鐘進(jìn)行多重化，倍增多相時(shí)鐘的頻率的多重化電路。
在將上述分割后的不同相的時(shí)鐘進(jìn)行多重化時(shí)，上述多相時(shí)鐘的相的數(shù)設(shè)定為比上述分頻器的分頻比和上述時(shí)間差N重分割器的分割數(shù)要小的值。
包括由可變延遲元件，該可變延遲元件由外部信號(hào)控制將上述脈沖的相位差進(jìn)行分割的分割數(shù)。
上述多相時(shí)鐘倍增電路由多個(gè)串聯(lián)相接。
包括有時(shí)鐘合成電路，該時(shí)鐘合成電路合成從上述多相時(shí)鐘倍增電路輸出的多相時(shí)鐘，生成單相的時(shí)鐘。
上述時(shí)間差N重分割器以及可變延遲元件由不同門限幅度的M0S型三極管和不同容量的電容元件組合而成。
以下對(duì)附圖作簡(jiǎn)要說明。
圖1為表示本發(fā)明的時(shí)鐘信號(hào)控制方法及其裝置的構(gòu)成圖。
圖2為表示本發(fā)明的相數(shù)變換方法以及相數(shù)不變方法中的多相時(shí)鐘的相的數(shù)和多相時(shí)鐘的頻率之間的關(guān)系圖。
圖3為表示本發(fā)明實(shí)施例1的電路圖。
圖4為表示本發(fā)明實(shí)施例1的動(dòng)作時(shí)序圖。
圖5為表示應(yīng)用本發(fā)明實(shí)施例1的4相時(shí)鐘倍增電路圖。
圖6為表示應(yīng)用本發(fā)明實(shí)施例1的4相時(shí)鐘倍增電路的動(dòng)作時(shí)序圖。
圖7為表示應(yīng)用本發(fā)明實(shí)施例1的時(shí)間差N重分割器的電路圖。
圖8為表示應(yīng)用本發(fā)明實(shí)施例1的時(shí)間差N重分割器的動(dòng)作時(shí)序圖。
圖9為表示應(yīng)用本發(fā)明實(shí)施例1的時(shí)間差分割器的電路圖。
圖10為表示應(yīng)用本發(fā)明實(shí)施例1的復(fù)位信號(hào)產(chǎn)生電路的電路圖。
圖11為表示應(yīng)用本發(fā)明實(shí)施例1的時(shí)間差分割器和復(fù)位信號(hào)產(chǎn)生電路的動(dòng)作時(shí)序圖。
圖12為表示本發(fā)明實(shí)施例2的電路圖。
圖13為表示本發(fā)明實(shí)施例2的動(dòng)作時(shí)序圖。
圖14為表示應(yīng)用本發(fā)明實(shí)施例2的4相時(shí)鐘倍增電路的電路圖。
圖15為表示應(yīng)用本發(fā)明實(shí)施例2的4相時(shí)鐘倍增電路的動(dòng)作時(shí)序圖。
圖16為表示應(yīng)用本發(fā)明實(shí)施例2的時(shí)間差N重分割器的電路圖。
圖17為表示應(yīng)用本發(fā)明實(shí)施例2的時(shí)間差N重分割器的動(dòng)作時(shí)序圖。
圖18為表示應(yīng)用本發(fā)明實(shí)施例2的時(shí)間差N重分割器的電路圖。
圖19為表示應(yīng)用本發(fā)明實(shí)施例2的時(shí)間差N重分割器的動(dòng)作時(shí)序圖。
圖20為表示現(xiàn)有例的倍增時(shí)鐘信號(hào)的電路的電路圖。
圖22為表示現(xiàn)有例的倍增時(shí)鐘信號(hào)的電路，應(yīng)用PLL時(shí)的電路圖。
以下對(duì)附圖符號(hào)說明1-分頻器；2-多相時(shí)鐘倍增電路；3-時(shí)間差N重分割電路；4a1-4aNmax-時(shí)間差分割電路；5-時(shí)鐘合成電路；6-周期檢測(cè)電路；7-外部時(shí)鐘信號(hào)；9-N相時(shí)鐘；10-倍增時(shí)鐘；11-控制信號(hào)；12-確定倍增倍數(shù)碼。
下面根據(jù)


本發(fā)明的實(shí)施方案。
本實(shí)施方案中，圖1為表示本發(fā)明基本構(gòu)成的原理圖。
在圖1中，1為分頻器，分頻器1將外部時(shí)鐘7分頻為多相時(shí)鐘(Q1～QN)8。
2為多相時(shí)鐘倍增電路，多相時(shí)鐘倍增電路2包括有多個(gè)并聯(lián)配列的時(shí)間差N重分割器3a。5為時(shí)鐘合成電路，6為周期檢測(cè)電路，7為外部時(shí)鐘，12為確定倍增倍數(shù)碼。
在圖1中，本發(fā)明的時(shí)鐘信號(hào)控制方法，是控制時(shí)鐘的時(shí)鐘信號(hào)控制方法，其基本構(gòu)成為將外部時(shí)鐘7分頻為多相時(shí)鐘(Q1～QN)8，將多相時(shí)鐘(Q1～QN)8的不同相位的時(shí)鐘的不同相的脈沖的相位差進(jìn)行復(fù)數(shù)分割。進(jìn)一步其特征是利用將多相時(shí)鐘(Q1～QN)8的不同相位的時(shí)鐘的不同相的脈沖的相位差進(jìn)行復(fù)數(shù)分割的事件，將多相時(shí)鐘(Q1～QN)8的不同相位的時(shí)鐘的不同相的脈沖進(jìn)行復(fù)數(shù)分割，然后將分割后的不同相的時(shí)鐘進(jìn)行多重化，倍增多相時(shí)鐘(Q1～QN)8的相(以下稱為相數(shù)變換方法)。或者其特征是將外部時(shí)鐘7分頻為多相時(shí)鐘(Q1～QN)8，將多相時(shí)鐘(Q1～QN)8的不同相位的時(shí)鐘的不同相的脈沖進(jìn)行復(fù)數(shù)分割，然后將分割后的不同相的時(shí)鐘進(jìn)行多重化，倍增多相時(shí)鐘(Q1～QN)8的頻率(以下稱為相數(shù)不變方法)。
圖2為表示上述相數(shù)變換方法和相數(shù)不變方法中的多相時(shí)鐘(Q1～QN)8的相的數(shù)和多相時(shí)鐘(Q1～QN)8的頻率之間的關(guān)系。圖2(a)及(c)為表示相數(shù)變換方法的多相時(shí)鐘(Q1～QN)8的相的數(shù)和多相時(shí)鐘(Q1～QN)8的頻率之間的關(guān)系。圖2(b)為表示相數(shù)不變方法的多相時(shí)鐘(Q1～QN)8的相的數(shù)和多相時(shí)鐘(Q1～QN)8的頻率之間的關(guān)系。在圖2中，以外部時(shí)鐘7的相的數(shù)為1，其頻率為A(定數(shù))。
在圖2(a)所述相數(shù)變換方法中，其多相時(shí)鐘(Q1～QN)8的相的數(shù)為分頻后的多相時(shí)鐘(Q1～QN)8的相的數(shù)為m倍，其頻率為A/m。然后，分割后的多相時(shí)鐘(Q1～QN)8的相的數(shù)為m×N倍，其頻率為A/m。進(jìn)一步，多重化后的多相時(shí)鐘(Q1～QN)8的相的數(shù)為N倍，其頻率為A。最后，經(jīng)過時(shí)鐘合成后，多相時(shí)鐘(Q1～QN)8的相的數(shù)為1，其頻率為A×N。
在圖2(b)所述相數(shù)不變方法中，其多相時(shí)鐘(Q1～QN)8的相的數(shù)為；分頻后的多相時(shí)鐘(Q1～QN)8的相的數(shù)為m倍，其頻率為A/m。然后，分割后的多相時(shí)鐘(Q1～QN)8的相的數(shù)為m×N倍，其頻率為A/m。進(jìn)一步，多重化后的多相時(shí)鐘(Q1～QN)8的相的數(shù)為m倍，其頻率為(A/m)×N。最后，經(jīng)過時(shí)鐘合成后，多相時(shí)鐘(Q1～QN)8的相的數(shù)為1，其頻率為A×N。
在圖2(c)所述相數(shù)變換方法中，多重化后的多相時(shí)鐘(Q1～QN)8的相的數(shù)并不回到N或者m，也可以是2m的相。即相的數(shù)在比分頻比m和分割數(shù)N的乘積(m×N)要小的值的范圍設(shè)定即可。
圖1為表示有關(guān)本發(fā)明的時(shí)鐘信號(hào)控制方法的基本構(gòu)成，是實(shí)施將外部時(shí)鐘分頻為多相時(shí)鐘，將上述多相時(shí)鐘的不同相位的時(shí)鐘的不同相的脈沖的相位差進(jìn)行復(fù)數(shù)分割的方法的裝置。由將外部時(shí)鐘7分頻為多相時(shí)鐘(Q1～QN)8的分頻器1和多相時(shí)鐘倍增電路組合所構(gòu)成。多相時(shí)鐘倍增電路包含有多個(gè)將多相時(shí)鐘(Q1～QN)8的不同相位的時(shí)鐘的不同相的脈沖進(jìn)行復(fù)數(shù)分割的時(shí)間差N重分割器3a并將多個(gè)時(shí)間差N重分割器3a并列配置。
作為實(shí)施有關(guān)本發(fā)明相數(shù)變換方法的裝置，由將外部時(shí)鐘7分頻為多相時(shí)鐘(Q1～QN)8的分頻器1和多相時(shí)鐘倍增電路2組合所構(gòu)成。多相時(shí)鐘倍增電路2包含有將多相時(shí)鐘(Q1～QN)8的不同相位的時(shí)鐘的不同相的脈沖的相位差進(jìn)行復(fù)數(shù)分割，倍增多相時(shí)鐘(Q1～QN)8的相的數(shù)的時(shí)間差N重分割器3a、倍增多相時(shí)鐘(Q1～QN)8的相的時(shí)間差N重分割器3a、將上述從時(shí)間差N重分割器輸出的分割后的不同相的時(shí)鐘進(jìn)行多重化處理，產(chǎn)生倍增相后的多相時(shí)鐘的多重化電路3b。(參照?qǐng)D5)作為實(shí)施有關(guān)本發(fā)明相數(shù)不變方法的裝置，由將外部時(shí)鐘7分頻為多相時(shí)鐘(Q1～QN)8的分頻器1和多相時(shí)鐘倍增電路2組合所構(gòu)成。多相時(shí)鐘倍增電路2包含有將多相時(shí)鐘(Q1～QN)8的不同相位的時(shí)鐘的不同相的脈沖的相位差進(jìn)行復(fù)數(shù)分割的時(shí)間差N重分割器3a、倍增多相時(shí)鐘(Q1～QN)8的相的時(shí)間差N重分割器3a、將從上述時(shí)間差N重分割器輸出的分割后的不同相的時(shí)鐘進(jìn)行多重化處理，倍增多相時(shí)鐘(Q1～QN)8的頻率的多重化電路3b。(參照?qǐng)D5)下面按照?qǐng)D1及圖3說明實(shí)施有關(guān)本發(fā)明相數(shù)變換方法的裝置的動(dòng)作。將來自外部的確定倍增倍數(shù)碼12所指定的數(shù)N以及控制信號(hào)11輸入到多相時(shí)鐘倍增電路2中，由來自頻率檢測(cè)電路6的控制信號(hào)11調(diào)整多相時(shí)鐘倍增電路2的動(dòng)作范圍。然后，將外部時(shí)鐘7分頻為多相時(shí)鐘(Q1～QN)8，將該多相時(shí)鐘(Q1～QN)8輸入到多相時(shí)鐘倍增電路2中進(jìn)行N分割，倍增多相時(shí)鐘(Q1～QN)8的相，接下來，將N分割后的不同相的時(shí)鐘進(jìn)行多重化處理，產(chǎn)生N相時(shí)鐘信號(hào)(S1～SN,SN+1～SNmax)9。最后由時(shí)鐘合成電路5對(duì)N相時(shí)鐘信號(hào)9進(jìn)行合成，作為單相N倍增時(shí)鐘信號(hào)10輸出。
在以上的說明中，如果代替多相時(shí)鐘Q1～QN的2個(gè)脈沖，輸入有一定時(shí)間差的2個(gè)脈沖，由確定倍增倍數(shù)碼12所指定的數(shù)N對(duì)脈沖的時(shí)間差進(jìn)行分割，還可以提供可變時(shí)間。
實(shí)施例1圖3為表示下面按照實(shí)施有關(guān)本發(fā)明相數(shù)變換方法的裝置的具體實(shí)施例的構(gòu)成圖。
圖3所示分頻器1輸出以1/4的分頻比將外部時(shí)鐘信號(hào)7分頻后的4相分頻時(shí)鐘Q1、Q2、Q3、Q4。
4相時(shí)鐘倍增電路(多相時(shí)鐘倍增電路)2，如后所述，包括有并聯(lián)相接的4臺(tái)時(shí)間差N重分割器3a1～3a4和1臺(tái)多重化電路3b。
時(shí)鐘合成電路5以來自4相時(shí)鐘倍增電路(多相時(shí)鐘倍增電路)2的N相時(shí)鐘9作為輸入，輸出將外部時(shí)鐘7進(jìn)行了N倍增后的單相倍增時(shí)鐘10。
在圖3所示的實(shí)施例1中，如圖4所示，由1/4分頻器外部時(shí)鐘信號(hào)7分頻產(chǎn)生4相時(shí)鐘Q1～Q4，將該4相時(shí)鐘Q1～Q4輸入到4相時(shí)鐘倍增電路2中。4相時(shí)鐘倍增電路2輸出時(shí)鐘S1～SMAX，時(shí)鐘S1～SMAX之中對(duì)應(yīng)于由確定倍增倍數(shù)碼12所指定的數(shù)N，由N之前的時(shí)鐘S1～SN作為相位為時(shí)鐘周期tCk的1/N的N相時(shí)鐘。由時(shí)鐘合成電路5將該時(shí)鐘S1～SN進(jìn)行合成，得到N倍增的時(shí)鐘10。另外，時(shí)鐘SN+1～SNmax在時(shí)鐘合成電路5處被除去。時(shí)鐘SNmax的Nmax表示倍增可能的最大值，在實(shí)施例1中設(shè)定為8。
又，包含有周期檢測(cè)電路6，周期檢測(cè)電路6由固定段數(shù)的環(huán)振蕩器和計(jì)數(shù)器構(gòu)成。外部時(shí)鐘信號(hào)7的周期中的環(huán)振蕩器振蕩次數(shù)由計(jì)數(shù)器進(jìn)行計(jì)數(shù)，根據(jù)計(jì)數(shù)的值以及由確定倍增倍數(shù)碼12所指定的數(shù)N向時(shí)間差N重分割器3a輸出控制信號(hào)11，調(diào)整時(shí)間差N重分割器3a的負(fù)載。由周期檢測(cè)電路6消除外部時(shí)鐘信號(hào)7的周期的動(dòng)作范圍和器件特性的分散。又，在實(shí)施方案中，周期檢測(cè)電路6使用了環(huán)振蕩器，也可以使用通過級(jí)聯(lián)相接的反相器和簡(jiǎn)單的鎖存電路的組合。又，確定倍增倍數(shù)碼12所指定的數(shù)N作為外部信號(hào)可以任意輸入。
下面，用圖5及圖6說明圖3所示4相時(shí)鐘倍增電路2的具體構(gòu)成及其動(dòng)作。
如圖5所示，4相時(shí)鐘倍增電路2包括有并聯(lián)相接的4臺(tái)時(shí)間差N重分割器3a1～3a4和1臺(tái)多重化電路3b。來自分頻器1的4相時(shí)鐘Q1～Q4之中，時(shí)鐘Q1連接輸入到時(shí)間差N重分割器3a1、3a3，時(shí)鐘Q2連接輸入到時(shí)間差N重分割器3a2、3a4，時(shí)鐘Q3連接輸入到時(shí)間差N重分割器3a1、3a3，時(shí)鐘Q4連接輸入到時(shí)間差N重分割器3a2、3a4。
多重化電路3b將來自并聯(lián)相接的時(shí)間差N重分割器3a1～3a4的時(shí)鐘SP11～SP1N,SP21～SP2N,SP31～SP3N,SP41～SP4N進(jìn)行多重化處理，輸出N相時(shí)鐘S1～SN。
向圖5中的4相時(shí)鐘倍增電路2輸入4相時(shí)鐘Q1～Q4、來自周期檢測(cè)電路6的控制信號(hào)11以及確定倍增倍數(shù)碼12的數(shù)據(jù)。
向時(shí)間差N重分割器3a1輸入時(shí)鐘Q1和Q3，時(shí)間差N重分割器3a1輸出時(shí)間相差為時(shí)鐘Q1和Q3上升沿時(shí)間差2tCK的1/2N，周期為4tCk的N相時(shí)鐘SP11～SP1N、以及時(shí)鐘SP1N+1～SP1Nmax。
向時(shí)間差N重分割器3a2輸入時(shí)鐘Q2和Q4，時(shí)間差N重分割器3a2輸出時(shí)間相差為時(shí)鐘Q2和Q4上升沿時(shí)間差2tCK的1/2N，周期為4tCk的N相時(shí)鐘SP21～SP2N、以及時(shí)鐘SP2N+1～SP2Nmax。
向時(shí)間差N重分割器3a3輸入時(shí)鐘Q3和Q1，時(shí)間差N重分割器3a3輸出時(shí)間相差為時(shí)鐘Q3和Q1上升沿時(shí)間差2tCK的1/2N，周期為4tCk的N相時(shí)鐘SP31～SP3N、以及時(shí)鐘SP3N+1～SP3Nmax。
向時(shí)間差N重分割器3a4輸入時(shí)鐘Q4和Q2，時(shí)間差N重分割器3a4輸出時(shí)間相差為時(shí)鐘Q4和Q2上升沿時(shí)間差2tCK的1/2N，周期為4tCk的N相時(shí)鐘SP41～SP4N、以及時(shí)鐘SP4N+1～SP4Nmax。
如圖6所示，時(shí)鐘SP11～SP1N、時(shí)鐘SP21～SP2N、時(shí)鐘SP31～SP3N、時(shí)鐘SP41～SP4N的上升沿分別相距時(shí)間tCK/N，全部組成4N相時(shí)鐘。在圖6中，N為7,Nmax為8。
在多重化電路3b中，將，時(shí)鐘SP11～SP1N、時(shí)鐘SP21～SP2N、時(shí)鐘SP31～SP3N、時(shí)鐘SP41～SP4N之中，下標(biāo)為1～N的相同脈沖每4個(gè)進(jìn)行多重化，產(chǎn)生N相時(shí)鐘S1～SN。
下面說明圖5所示時(shí)間差N重分割器3a1～3a4的構(gòu)成。時(shí)間差N重分割器3a1～3a4之間僅僅輸入信號(hào)不同，其內(nèi)部構(gòu)成完全為相同的構(gòu)成。為此，用圖7說明時(shí)間差N重分割器3a1的構(gòu)成。
時(shí)間差N重分割器3a1由多個(gè)時(shí)間差分割器4a1～4aNMAK和復(fù)位信號(hào)產(chǎn)生電路4b組成。
給復(fù)位信號(hào)產(chǎn)生電路4b輸入時(shí)鐘Q3、來自周期檢測(cè)電路6的控制信號(hào)11、確定倍增倍數(shù)碼12等3個(gè)信號(hào)，復(fù)位信號(hào)產(chǎn)生電路4b輸出時(shí)鐘復(fù)位信號(hào)S1R。給多個(gè)時(shí)間差分割器4a1～4aNMAX輸入時(shí)鐘Q1、Q3、來自周期檢測(cè)電路6的控制信號(hào)11、確定倍增倍數(shù)碼12、時(shí)鐘復(fù)位信號(hào)S1R等5個(gè)信號(hào)，輸出時(shí)鐘S11～SNmax。
圖8為表示說明時(shí)間差分割器4a1的動(dòng)作的時(shí)序圖，圖中表示了時(shí)間差分割器4a1輸出的時(shí)鐘SNmax中的Nmax=8,N=7的情況。時(shí)間差分割器4a1輸出時(shí)鐘SP11～SP1Nmax中的，具有由確定倍增倍數(shù)碼12設(shè)定的數(shù)N(圖7中為7)以下的下標(biāo)的時(shí)鐘，如前所述，時(shí)鐘信號(hào)在由確定倍增倍數(shù)碼12設(shè)定的數(shù)，即N將時(shí)間差tCK分割后的時(shí)間差處上升，而在時(shí)鐘復(fù)位信號(hào)S1R下降的時(shí)刻下降。從時(shí)間差分割器4a1～4aN輸出的時(shí)鐘SP11～SP1N的輸出順序?yàn)?，最先輸出時(shí)鐘SP1N，最后輸出時(shí)鐘SP11。并且，時(shí)鐘復(fù)位信號(hào)S1R下降的時(shí)刻為時(shí)鐘SP11上升后約tCK/N后的時(shí)刻。
由時(shí)間差分割器4a1～4aNMAX輸出的時(shí)鐘SP11～SP1Nmax中的，具有由確定倍增倍數(shù)碼12設(shè)定的數(shù)N以上的下標(biāo)的時(shí)鐘SP1N+1～SP1Nmax，由通常的解碼電路在時(shí)鐘合成電路5處將其固定為低L。
下面說明圖7所示時(shí)間差分割器的具體構(gòu)成。由于4組的時(shí)間差分割器4a1～4aNMAX均用相同元件構(gòu)成，以一個(gè)時(shí)間差分割器4a1為例用圖8進(jìn)行說明。又，時(shí)鐘SP11～SP1Nmax的最大值Nmax設(shè)定為8。
圖9所示時(shí)間差分割器4a1由半導(dǎo)體集成電路構(gòu)成，在圖9中，MN11～MN28為N溝道MOS型三極管，MP10～MP11為P溝道MOS型三極管，CAP11～CAP13為電容元件。
時(shí)間差分割器4a1由一個(gè)反相器13、2組P溝道MOS型FET MP10～MP11,3組N溝道MOS型三極管MN11～MN25、3組N溝道MOS型三極管MN16～MN28、3組電容元件CAP11～CAP13組合構(gòu)成。
下面說明連接。2組MP10～MP11串聯(lián)相接在電源VCC和節(jié)點(diǎn)N11之間，MP11的門極上輸入來自復(fù)位信號(hào)產(chǎn)生電路4的時(shí)鐘復(fù)位信號(hào)S1R,MP10的門極上輸入時(shí)鐘Q1。
MN11、MN16、MN21、MN12、MN17、MN22、MN13、MN18、MN23、MN14、MN19、MN24、MN15、MN20、MN25每3個(gè)為1組串聯(lián)在一起，然后該串聯(lián)電路并聯(lián)連接在節(jié)點(diǎn)N11和GND之間。MN11、12的門極連接到電源VCC上，MN13～15的門極上輸入確定倍增倍數(shù)碼12的數(shù)據(jù)。MN16的門極上輸入時(shí)鐘Q1,MN17～20的門極上輸入時(shí)鐘Q3。MN21～25的門極上輸入來自復(fù)位信號(hào)產(chǎn)生電路4b的時(shí)鐘復(fù)位信號(hào)S1R。
MN26、27、28和CAP11、12、13串聯(lián)相接，該串聯(lián)電路并聯(lián)連接在節(jié)點(diǎn)N11和GND之間。MN26、27、28的門極上輸入來自周期檢測(cè)電路6的控制信號(hào)11。
由于圖9中的倍增可能的最大值設(shè)定為Nmax=8，串聯(lián)連接的MN11～MN25的門限幅度比設(shè)定為MN11∶MN12∶MN13∶MN14∶MN15=1∶2∶2∶4∶8，
MN16∶MN17∶MN18∶MN19∶MN20=1∶2∶2∶4∶8，MN21∶MN22∶MN23∶MN24∶MN25=1∶2∶2∶4∶8。
MN26～MN28的門限幅度比、電容元件CAP11～CAP13的容量比設(shè)定為MN26∶MN27∶MN28=1∶2∶4，CAP11∶CAP12∶CAP13=1∶2∶4。
由確定倍增倍數(shù)碼12的數(shù)據(jù)導(dǎo)通的MN13、MN14、MN15的門限幅度和常時(shí)導(dǎo)通的MN12的門限幅度的和設(shè)定為由確定倍增倍數(shù)碼12所指定的數(shù)N的2倍。例如，N=7時(shí)，MN13將截止OFF，門限幅度的和為2+4+8=14。
因此，相對(duì)于由時(shí)鐘Q1為High時(shí)導(dǎo)通時(shí)的NMOS的門限幅度，由時(shí)鐘Q2為High時(shí)導(dǎo)通的NMOS的門限幅度為2N。此處，N為確定倍增倍數(shù)碼12所指定的數(shù)。
MN26、MN27、MN28由控制信號(hào)11的輸入控制導(dǎo)通，8級(jí)調(diào)整節(jié)點(diǎn)N11的負(fù)載。
下面說明圖7所示的復(fù)位信號(hào)產(chǎn)生電路4b的構(gòu)成。如圖10所示，圖7所示的復(fù)位信號(hào)產(chǎn)生電路4b由半導(dǎo)體集成電路構(gòu)成，在圖10中，MN31～MN48為N溝道MOS型三極管，MP30～MP31為P溝道MOS型三極管，CAP31～CAP33為電容元件。
復(fù)位信號(hào)產(chǎn)生電路4b由一個(gè)反相器13b、2組P溝道MOS型FETMP30～MP31,3組N溝道MOS型三極管MN31～MN45、3組N溝道MOS型三極管MN46～MN48、3組電容元件CAP11～CAP13組合構(gòu)成。
下面說明連接。2組MP30～MP31串聯(lián)相接在電源VCC和節(jié)點(diǎn)N31之間，MP30、MN37、38、39、40的門極上輸入時(shí)鐘Q3。
MN31、MN36、MN41、MN32、MN37、MN42、MN33、MN38、MN43、MN34、MN39、MN44、MN35、MN40、MN45每3個(gè)為1組串聯(lián)在一起，然后該串聯(lián)電路并聯(lián)連接在節(jié)點(diǎn)N31和GND之間。MN31、41、42、43、44、45的門極連接到電源VCC上，MN33～35的門極上輸入確定倍增倍數(shù)碼12的數(shù)據(jù)。
MN46、47、48和CAP41、42、43串聯(lián)相接，該串聯(lián)電路并聯(lián)連接在節(jié)點(diǎn)N31和GND之間。MN46、47、48的門極上輸入來自周期檢測(cè)電路6的控制信號(hào)11。
節(jié)點(diǎn)N31與NAND14的一輸入端相接，NAND14的另一輸入端由時(shí)鐘Q3輸入，NAND14的輸出端輸出時(shí)鐘復(fù)位信號(hào)S1R。如上所述，時(shí)鐘復(fù)位信號(hào)S1R用于將時(shí)間差分割器4a1～4aNmax復(fù)位。
用圖11說明動(dòng)作，進(jìn)行2輸入的時(shí)間分割的NMOS的門限幅度比率在預(yù)先由與時(shí)間差分割器4a1～4aNmax的下標(biāo)對(duì)應(yīng)的1～Nmax的比率和由確定倍增倍數(shù)碼12的值2N設(shè)定的點(diǎn)上。
用圖11說明圖9和圖10所示的時(shí)間差分割器4a1以及復(fù)位信號(hào)產(chǎn)生電路4b的動(dòng)作。
關(guān)于圖9所示的時(shí)間差分割器4a1的內(nèi)部動(dòng)作，由于圖11的從t0到t4的4tCK期間為1周期，圖11表示了在這1周期的期間內(nèi)的內(nèi)部節(jié)點(diǎn)N11的波形圖。首先說明從時(shí)間差分割器4a1輸出的時(shí)鐘SP11的上升時(shí)序。節(jié)點(diǎn)N11上的電位由于MN11～MN25的導(dǎo)通而下降，當(dāng)節(jié)點(diǎn)N11上的電位達(dá)到反相器13的閥值時(shí)，從反相器13輸出的時(shí)鐘SP11上升。
如果以達(dá)到反相器13的閥值為止電位下降時(shí)點(diǎn)的節(jié)點(diǎn)N11上的電位為CV，輸入時(shí)鐘Q1為High時(shí)的引出電荷的電流值為aI，輸入時(shí)鐘Q3為High時(shí)的引出電荷的電流值為2NI。因此，時(shí)鐘Q1上升時(shí)刻開始到引出電荷CV的時(shí)間為2tCK+(CV-2tCK·aI)/2NI=CV/2NI+(1-a/2N)2tCK式中2tCK表示從時(shí)鐘Q1上升到時(shí)鐘Q3上升的時(shí)刻。又，a在時(shí)間差分割器4a1中為a=1，而在時(shí)間差分割器4a1～4aNmax中，分別為1～Nmax。
因此，時(shí)鐘S11～S1NMAX上升的時(shí)刻從時(shí)間差分割器4a1到4aNmax分別順序相差(1/N)tCK。
輸出時(shí)鐘S11～S1NMAX上升的時(shí)刻，由時(shí)鐘復(fù)位信號(hào)S1R的上升，對(duì)節(jié)點(diǎn)N11進(jìn)行預(yù)充電所確定。時(shí)鐘復(fù)位信號(hào)S1R由復(fù)位信號(hào)產(chǎn)生電路4b產(chǎn)生。
時(shí)鐘復(fù)位信號(hào)S1R上升的時(shí)刻，由于節(jié)點(diǎn)N31的電荷通過NMOS MN31～MN45引出，由此當(dāng)節(jié)點(diǎn)N31的電位達(dá)到反相器13b的閥值時(shí)，反相器13b的輸出SP1R的沿上升所確定。復(fù)位信號(hào)產(chǎn)生電路4b，由于具有與時(shí)間差分割器4a1同樣的電路構(gòu)成，如果以當(dāng)節(jié)點(diǎn)N31的電位達(dá)到反相器13b的閥值時(shí)引出所必要的電荷為CV，輸入時(shí)鐘Q3為High時(shí)的引出電荷的電流值為2NI，該值與上述三極管的門限幅度成比例。時(shí)鐘復(fù)位信號(hào)S1R上升的時(shí)刻，由于時(shí)鐘Q3的上升，將以電流2NI引出節(jié)點(diǎn)N31的電荷CV，從時(shí)鐘Q1上升時(shí)刻開始到引出電荷CV的時(shí)間為2tCK+CV/2NI因此，輸出時(shí)鐘S11上升，(a/N)tCK后復(fù)位。
從時(shí)鐘S11到S1NMAX上升的時(shí)刻順序相差(1/N)tCK，并且由于到達(dá)下一個(gè)動(dòng)作周期之前節(jié)點(diǎn)N11將預(yù)充電，在2tCK的期間內(nèi)即使以電流NI引出節(jié)點(diǎn)N11的電荷也達(dá)不到反相器13b的閥值的條件，以及以2NI引出時(shí)，在周期2tCk內(nèi)達(dá)到反相器13b的閥值的條件，必須滿足CV-2tCK·NI＞0以及CV-2tCK·2NI＞0但是，tCK在以外部時(shí)鐘7的周期設(shè)計(jì)時(shí)并沒有預(yù)先確定，電流值I也會(huì)根據(jù)器件的特性有所差異。在此，CV值可以根據(jù)外部時(shí)鐘7的周期以及器件特性相應(yīng)變更。
正如已經(jīng)說明的那樣，與電容元件相接的NMOS的門極輸入了控制信號(hào)11，共同節(jié)點(diǎn)(N11、N31)的負(fù)載由控制信號(hào)11可以可變控制。在本實(shí)施例中，NMOS和電容元件均以1∶2∶4的比例構(gòu)成，可以進(jìn)行8級(jí)調(diào)整。而且，如同樣已經(jīng)說明過的那樣，在周期檢測(cè)電路6中，由計(jì)數(shù)器將外部時(shí)鐘7的周期中的環(huán)振蕩器的振蕩次數(shù)進(jìn)行計(jì)數(shù)，控制信號(hào)11為對(duì)應(yīng)于計(jì)數(shù)值的值。這樣的電路構(gòu)成，代表外部時(shí)鐘7的周期和器件特性的環(huán)振蕩器的周期的相對(duì)關(guān)系進(jìn)行了數(shù)碼化，不僅增大了對(duì)外部時(shí)鐘7的周期的動(dòng)作范圍，而且消除了器件特性的分散。
如以上說明，在本實(shí)施例中，將外部時(shí)鐘7進(jìn)行4分頻，預(yù)先產(chǎn)生4相時(shí)鐘，在不使用PLL、DLL等反饋電路的情況下，可以產(chǎn)生最大8倍的任意倍數(shù)的倍增時(shí)鐘信號(hào)。
實(shí)施例2圖12為表示本發(fā)明實(shí)施例2的電路圖。圖12所示分頻器1產(chǎn)生將外部時(shí)鐘信號(hào)7分頻后的4相分頻時(shí)鐘Q1、Q2、Q3、Q4。
4相時(shí)鐘倍增電路(多相時(shí)鐘倍增電路)2，如后所述，包括有并聯(lián)相接的4臺(tái)時(shí)間差N重分割器3a1～3a4和1臺(tái)多重化電路3b。
時(shí)鐘合成電路5以來自4相時(shí)鐘倍增電路(多相時(shí)鐘倍增電路)2的N相時(shí)鐘9作為輸入，輸出單相倍增時(shí)鐘10。
在圖12所示的實(shí)施例2中，如圖13所示，由1/4分頻器外部時(shí)鐘信號(hào)7分頻產(chǎn)生4相時(shí)鐘Q1～Q4，將該4相時(shí)鐘Q1～Q4輸入到4相時(shí)鐘倍增電路2中。4相時(shí)鐘倍增電路2輸出時(shí)鐘S1～SMAX，時(shí)鐘S1～SMAX之中對(duì)應(yīng)于對(duì)應(yīng)于確定倍增倍數(shù)碼12所指定的數(shù)N的時(shí)鐘S1～SN作為時(shí)鐘周期tCK的1/N的相位的N相時(shí)鐘。由時(shí)鐘合成電路5將該時(shí)鐘S1～SN進(jìn)行合成，得到N倍增的時(shí)鐘10。
在實(shí)施例2中，時(shí)鐘SN+1～SNmax固定為Low。時(shí)鐘SNmax的Nmax表示倍增可能的最大值，在實(shí)施例2中設(shè)定為8。又，周期檢測(cè)電路6與實(shí)施例1為同樣的構(gòu)成。
下面，用圖14及圖15說明4相時(shí)鐘倍增電路2的連接及其動(dòng)作。
如上所述，4相時(shí)鐘倍增電路2輸入4相時(shí)鐘Q1～Q4、來自周期檢測(cè)電路6的控制信號(hào)11以及確定倍增倍數(shù)碼12的數(shù)據(jù)，4相時(shí)鐘倍增電路2輸出N相時(shí)鐘S1～SN以及時(shí)鐘SN+1～SNmax。
4相時(shí)鐘倍增電路2由4組時(shí)間差N重分割器3a1～3a4和多重化電路3b所構(gòu)成。
控制信號(hào)11和確定倍增倍數(shù)碼12的數(shù)據(jù)輸入給4組時(shí)間差N重分割器3a1～3a4。
時(shí)間差N重分割器3a1輸入時(shí)鐘Q1和Q2，輸出時(shí)間相差為時(shí)鐘Q1和Q2上升沿時(shí)間差2tCK的1/2N，周期為具有外部時(shí)鐘7的4倍周期的4tCK的N相時(shí)鐘SP11～SP1N、以及時(shí)鐘SP1Nmax。
時(shí)間差N重分割器3a2輸入時(shí)鐘Q2和Q3，輸出時(shí)間相差為時(shí)鐘Q2和Q3上升沿時(shí)間差2tCK的1/2N，周期為4tCk的N相時(shí)鐘SP21～SP2N、以及時(shí)鐘SP2Nmax。
時(shí)間差N重分割器3a3輸入時(shí)鐘Q3和Q4，輸出時(shí)間相差為時(shí)鐘Q3和Q4上升沿時(shí)間差2tCK的1/2N，周期為4tCk的N相時(shí)鐘SP31～SP3N、以及時(shí)鐘SP3Nmax。
時(shí)間差N重分割器3a4輸入時(shí)鐘Q4和Q1，輸出時(shí)間相差為時(shí)鐘Q4和Q1上升沿時(shí)間差2tCK的1/2N，周期為4tCk的N相時(shí)鐘SP41～SP4N、以及時(shí)鐘SP4Nmax。
如圖14所示，時(shí)鐘SP11～SP1N、時(shí)鐘SP21～SP2N、時(shí)鐘SP31～SP3N、時(shí)鐘SP41～SP4N的上升沿分別相距時(shí)間tCK/N，全部組成4N相時(shí)鐘。
在多重化電路3b中，將時(shí)鐘SP11～SP1N、時(shí)鐘SP21～SP2N、時(shí)鐘SP31～SP3N、時(shí)鐘SP41～SP4N之中，下標(biāo)為1～N的相同脈沖每4個(gè)進(jìn)行多重化，產(chǎn)生N相時(shí)鐘S1～SN。
下面說明時(shí)間差N重分割器3a1～3a4的內(nèi)部構(gòu)成。4組時(shí)間差N重分割器3a1～3a4之間為相同構(gòu)成。為此，僅用圖15說明時(shí)間差N重分割器3a1的構(gòu)成。
時(shí)間差N重分割器3a1由一個(gè)NAND15，一個(gè)反相器16和4組時(shí)間差分割器4a1～4a54組成。圖16表示Nmax=8,N=7時(shí)的時(shí)序圖。
在時(shí)鐘Q1和時(shí)鐘Q2為L脈沖時(shí)產(chǎn)生周期為3tCK的時(shí)鐘Q1F，從時(shí)鐘Q2產(chǎn)生脈沖幅度為2tCK的時(shí)鐘Q2S。
時(shí)鐘S11～S17中的下標(biāo)在確定倍增倍數(shù)碼12設(shè)定的數(shù)7以下時(shí)，如前所述，時(shí)鐘信號(hào)在由確定倍增倍數(shù)碼12設(shè)定的數(shù)，即7將時(shí)間差tCK分割后的時(shí)間差處上升，而在時(shí)鐘復(fù)位信號(hào)S1R下降的時(shí)刻下降。時(shí)鐘的輸出順序?yàn)?，相?duì)于下述的電路構(gòu)成，從時(shí)鐘S17到S11的下降順序。并且，時(shí)鐘復(fù)位信號(hào)S1R下降的時(shí)刻為時(shí)鐘SP11上升后約tCK/N后的時(shí)刻。
時(shí)鐘S11～SP18中的下標(biāo)在確定倍增倍數(shù)碼12設(shè)定的數(shù)7以上的輸出，在本實(shí)施例中，在時(shí)間差分割器4a1固定為低Low。
下面說明時(shí)間差分割器4a1～4a4的電路構(gòu)成。由于時(shí)間差分割器4a1～4a4均用相同元件構(gòu)成，在此，以時(shí)間差分割器4a1為例用圖17進(jìn)行說明。并且Nmax=8。如圖8所示，時(shí)間差分割器4a1由一個(gè)NOR17、一個(gè)反相器18、一個(gè)PMOS,8組兩個(gè)串聯(lián)相接的NMOS、3組NMOS和電容元件組成。MP50為P溝道MOSFET,MN51～58、MN61～68、MN71～73為N溝道MOSFET,CAP51～53為電容元件。
下面說明連接。MP50連接在電源VCC和節(jié)點(diǎn)N51之間，8組兩個(gè)串聯(lián)相接的MN51、MN61、MN52、MN62、MN53、MN63、MN54、MN64、MN55、MN65、MN56、MN66、MN57、MN67、MN58、MN68連接在節(jié)點(diǎn)N51和GND之間。MN71、CAP51、MN72、CAP52、MN73、CAP53在節(jié)點(diǎn)N51和GND之間并聯(lián)相接。并且節(jié)點(diǎn)N51與NOR17相接。
時(shí)鐘Q1F輸入到PMOS MP51、NMOS MN61、MN62、MN63的門極。
時(shí)鐘Q2S輸入到MN64、MN65、MN66、MN67、MN68的門極。
確定倍增倍數(shù)碼12的數(shù)據(jù)輸入到MN51、MN52、MN53、MN54、MN55、MN56、MN57、MN58的門極。
并且，控制MN53的確定倍增倍數(shù)碼12的信號(hào)通過反相器18輸入到NOR17。對(duì)于時(shí)間差分割器4a1，控制MN53的信號(hào)通過反相器18輸入到NOR17，對(duì)于時(shí)間差分割器4a1，控制MN5h的信號(hào)通過反相器18輸入到NOR17，在此，h對(duì)應(yīng)于1～8max。
控制信號(hào)11輸入到MN71、MN72、MN73的門極。
MN51～58、61～68、71～78的門限幅度比均設(shè)定為相同的門限幅度。
3組NMOS MN71～MN73和電容元件CAP51～CAP53均設(shè)定為1∶2∶4。即MN71∶MN72∶MN73=1∶2∶4，CAP51∶CAP52∶CAP53=1∶2∶4。
與電容元件相接的NMOS MN71、MN72、MN73的門極上輸入控制信號(hào)11，由控制信號(hào)11可變共同節(jié)點(diǎn)的負(fù)載。在本實(shí)施例中，NMOS和電容元件的比均設(shè)定為1∶2∶4，可以進(jìn)行8級(jí)。
用圖18說明動(dòng)作，與實(shí)施例1不同的地方在于，進(jìn)行2輸入的時(shí)間分割的NMOS的門限幅度比率不是在預(yù)先與時(shí)間差分割器4ah(h=1～Nmax)對(duì)應(yīng)的比率a(a=1～Nmax)，而是單純由與h相等的三極管數(shù)和確定倍增倍數(shù)碼12的值N所設(shè)定三極管的數(shù)所確定。時(shí)鐘SP11～SP4N的關(guān)系如前所述。
關(guān)于時(shí)間差分割器4a1的內(nèi)部動(dòng)作，由于圖18的從t0到t4的4tCK期間為1周期，圖18表示了在這1周期的期間內(nèi)的內(nèi)部節(jié)點(diǎn)的波形圖。首先說明從時(shí)間差分割器4a1輸出的時(shí)鐘SP13的上升時(shí)序。節(jié)點(diǎn)N51上的電位由NMOS MN51～MN58所選擇的NMOS引出，為此，當(dāng)節(jié)點(diǎn)N51上的電位達(dá)到反相器18的閥值時(shí)，反相器18的輸出信號(hào)的沿上升，因而確定時(shí)鐘SP11上升的時(shí)刻。
如果以達(dá)到反相器18的閥值為止所引出的必要的節(jié)點(diǎn)N51上的電荷為CV，2個(gè)并聯(lián)NMOS組的引出電流值分別為I，在時(shí)間差分割器4ah(h=1～Nmax)中，輸入Q1F為High時(shí)引出電荷的電流值hI，接下來輸入Q2S為High時(shí)追加引出電荷的電流值為(N-h)I，全部為NI是與所驅(qū)動(dòng)的三極管數(shù)成比例的值。因此，時(shí)鐘Q1上升時(shí)刻開始到引出電荷CV的時(shí)間為tCK+(CV-tCK·hI)/NI=CV/NI+(1-h/N)tCK式中tCK表示從時(shí)鐘Q1上升到時(shí)鐘Q2上升的時(shí)刻的時(shí)間。又，h在時(shí)間差分割器4ah中為h=3。
因此，時(shí)鐘S11～S1N上升的時(shí)刻從時(shí)間差分割器4a1到4aNmax分別順序相差(1/N)tCK。
如前所述，控制MN53的確定倍增倍數(shù)碼12的信號(hào)通過反相器18輸入到NOR17。對(duì)于時(shí)間差分割器4a1，控制MN53的信號(hào)通過反相器18輸入到NOR17，對(duì)于時(shí)間差分割器4ah，控制MN5h的信號(hào)通過反相器18輸入到NOR17，當(dāng)h大于確定倍增倍數(shù)碼12所指定的值N時(shí)，其時(shí)鐘固定為Low。
時(shí)鐘S11～S1NMAX上升的時(shí)刻，由信號(hào)Q1F的下降，對(duì)節(jié)點(diǎn)N51進(jìn)行預(yù)充電所確定。
相對(duì)于時(shí)鐘SP11，從時(shí)鐘SP11到S1NMAX上升的時(shí)刻順序相差(1/N)tCK，并且由于到達(dá)下一個(gè)動(dòng)作周期之前節(jié)點(diǎn)N51將預(yù)充電，在tCK的期間內(nèi)即使以電流NI引出節(jié)點(diǎn)N51的電荷也達(dá)不到反相器18的閥值的條件，以及以NI引出時(shí)，在周期tCK內(nèi)達(dá)到反相器18的閥值的條件，必須滿足CV-tCK·(N-1)I＞0以及CV-2tCK·NI＜0所滿足的方法如前所述。
如上所述，在本實(shí)施例中，進(jìn)行4分頻，通過預(yù)先作出4相時(shí)鐘，在不使用PLL、DLL等反饋電路的情況下就可以作成最大為8的任意的倍增時(shí)鐘。
另外，在上述實(shí)施例1、2中，雖然僅說明了倍增電路的動(dòng)作，本發(fā)明的電路，如在實(shí)施方案所說明的那樣，通過替換多相時(shí)鐘的輸入，即輸入到時(shí)間差分割器電路的不同相的時(shí)鐘，通過輸入一定時(shí)間差的時(shí)鐘脈沖，也可以作為任意2輸入的時(shí)間差以任意的數(shù)進(jìn)行分割的可變延遲電路使用。
綜上所述，本發(fā)明的效果在于，外部時(shí)鐘分頻為多相時(shí)鐘，通過獲取各相的中間的時(shí)間，不需要閉環(huán)構(gòu)成就可以實(shí)現(xiàn)。
而且，依據(jù)本發(fā)明，可以短縮獲得倍增時(shí)鐘的周期，從而可以大幅度縮短使用倍增的時(shí)鐘的等待時(shí)間。并且不僅用于時(shí)鐘的倍增，而且也可以提供可以作為可變延遲電路使用的電路。
權(quán)利要求
1．一種控制時(shí)鐘的時(shí)鐘信號(hào)控制方法，其特征是將外部時(shí)鐘分頻為多相時(shí)鐘，將所述多相時(shí)鐘的不同相位的時(shí)鐘的不同相的脈沖的相位差進(jìn)行復(fù)數(shù)分割。
2．一種控制時(shí)鐘的時(shí)鐘信號(hào)控制方法，其特征是將外部時(shí)鐘分頻為多相時(shí)鐘，將所述多相時(shí)鐘的不同相位的時(shí)鐘的不同相的脈沖的相位差進(jìn)行復(fù)數(shù)分割，將所述分割后的不同相的時(shí)鐘進(jìn)行多重化，倍增所述多相時(shí)鐘的相。
3．一種控制時(shí)鐘的時(shí)鐘信號(hào)控制方法，其特征是將外部時(shí)鐘分頻為多相時(shí)鐘，將所述多相時(shí)鐘的不同相位的時(shí)鐘的不同相的脈沖進(jìn)行復(fù)數(shù)分割，將所述分割后的不同相的時(shí)鐘進(jìn)行多重化，倍增頻率。
4．一種控制時(shí)鐘的時(shí)鐘信號(hào)控制裝置，具有分頻器、多相時(shí)鐘倍增電路，其特征是所述分頻器將外部時(shí)鐘分頻為多相時(shí)鐘，所述多相時(shí)鐘倍增電路包括多個(gè)將所述多相時(shí)鐘的不同相位時(shí)鐘的不同相的脈沖進(jìn)行復(fù)數(shù)分割的時(shí)間差N重分割器、該多個(gè)時(shí)間差N重分割器并聯(lián)配置。
5．一種控制時(shí)鐘的時(shí)鐘信號(hào)控制裝置，具有分頻器、多相時(shí)鐘倍增電路，其特征是所述分頻器將外部時(shí)鐘分頻為多相時(shí)鐘，所述多相時(shí)鐘倍增電路包括多個(gè)將所述多相時(shí)鐘的不同相位時(shí)鐘的不同相的脈沖進(jìn)行復(fù)數(shù)分割，倍增所述的多相時(shí)鐘的相的數(shù)的時(shí)間差N重分割器、倍增所述的多相時(shí)鐘的相的時(shí)間差N重分割器、將從所述時(shí)間差N重分割器輸出的分割后的不同相的時(shí)鐘進(jìn)行多重化，產(chǎn)生倍增了相后的多相時(shí)鐘的多重化電路。
6．一種控制時(shí)鐘的時(shí)鐘信號(hào)控制裝置，具有分頻器、多相時(shí)鐘倍增電路，其特征是所述分頻器將外部時(shí)鐘分頻為多相時(shí)鐘，所述多相時(shí)鐘倍增電路包括將所述多相時(shí)鐘的不同相位時(shí)鐘的不同相的脈沖的相位差進(jìn)行復(fù)數(shù)分割的時(shí)間差N重分割器、倍增所述的多相時(shí)鐘的相的時(shí)間差N重分割器、將從所述時(shí)間差N重分割器輸出的分割后的不同相的時(shí)鐘進(jìn)行多重化，倍增多相時(shí)鐘的頻率的多重化電路。
7．根據(jù)權(quán)利要求5和6所述的時(shí)鐘信號(hào)控制裝置，其特征是在將所述分割后的不同相的時(shí)鐘進(jìn)行多重化時(shí)，所述多相時(shí)鐘的相的數(shù)設(shè)定為比所述分頻器的分頻比和所述時(shí)間差N重分割器的分割數(shù)要小的值。
8．根據(jù)權(quán)利要求4、5、6或7所述的時(shí)鐘信號(hào)控制裝置，其特征是包括由可變延遲元件，該可變延遲元件由外部信號(hào)控制將所述脈沖的相位差進(jìn)行分割的分割數(shù)。
9．根據(jù)權(quán)利要求4、5、6、7或8所述的時(shí)鐘信號(hào)控制裝置，其特征是所述多相時(shí)鐘倍增電路由多個(gè)串聯(lián)相接。
10．根據(jù)權(quán)利要求4、5、6、7、8或9所述的時(shí)鐘信號(hào)控制裝置，其特征是包括有時(shí)鐘合成電路，該時(shí)鐘合成電路合成從所述多相時(shí)鐘倍增電路輸出的多相時(shí)鐘，生成單相的時(shí)鐘。
11．根據(jù)權(quán)利要求4、5、6、7、8、9或10所述的時(shí)鐘信號(hào)控制裝置，其特征是所述時(shí)間差N重分割器以及可變延遲元件由不同門限幅度的MOS型三極管和不同容量的電容元件組合而成。
全文摘要
本發(fā)明提供一種實(shí)現(xiàn)高速化、并且也可以作為可變延遲電路利用的時(shí)鐘信號(hào)的控制方法以及其裝置。從外部輸入確定倍增倍數(shù)碼12的數(shù)據(jù)和外部時(shí)鐘7,首先由來自頻率檢測(cè)電路6的控制信號(hào)11調(diào)整多相時(shí)鐘倍增電路2的動(dòng)作范圍,將用分頻器1分頻外部時(shí)鐘后的多相時(shí)鐘輸入到多相時(shí)鐘倍增電路2,用確定倍增倍數(shù)碼12指定的數(shù)將時(shí)鐘脈沖分割成N相時(shí)鐘9,最后用時(shí)鐘合成電路5合成后輸出倍增時(shí)鐘11。
文檔編號(hào)G06F1/06GK1213226SQ9810226
公開日1999年4月7日 申請(qǐng)日期1998年6月15日 優(yōu)先權(quán)日1997年6月13日
發(fā)明者佐伯貴范 申請(qǐng)人:日本電氣株式會(huì)社