專利名稱：在數(shù)據(jù)處理系統(tǒng)中使系統(tǒng)初始化和復(fù)位的裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種在自保護(hù)數(shù)據(jù)處理系統(tǒng)中使系統(tǒng)初始化和復(fù)位的裝置。
在數(shù)據(jù)處理系統(tǒng)中，為了只抹去或除掉在接下去的操作中不需要的信息(例如，記錄或處理錯(cuò)誤數(shù)據(jù)的信息、錯(cuò)誤修正的信息、在出現(xiàn)間斷的錯(cuò)誤或由于維護(hù)時(shí)重復(fù)中斷操作的信息)，需要精密的系統(tǒng)初始化和復(fù)位。
在現(xiàn)行的具有專用服務(wù)處理器的數(shù)據(jù)處理系統(tǒng)中，根據(jù)具體的機(jī)器狀態(tài)(例如，接通電源、故障、加載)，依靠常駐在專用服務(wù)處理器中的微程序，經(jīng)過(guò)相應(yīng)的服務(wù)接口，在中央處理單元(CPU)的部分區(qū)域中可以實(shí)現(xiàn)系統(tǒng)初始化和復(fù)位。
如上所述，這種有選擇的和根據(jù)機(jī)器狀態(tài)的初始化/復(fù)位僅對(duì)清除或抹掉那些接下去的操作不需要的信息(或者那些必須是已知的、并且定義為初始狀態(tài)作為下一步處理的基礎(chǔ)的信息)是必要的。
除了通過(guò)切斷和接通電源開關(guān)而產(chǎn)生普通復(fù)位來(lái)進(jìn)行系統(tǒng)初始化和復(fù)位的那些低造價(jià)系統(tǒng)以外，在那些無(wú)專用服務(wù)處理器和專用服務(wù)系統(tǒng)的數(shù)據(jù)處理系統(tǒng)中，必須采取一些特殊的措施。
因此，本發(fā)明的目的是提出一種在數(shù)據(jù)處理系統(tǒng)內(nèi)有選擇(根據(jù)狀態(tài))的系統(tǒng)初始化和復(fù)位的解決方案。
為此，本發(fā)明公開了一種自保護(hù)數(shù)據(jù)處理系統(tǒng)中的一種裝置，該裝置通過(guò)將用以代表內(nèi)部處理器狀態(tài)的那些處理器的鎖存器置于初始狀態(tài)(“1”或“0”)而使系統(tǒng)初始化和復(fù)位，該裝置的特征在于安排在復(fù)位區(qū)(S、I、F)內(nèi)的這些處理器的鎖存器(SRLI……SRLV)是交錯(cuò)的初始化或復(fù)位的，在各個(gè)復(fù)位區(qū)內(nèi)部組裝一組鎖存器，這些處理器的鎖存器必須根據(jù)系統(tǒng)初始化或復(fù)位的原因(如開機(jī))在系統(tǒng)重新啟動(dòng)之前予以初始化或復(fù)位，這些復(fù)位區(qū)是串聯(lián)的。
上面描述的這些特點(diǎn)產(chǎn)生了有效管理一個(gè)電子數(shù)據(jù)處理系統(tǒng)的系統(tǒng)初始化或復(fù)位的優(yōu)點(diǎn)。
通過(guò)參閱以下附圖有助于完全理解本發(fā)明

圖1表示一種數(shù)據(jù)處理系統(tǒng)的一般結(jié)構(gòu)的示意性方框圖，這種數(shù)據(jù)處理系統(tǒng)構(gòu)成了本發(fā)明的周圍環(huán)境。
圖2是這種復(fù)位結(jié)構(gòu)的操作框圖;
圖3和圖4是根據(jù)本發(fā)明的系統(tǒng)初始化和復(fù)位所需電路的框圖;
圖5是為實(shí)現(xiàn)系統(tǒng)初始化和復(fù)位對(duì)圖3和圖4的裝置進(jìn)行控制的信號(hào)脈沖圖。
現(xiàn)參照?qǐng)D1，圖1是具有各種復(fù)雜部件的一個(gè)常規(guī)的數(shù)據(jù)處理系統(tǒng)的框圖，這些部件是由總線互連的。如圖所示，這里沒(méi)有可以支持處理單元(PU)1的用來(lái)處理接通電源的順序、程序裝入、或者錯(cuò)誤記錄、分析和恢復(fù)的專用服務(wù)處理器。處理器總線10將中央控制部件，即處理單元1經(jīng)過(guò)高速緩沖/主存貯器控制器(CacheCTL/ST-CTL)3和5以及主存貯器總線(MM-bus)13連接到主存貯器(MM)4。處理器總線10還將處理器連接到選擇浮點(diǎn)處理器8以及至少還連接一個(gè)I/O總線適配器7。I/O總線適配器7將處理器總線10經(jīng)過(guò)I/O總線連接到各種I/O裝置和其它部件(如通信適配器等)。I/O總線適配器7還被指定將各種控制監(jiān)測(cè)部件與該系統(tǒng)連接，該控制監(jiān)測(cè)部件諸如用戶工程盤(CE-P)。電池操作時(shí)間的日時(shí)鐘(TOD)、只讀存貯器(ROM)、操作員盤(PAN)、電源控制器(PWR-CTL)或兩個(gè)輔助裝置(SUPPL)。存放控制程序的控制存貯器(CNTL-ST)2經(jīng)過(guò)獨(dú)立的控制存貯器總線11連接到處理單元(PU)1。
系統(tǒng)時(shí)鐘的產(chǎn)生和分配均集中在時(shí)鐘芯片(CLCK)6上進(jìn)行，該時(shí)鐘芯片6具有多條連線，幾乎與所有的系統(tǒng)部件相連接。作為一個(gè)例子，下面描述的三個(gè)初始化/復(fù)位區(qū)是限定在處理單元1中的。當(dāng)然，也可以采用任何其他的有理由的復(fù)位區(qū)的個(gè)數(shù)。下面所描述的復(fù)位概念中是假設(shè)三個(gè)鏈?zhǔn)揭莆患拇嫫麈i存器(存貯元件)的區(qū)，這些鎖存器根據(jù)電平檢測(cè)掃描設(shè)計(jì)規(guī)則，即LSSD規(guī)則(levelsensitivescandesignrules)用于實(shí)現(xiàn)這一系統(tǒng)設(shè)計(jì)。移位寄存器存貯器靠閃動(dòng)或波動(dòng)復(fù)位?！半娖綑z測(cè)掃描設(shè)計(jì)規(guī)則在E.B.Aichelberger的論文“AlogicdesignStructureforLSItestability”中已予以描述，該文刊登在“ProceedingsoftheDesignAutomationConference”No.14，20-22，1977年7月，路易斯安那州，新奧爾良市，第462-468頁(yè)。
三個(gè)復(fù)位區(qū)定義如下S區(qū)(接通電源復(fù)位區(qū))包括除了用以形成存貯陣的那些存貯單元以外該系統(tǒng)的全部移位寄存器鎖存器(SRL)。
工區(qū)(系統(tǒng)復(fù)位區(qū))包括用作指示鎖存器(檢查指示器)的全部移位寄存器鎖存器。但是，部分維護(hù)和/或服務(wù)電路的鎖存器不包括在內(nèi)。例如，處理單元(PU)芯片1的微指令地址比較寄存器和各自的停止電路不復(fù)位。這樣就提供了在一些條件裝入那些寄存器的情況校驗(yàn)和檢查系統(tǒng)在一些條件下復(fù)位功能的機(jī)會(huì)。
下面列舉一些由用戶人工調(diào)動(dòng)的使系統(tǒng)強(qiáng)制復(fù)位操作的功能初始微代碼裝入(InitialMicroCodeLoading(IML))，系統(tǒng)復(fù)位(有/無(wú)存貯器清零)和系統(tǒng)程序脫機(jī)(有/無(wú)存貯器和初始程序裝入(IPL)的清除)。
F區(qū)集裝的各功能鎖存器(校驗(yàn)復(fù)位區(qū))。這個(gè)區(qū)只包括處理單元(PU)的移位寄存器鎖存器(SRL)，這些鎖存器必須在處理單元(PU)為執(zhí)行錯(cuò)誤處理微程序而重新起動(dòng)之前復(fù)位成無(wú)錯(cuò)誤狀態(tài)。
為了避免處理單元不受控的處理或不受時(shí)間表約束的動(dòng)作，必須根據(jù)存放在校驗(yàn)電路或校驗(yàn)器中的校驗(yàn)信息進(jìn)行自保護(hù)(非校驗(yàn)終止優(yōu)先)，這是一種“始終熱校驗(yàn)”原理。由于一些處理器部件的有選擇地復(fù)位，則要求特定的微程序的一次新的起動(dòng)，形成“錯(cuò)誤映象”的錯(cuò)誤指示器和錯(cuò)誤狀態(tài)(errorstati)繼續(xù)保持復(fù)位操作，并且可由接下去的微程序存取和處理，這一微程序也受該校驗(yàn)裝置的保護(hù)。
圖3中所示的復(fù)位控制器20位于時(shí)鐘芯片6上，所有的復(fù)位請(qǐng)求線(RRL)與復(fù)位控制器20相接，在該線上的各個(gè)信號(hào)可使整個(gè)系統(tǒng)或部分系統(tǒng)初始化或復(fù)位。圖3左側(cè)從上到下的信號(hào)分別是“電源接通復(fù)位”信號(hào)(POR)、“初始微程序裝入”信號(hào)(IML)、“系統(tǒng)復(fù)位清零”信號(hào)(SRC)、“系統(tǒng)復(fù)位正?！毙盘?hào)(SRN)、“裝入清零”信號(hào)(LC)、“裝入正?！毙盘?hào)(LN)和“校驗(yàn)復(fù)位”信號(hào)(CHR)。這些信號(hào)將在下文予以詳細(xì)解釋。
圖2所示的復(fù)位操作是系統(tǒng)特定的并根據(jù)硬件設(shè)計(jì)和結(jié)構(gòu)要求而制定的。
復(fù)位操作順序是根據(jù)一個(gè)數(shù)據(jù)處理系統(tǒng)內(nèi)的硬件和邏輯區(qū)上其清零效應(yīng)的深度以某一順序安排的。最重要的清除動(dòng)作(電源接通復(fù)位)可以認(rèn)為是由一系列單一的復(fù)位動(dòng)作所支持的總動(dòng)作，其它的復(fù)位動(dòng)作涉及到該邏輯總量中很少部分，這意味著許多信息保持其初始的狀態(tài)。
“系統(tǒng)復(fù)位清零”信號(hào)(SRC)、“系統(tǒng)復(fù)位正?！毙盘?hào)(SRN)、“裝入清除”信號(hào)(LC)和“負(fù)載正?！毙盘?hào)(LM)導(dǎo)致I區(qū)和F區(qū)鎖存器的復(fù)位。
“校驗(yàn)復(fù)位”信號(hào)(CHR)使F區(qū)的鎖存器復(fù)位。
為了遙控起見(jiàn)，各給定的復(fù)位功能可以通過(guò)單元支持接口(USI)進(jìn)行交替地起動(dòng)。
復(fù)位控制器20有一組輸出線21～24，用以將各種控制信號(hào)傳送給處理器芯片1、浮點(diǎn)處理器8、存貯控制器5和包括在計(jì)算機(jī)系統(tǒng)內(nèi)的其它各個(gè)芯片，圖1表示出這樣一個(gè)計(jì)算機(jī)系統(tǒng)的例子。
輸出線21用于將并行三比特的復(fù)位條件信息傳送給處理器芯片1，輸出線22和23把共用時(shí)鐘信號(hào)、移位時(shí)鐘A(SCLA)和移位時(shí)鐘B(SCLB)分配給各芯片。移位時(shí)鐘A控制主鎖存器，移位時(shí)鐘B控制鏈?zhǔn)揭莆患拇嫫麈i存器(SRL)的從鎖存器。
復(fù)位區(qū)還由雙線線路24控制，它將復(fù)位控制器20連接到除了處理器芯片1以外的其它芯片上。這兩條線的四種不同的狀態(tài)足以選擇三個(gè)給定的復(fù)位區(qū)(S區(qū)、I區(qū)、F區(qū);I區(qū)、F區(qū);單獨(dú)F區(qū))和指示“無(wú)復(fù)位”狀態(tài)。輸出線21包括三條線，因此可以表示八種不同狀態(tài)。其中有七個(gè)不同的復(fù)位原因和一個(gè)“無(wú)復(fù)位”狀態(tài)。這七種復(fù)位狀態(tài)以兩種方式使用(1)除了雙線的輸出線24以外它們指定三個(gè)復(fù)位區(qū)，(2)它們?cè)敿?xì)提供復(fù)位的原因。復(fù)位原因表示在稱之為復(fù)位指示器的鎖存器內(nèi)，這些鎖存器只能由錯(cuò)誤處理子程序的微指令進(jìn)行檢測(cè)(讀出)和復(fù)位。存放在所有復(fù)位指示器的鎖存器中的信息可對(duì)系統(tǒng)復(fù)位的原因進(jìn)行詳細(xì)的分析，以后可以用于在計(jì)算機(jī)系流重新起動(dòng)之后控制該微程序。
輸出線21僅連接到這樣一片芯片，該芯片提供的邏輯電路要求由微指令存取復(fù)位信息，在這一特定的情況下該芯片就是處理單元(PU)芯片。
時(shí)鐘芯片6內(nèi)的復(fù)位控制器20還由校驗(yàn)復(fù)位信號(hào)控制，由錯(cuò)誤芯片起動(dòng)。校驗(yàn)復(fù)位信號(hào)經(jīng)過(guò)停止線14傳送，其詳細(xì)情況在歐洲專利申請(qǐng)88108138.4中已予描述。
表
上表給出了關(guān)于各種比特組合方式的形成在線21上傳送的三比特復(fù)位條件碼，在線24上傳送的兩比特區(qū)復(fù)位碼的比特組合以及取決于通過(guò)各條RRL線饋送到復(fù)位控制器20上的輸入信號(hào)而被復(fù)位的各個(gè)區(qū)的全面情況。
如圖4所示，線24上直接解碼的各個(gè)信號(hào)在接收側(cè)被用于將移位時(shí)鐘A(SCLA)連接到各復(fù)位區(qū)F、IS的移位寄存器的鎖存器SRLI……SRLm，SRLl……SRLt，SRLl……SRLv的主鎖存器上。而移位時(shí)鐘B(SCLB)永久地連接到移位寄存器鎖存器的各從屬鎖存器上，線24上的SIF復(fù)位比特的解碼由與門31、33、34和或門32進(jìn)行，例如，當(dāng)唯有復(fù)位區(qū)F必須復(fù)位時(shí)，SIF復(fù)位比特組合“01”必須加在線24上。線24上的反向比特組合也與一串行數(shù)據(jù)輸入一起饋給與門30。與門30的輸出信號(hào)在任何情況下都是二進(jìn)制0，但是，一種代碼組合“00”表示無(wú)復(fù)位條件除外，這一點(diǎn)是可以從表中看出來(lái)的。由于SRL鏈35的輸入和移位時(shí)鐘A和B的脈沖都是二進(jìn)制0，從而，二進(jìn)制0通過(guò)移位寄存器鏈35的復(fù)位區(qū)F的所有級(jí)傳送，所以使所有級(jí)復(fù)位為0。
在F區(qū)以外傳送是不可能的，因?yàn)橹挥袧M足與門31的符合條件，則移位時(shí)鐘A才只經(jīng)過(guò)線22a傳送到F區(qū)的主鎖存器。
當(dāng)復(fù)位區(qū)F和I要復(fù)位時(shí)，例如在“裝入正常”的情況下(SIF復(fù)位碼為“10”)，加上啟動(dòng)與門33，則移位時(shí)鐘A的脈沖經(jīng)過(guò)線22b傳送給I區(qū)的主鎖存器。二進(jìn)制0通過(guò)F區(qū)，再繼續(xù)通過(guò)I區(qū)的各鎖存器傳送。
在“電源接通復(fù)位”(SIF復(fù)位碼為“11”)的情況下，所有三個(gè)與門31、33和34都被啟動(dòng)，移位時(shí)鐘A的脈沖通過(guò)線22a、22b和22c傳送到移位寄存器鏈35的所有主鎖存器。
于是二進(jìn)制0通過(guò)寄存器鏈傳送，直到到達(dá)其末端為止。
圖5中所示的脈沖圖和使移位寄存器鏈35的鎖存器復(fù)位的過(guò)程可以更詳細(xì)地看出該系統(tǒng)是怎樣工作的。圖5上部前兩行表示加在主鎖存器的移位時(shí)鐘A的脈沖，和加在移位寄存器鏈35內(nèi)的移位寄存器鎖存器的從屬鎖存器的移位時(shí)鐘B的脈沖。
第三行表示有一個(gè)復(fù)位請(qǐng)求(例如“系統(tǒng)復(fù)位清除(SRC)”)到述“復(fù)位請(qǐng)求”線RRL上的狀態(tài)。如第四行所示，用下一個(gè)移位時(shí)鐘A的前沿，開啟復(fù)位指示器鎖存器。同樣加在移位寄存器鎖存器上的、未表示出的功能時(shí)鐘將在下一個(gè)移位時(shí)鐘B的前沿到來(lái)時(shí)停止，如第五行所示。
線21上的復(fù)位條件碼和線24上的SIF復(fù)位碼將在下一個(gè)移位時(shí)鐘B的前沿到來(lái)時(shí)，如第六和七行所示。在電路時(shí)延所產(chǎn)生的固有延時(shí)之后，選擇復(fù)位區(qū)I和F的信號(hào)有效，如圖5的第八和九行所示，以及強(qiáng)制使移位寄存器鏈35的輸入端信號(hào)為0，如第十行所示。
第十一行表示移位時(shí)鐘A的選通脈沖在線22a和22b上有效。
圖5的下面部分表示通過(guò)構(gòu)成本例的移位寄存器鏈的鎖存器LT1～LT2048的O傳送情況。在每個(gè)移位寄存器級(jí)中，0從其主鎖存器M傳送到其從鎖存器S。在此傳送的末端，所有的鎖存器或級(jí)都復(fù)位為0。
一個(gè)給定系統(tǒng)中的復(fù)位鏈的最大長(zhǎng)度決定了位于復(fù)位控制器20中的計(jì)數(shù)器40的最大計(jì)數(shù)值。該計(jì)數(shù)器以接近移位時(shí)鐘脈沖的關(guān)系增加，其計(jì)數(shù)值傳送給比較器38。寄存器39用來(lái)存放等于用以構(gòu)成一個(gè)鏈的移位寄存器級(jí)數(shù)的優(yōu)選值的或選定值，在本例中等于2048。比較器38檢測(cè)當(dāng)計(jì)數(shù)器40的實(shí)際計(jì)數(shù)等于該鏈的這個(gè)優(yōu)選的最大長(zhǎng)度值時(shí)的情況，該值已存放在寄存器39內(nèi)。此時(shí)比較器38的輸出信號(hào)從二進(jìn)制1變?yōu)?，因而傳輸門36a和b不再在22x和22y上傳輸SIF解碼(解碼0＝無(wú)復(fù)位)。這就結(jié)束0的傳送。
如果該最大計(jì)數(shù)比該鏈的鎖存器數(shù)小，則二進(jìn)制0的傳送在到達(dá)該鏈末端之前就要停止，留下一些未確定狀態(tài)的鎖存器。而較大的計(jì)數(shù)無(wú)有害影響，因?yàn)镺的傳送在該鏈末端處停止。
根據(jù)該處理器電路的邏輯設(shè)計(jì)，在該鏈內(nèi)的某個(gè)個(gè)別的鎖存器的復(fù)位狀態(tài)必須假設(shè)為反相形式，這就意味著二進(jìn)制1。這些特定的鎖存器在其各的輸入端和輸出端都需要一個(gè)反向器級(jí)(雙反相)。另一種較經(jīng)濟(jì)和解決方案是在隨后的移位寄在器級(jí)要求零復(fù)位狀態(tài)時(shí)簡(jiǎn)單地使用了前一個(gè)鎖存器和該各別鎖存器的“非Q”輸出端。
進(jìn)一步如圖4所示，與門30產(chǎn)生二進(jìn)制0以供傳送。每當(dāng)線24上的SIF復(fù)位碼的比特都不是0時(shí)，在鏈35的輸入端D1處強(qiáng)制為二進(jìn)制0，這與串行數(shù)據(jù)輸入線22Z上被提供的什么電平無(wú)關(guān)，所述的線22Z在非復(fù)位狀態(tài)下將串行數(shù)行數(shù)據(jù)送到該鏈輸入端D1。
權(quán)利要求
1.一種用于自保護(hù)數(shù)據(jù)處理系統(tǒng)中使系統(tǒng)初始化和復(fù)位的裝置，該裝置通過(guò)將代表內(nèi)部處理器狀態(tài)的各處理器鎖存器的狀態(tài)置為一種初始狀態(tài)(“1”或“0”)來(lái)使該系統(tǒng)初始化和復(fù)位，其特征在于使安排在各個(gè)區(qū)(S，I，F(xiàn))中的各處理的鎖存器(SRL1、……SRLv)交錯(cuò)地初始化或復(fù)位，其中每一個(gè)區(qū)都裝配一組鎖存器，并且這些鎖存器必須在處理器啟動(dòng)之前根據(jù)該系統(tǒng)初始化或復(fù)位的原因，諸如電源接通進(jìn)行初始化或復(fù)位，這些復(fù)位區(qū)是串聯(lián)的。
2.根據(jù)權(quán)利要求1所述的裝置，其特征在于復(fù)位區(qū)組(S、I、F)的處理器鎖存器被連接以構(gòu)成一個(gè)移位寄存器，該復(fù)位區(qū)移位寄存器是鏈接在一起的，并受復(fù)位控制器(20)和邏輯門(30-34)控制，根據(jù)原因(復(fù)位請(qǐng)求)產(chǎn)生控制各種信號(hào)(復(fù)位條件比特、SIF復(fù)位比特、移位時(shí)鐘(SCL)A、移位時(shí)鐘(SCL)B)，以便通過(guò)F區(qū)、F區(qū)加工區(qū)、或F區(qū)加工區(qū)加S區(qū)傳送“0”使F區(qū)、F區(qū)加工區(qū)、F區(qū)加工區(qū)加S區(qū)的處理器鎖存器復(fù)位。
3.根據(jù)權(quán)利要求1或2所述的裝置，其特征在于每個(gè)單獨(dú)的移位寄存器(如SRLI)包括具有一個(gè)數(shù)據(jù)輸入端D1和一個(gè)接收主移位時(shí)鐘(移位時(shí)鐘(SCL))A的輸入端(SCM1)的主鎖存器和具有一個(gè)內(nèi)部連接到前面主鎖存器的輸出端的數(shù)據(jù)輸入端和用以接收從屬移位時(shí)鐘(SCL)B的一個(gè)輸入端的從屬鎖存器，從鎖存器的輸出端連接到下一個(gè)移位寄存器級(jí)(例如SRL2)的主鎖存器的數(shù)據(jù)輸入端，因此構(gòu)成一個(gè)通過(guò)經(jīng)邏輯門31-34送主移位時(shí)鐘的移位寄存器，并通過(guò)對(duì)SIF復(fù)位比特解碼，以使該移位寄存器的一個(gè)所選區(qū)復(fù)位，而從屬移位時(shí)鐘是直接施加的。
4.根據(jù)權(quán)利要求1至3中任一項(xiàng)所述的裝置，其特征在于要求“1”初始化或復(fù)位的那些移位寄存器級(jí)都具有一個(gè)反相器級(jí)，這些反相器以互連在它們自己與在它們前面的移位寄存器級(jí)，以及它們自己與在它們后面連接著的移位寄存器級(jí)之間。
5.根據(jù)權(quán)利要求1至3中任一項(xiàng)所述的裝置，其特征在于要求“1”初始化或復(fù)位的那些移位寄存器級(jí)具有其與前面的移位寄存器級(jí)的從屬鎖存器的反相輸出端(Q)的主鎖存器輸入端，和連接到后面接著的移位寄存器級(jí)的輸入端的從屬鎖存器的反相輸出端(Q)。
6.根據(jù)權(quán)利要求1至5中任一項(xiàng)所述的裝置，其特征在于用于初始化或復(fù)位而被訪問(wèn)的移位寄存器級(jí)的最大值是由其計(jì)數(shù)器(40)的一個(gè)預(yù)定計(jì)數(shù)值確定的，當(dāng)?shù)竭_(dá)該預(yù)定計(jì)數(shù)值時(shí)，將SlF復(fù)位線(22X、22y)和復(fù)位線上的有效復(fù)位模式轉(zhuǎn)換到無(wú)效狀態(tài)(無(wú)復(fù)位映象“00”或“000”)，因此，確定經(jīng)過(guò)一個(gè)或多個(gè)連續(xù)的復(fù)位區(qū)(S、I、F)傳送0的長(zhǎng)度。
全文摘要
計(jì)算機(jī)系統(tǒng)在處理器啟動(dòng)之前，為使代表內(nèi)部處理器狀態(tài)的各個(gè)處理的鎖存器初始化和復(fù)位必須只抹掉該計(jì)算機(jī)系統(tǒng)接下去繼續(xù)操作所不需要的那些信息，例如處理或記錄錯(cuò)誤數(shù)據(jù)。規(guī)定一個(gè)或多個(gè)以交錯(cuò)方式初始化或復(fù)位的復(fù)位區(qū)，在該區(qū)的每個(gè)區(qū)內(nèi)組裝一組鎖存器，這些鎖存器根據(jù)該系統(tǒng)初始化或復(fù)位的原因如接通電源進(jìn)行初始化或復(fù)位。連接復(fù)位區(qū)內(nèi)的鎖存器構(gòu)成移位寄存器，這些移位寄存器通過(guò)要復(fù)位的區(qū)內(nèi)全部鎖存器傳送二進(jìn)制O進(jìn)行初始化或復(fù)位。
文檔編號(hào)G06F11/14GK1040691SQ8910666
公開日1990年3月21日 申請(qǐng)日期1989年8月26日 優(yōu)先權(quán)日1988年8月27日
發(fā)明者迪厄里克·威爾海姆·勃克, 彼得·恩門·曼納茲, 彼得·恩門·魯?shù)婪? 海爾曼·恩門·舒爾茨-舒耶林 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司