本發(fā)明涉及高速串行總線，特別涉及一種用于處理mipi?d-phy接收端信號(hào)延時(shí)差異的方法。

背景技術(shù)：

1、mipi?d-phy接口是一種數(shù)字串行接口技術(shù)，用于連接移動(dòng)設(shè)備中的顯示器和攝像頭。d-phy支持將數(shù)據(jù)分配到多條數(shù)據(jù)通道同時(shí)傳輸，如圖1和圖2所示，但這就會(huì)導(dǎo)致每條數(shù)據(jù)通道的延時(shí)有差異，dphy中每條數(shù)據(jù)通道接收端接收到數(shù)據(jù)的時(shí)間也會(huì)有差異，如果不經(jīng)過處理，就有可能導(dǎo)致解析到的數(shù)據(jù)錯(cuò)位。因?yàn)樾枰跀?shù)據(jù)接收端設(shè)計(jì)一個(gè)對(duì)延時(shí)差異進(jìn)行處理的結(jié)構(gòu)。

技術(shù)實(shí)現(xiàn)思路

1、本發(fā)明的目的在于提供一種用于處理mipi?d-phy接收端信號(hào)延時(shí)差異的方法，以解決背景技術(shù)中的問題。

2、為解決上述技術(shù)問題，本發(fā)明提供了一種用于處理mipi?d-phy接收端信號(hào)延時(shí)差異的方法，包括：

3、在mipi?d-phy中每條數(shù)據(jù)通道接收端ppi之后放置一個(gè)fifo；

4、分別用rxsynchs信號(hào)進(jìn)行復(fù)位，并分別用rxvalidhs信號(hào)作為數(shù)據(jù)寫入fifo的條件。

5、在一種實(shí)施方式中，當(dāng)所有使用的數(shù)據(jù)通道都收到rxsynchs信號(hào)之后，所有的fifo同時(shí)開始讀數(shù)據(jù)，保證每個(gè)數(shù)據(jù)通道收到的第一個(gè)數(shù)據(jù)是同時(shí)被處理的，先收到數(shù)據(jù)的通道需要等到最晚收到數(shù)據(jù)的通道也收到數(shù)據(jù)，才開始處理。

6、在一種實(shí)施方式中，所述fifo的深度通過各數(shù)據(jù)通道中數(shù)據(jù)的最大延遲來衡量決定。

7、在一種實(shí)施方式中，在各數(shù)據(jù)通道收到數(shù)據(jù)的時(shí)間沒有差異時(shí)，不會(huì)增加整個(gè)鏈路的傳輸延時(shí)；收到數(shù)據(jù)的時(shí)間差異越大，增加的鏈路延時(shí)越大。

8、在一種實(shí)施方式中，所述方法適用于除mipi?d-phy接收端外的其它任何各個(gè)數(shù)據(jù)流之間存在延時(shí)差異的接收端。

9、本發(fā)明提供的一種用于處理mipi?d-phy接收端信號(hào)延時(shí)差異的方法，可以解決d-phy各數(shù)據(jù)通道收到數(shù)據(jù)的時(shí)間有差異的問題，電路簡單，使用方便，易于推廣和應(yīng)用。本申請能夠有效解決mipi?d-phy接口在數(shù)據(jù)傳輸中存在的延遲問題，提高了其可靠性和穩(wěn)定性，具有較大的市場潛力和應(yīng)用價(jià)值。

技術(shù)特征：

1.一種用于處理mipi?d-phy接收端信號(hào)延時(shí)差異的方法，其特征在于，包括：

2.如權(quán)利要求1所述的用于處理mipi?d-phy接收端信號(hào)延時(shí)差異的方法，其特征在于，所述fifo的深度通過各數(shù)據(jù)通道中數(shù)據(jù)的最大延遲來衡量決定。

3.如權(quán)利要求1所述的用于處理mipi?d-phy接收端信號(hào)延時(shí)差異的方法，其特征在于，在各數(shù)據(jù)通道收到數(shù)據(jù)的時(shí)間沒有差異時(shí)，不會(huì)增加整個(gè)鏈路的傳輸延時(shí)；收到數(shù)據(jù)的時(shí)間差異越大，增加的鏈路延時(shí)越大。

4.如權(quán)利要求1所述的用于處理mipi?d-phy接收端信號(hào)延時(shí)差異的方法，其特征在于，所述方法適用于除mipi?d-phy接收端外的其它任何各個(gè)數(shù)據(jù)流之間存在延時(shí)差異的接收端。

技術(shù)總結(jié)
本發(fā)明公開一種用于處理MIPI?D?PHY接收端信號(hào)延時(shí)差異的方法，屬于高速串行總線領(lǐng)域。在MIPI?D?PHY中每條數(shù)據(jù)通道接收端PPI之后放置一個(gè)FIFO；分別用RxSyncHs信號(hào)進(jìn)行復(fù)位，并分別用RxValidHs信號(hào)作為數(shù)據(jù)寫入FIFO的條件。本申請能夠有效解決MIPI?D?PHY接口在數(shù)據(jù)傳輸中存在的延遲問題，提高了其可靠性和穩(wěn)定性，具有較大的市場潛力和應(yīng)用價(jià)值。

技術(shù)研發(fā)人員：趙博雅,徐植
受保護(hù)的技術(shù)使用者：上海芯熾科技集團(tuán)有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/1/9