本文涉及fpga技術(shù)，尤指一種fpga綜合工具性能的校驗(yàn)方法、裝置及可讀存儲(chǔ)介質(zhì)。

背景技術(shù)：

1、可編程陣列邏輯（field?programmable?gate?array，fpga）的設(shè)計(jì)流程主要包括設(shè)計(jì)輸入、綜合優(yōu)化、布局和布線等流程，其中綜合步驟至關(guān)重要。因此，高質(zhì)量的fpga綜合工具在保障fpga的推廣應(yīng)用及市場競爭力方面具有不可或缺的重要作用，相應(yīng)的，如何對(duì)fpga綜合工具的性能進(jìn)行校驗(yàn)就變得十分重要。

2、相關(guān)技術(shù)中，校驗(yàn)fpga綜合工具性能的往往需要采用引入性能優(yōu)越的參考fpga綜合工具，然后利用參考fpga綜合工具的性能表現(xiàn)以校驗(yàn)fpga綜合工具的性能。

3、然而，這種方式需要引入新的fpga綜合工具，因此操作局限性操作十分繁瑣。

技術(shù)實(shí)現(xiàn)思路

1、本申請(qǐng)?zhí)峁┝艘环Nfpga綜合工具性能的校驗(yàn)方法、裝置及可讀存儲(chǔ)介質(zhì)，能夠簡單、快捷地對(duì)fpga綜合工具的性能進(jìn)行校驗(yàn)。

2、第一方面，本申請(qǐng)?zhí)峁┝艘环Nfpga綜合工具性能的校驗(yàn)方法，

3、所述校驗(yàn)方法包括：

4、獲取測試器件中資源的擁有情況，并根據(jù)所述資源的擁有情況獲取測試用例以得到測試用例集合；

5、基于所述測試用例集合中的測試用例在所述測試器件上針對(duì)待測試fpga綜合工具進(jìn)行以下至少之一校驗(yàn)：

6、在不同內(nèi)存限制下對(duì)所述測試用例執(zhí)行綜合流程以校驗(yàn)所述待測試fpga綜合工具的運(yùn)行穩(wěn)定性能；從所述測試用例的不同層次執(zhí)行綜合流程以校驗(yàn)所述待測試fpga綜合工具的資源優(yōu)化性能；從所述測試用例的不同層次執(zhí)行綜合流程以校驗(yàn)所述待測試fpga綜合工具的時(shí)序處理性能；以不同方式對(duì)所述測試用例執(zhí)行綜合流程以校驗(yàn)所述待測試fpga綜合工具的資源平衡性能。

7、第二方面，本申請(qǐng)?zhí)峁┝艘环Nfpga綜合工具性能的校驗(yàn)裝置，包括：存儲(chǔ)器和處理器，所述存儲(chǔ)器用于保存可執(zhí)行程序；

8、所述處理器用于讀取執(zhí)行所述可執(zhí)行程序，以實(shí)現(xiàn)如上所述的fpga綜合工具性能的校驗(yàn)方法。

9、第三方面，本申請(qǐng)?zhí)峁┝艘环Nfpga綜合工具性能的校驗(yàn)，所述存計(jì)算機(jī)可讀儲(chǔ)介質(zhì)上存儲(chǔ)有計(jì)算機(jī)可執(zhí)行命令，所述計(jì)算機(jī)可執(zhí)行命令用于執(zhí)行如上所述的fpga綜合工具性能的校驗(yàn)方法。

10、與相關(guān)技術(shù)相比，本申請(qǐng)實(shí)施例獲取測試器件中資源的擁有情況，并根據(jù)所述資源的擁有情況獲取測試用例以得到測試用例集合；基于所述測試用例集合中的測試用例在所述測試器件上針對(duì)待測試fpga綜合工具進(jìn)行以下至少之一校驗(yàn)：在不同內(nèi)存限制下對(duì)所述測試用例執(zhí)行綜合流程以校驗(yàn)所述待測試fpga綜合工具的運(yùn)行穩(wěn)定性能；從所述測試用例的不同層次執(zhí)行綜合流程以校驗(yàn)所述待測試fpga綜合工具的資源優(yōu)化性能；從所述測試用例的不同層次執(zhí)行綜合流程以校驗(yàn)所述待測試fpga綜合工具的時(shí)序處理性能；以不同方式對(duì)所述測試用例執(zhí)行綜合流程以校驗(yàn)所述待測試fpga綜合工具的資源平衡性能。本申請(qǐng)實(shí)施例從fpga綜合工具的性能入手為校驗(yàn)fpga綜合工具提供了不同的校驗(yàn)方式，避免了額外fpga綜合工具的引入，從而以簡單、快捷的方式實(shí)現(xiàn)了fpga綜合工具性能的校驗(yàn)。

11、本申請(qǐng)的其它特征和優(yōu)點(diǎn)將在隨后的說明書中闡述，并且，部分地從說明書中變得顯而易見，或者通過實(shí)施本申請(qǐng)而了解。本申請(qǐng)的其他優(yōu)點(diǎn)可通過在說明書以及附圖中所描述的方案來實(shí)現(xiàn)和獲得。

技術(shù)特征：

1.一種fpga綜合工具性能的校驗(yàn)方法，其特征在于，所述校驗(yàn)方法包括：

2.根據(jù)權(quán)利要求1所述的校驗(yàn)方法，其特征在于，當(dāng)針對(duì)所述待測試fpga綜合工具進(jìn)行的校驗(yàn)包括：以不同方式對(duì)所述測試用例執(zhí)行綜合流程以校驗(yàn)所述待測試fpga綜合工具的資源平衡性能，所述以不同方式對(duì)所述測試用例執(zhí)行綜合流程以校驗(yàn)所述待測試fpga綜合工具的資源平衡性能，包括：

3.根據(jù)權(quán)利要求2所述的校驗(yàn)方法，其特征在于，所述測試用例包括：一個(gè)頂層模塊和至少一個(gè)子模塊，所述第一用例信息包括：每個(gè)原語在所述測試用例中的模塊所屬信息；

4.根據(jù)權(quán)利要求3所述的校驗(yàn)方法，其特征在于，所述第一用例信息還包括：資源信息source1和時(shí)序信息fmax1；所述第二用例信息包括：資源信息source2和時(shí)序信息fmax2；

5.根據(jù)權(quán)利要求4所述的校驗(yàn)方法，其特征在于，所述利用比較規(guī)則比較獲得的第二用例信息和所述第一用例信息，以得到所述待測試fpga綜合工具對(duì)在當(dāng)前原語平衡方案下的測試用例執(zhí)行綜合流程的資源平衡性能評(píng)價(jià)結(jié)果，并基于獲得的資源平衡性能評(píng)價(jià)結(jié)果更新所述比較規(guī)則，包括：

6.根據(jù)權(quán)利要求1所述的校驗(yàn)方法，其特征在于，當(dāng)針對(duì)所述待測試fpga綜合工具進(jìn)行的校驗(yàn)包括：在不同內(nèi)存限制下對(duì)所述測試用例執(zhí)行綜合流程以校驗(yàn)所述待測試fpga綜合工具的運(yùn)行穩(wěn)定性能，所述在不同內(nèi)存限制下對(duì)所述測試用例執(zhí)行綜合流程以校驗(yàn)所述待測試fpga綜合工具的運(yùn)行穩(wěn)定性能，包括：

7.根據(jù)權(quán)利要求1所述的校驗(yàn)方法，其特征在于，當(dāng)針對(duì)所述待測試fpga綜合工具進(jìn)行的校驗(yàn)包括：從所述測試用例的不同層次執(zhí)行綜合流程以校驗(yàn)所述待測試fpga綜合工具的資源優(yōu)化性能，所述從所述測試用例的不同層次執(zhí)行綜合流程以校驗(yàn)所述待測試fpga綜合工具的資源優(yōu)化性能，包括：

8.根據(jù)權(quán)利要求1所述的校驗(yàn)方法，其特征在于，當(dāng)針對(duì)所述待測試fpga綜合工具進(jìn)行的校驗(yàn)包括：從所述測試用例的不同層次執(zhí)行綜合流程以校驗(yàn)所述待測試fpga綜合工具的時(shí)序處理性能，所述從所述測試用例的不同層次執(zhí)行綜合流程以校驗(yàn)所述待測試fpga綜合工具的時(shí)序處理性能，包括：

9.一種fpga綜合工具性能的校驗(yàn)裝置，其特征在于，包括：存儲(chǔ)器和處理器，所述存儲(chǔ)器用于保存可執(zhí)行程序；

10.一種可讀存儲(chǔ)介質(zhì)，其特征在于，所述可讀存儲(chǔ)介質(zhì)上存儲(chǔ)有計(jì)算機(jī)可執(zhí)行命令，所述計(jì)算機(jī)可執(zhí)行命令用于執(zhí)行如權(quán)利要求1-8任一項(xiàng)所述的fpga綜合工具性能的校驗(yàn)方法。

技術(shù)總結(jié)
一種FPGA綜合工具性能的校驗(yàn)方法、裝置及可讀存儲(chǔ)介質(zhì)，校驗(yàn)方法包括：獲取測試器件中資源的擁有情況，并根據(jù)資源的擁有情況獲取測試用例以得到測試用例集合；基于測試用例集合中的測試用例在測試器件上針對(duì)待測試FPGA綜合工具進(jìn)行以下至少之一校驗(yàn)：在不同內(nèi)存限制下對(duì)測試用例執(zhí)行綜合流程以校驗(yàn)運(yùn)行穩(wěn)定性能；從測試用例的不同層次執(zhí)行綜合流程以校驗(yàn)資源優(yōu)化性能；從測試用例的不同層次執(zhí)行綜合流程以校驗(yàn)時(shí)序處理性能；以不同方式對(duì)測試用例執(zhí)行綜合流程以校驗(yàn)資源平衡性能。本申請(qǐng)實(shí)施例避免了額外FPGA綜合工具的引入，從而以簡單、快捷的方式實(shí)現(xiàn)了FPGA綜合工具性能的校驗(yàn)。

技術(shù)研發(fā)人員：趙方亮,杜金鳳,孫莉莉,敦洋洋,趙井坤
受保護(hù)的技術(shù)使用者：山東高云半導(dǎo)體科技有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/1/2