一種大容量現(xiàn)場(chǎng)數(shù)據(jù)非易失存儲(chǔ)讀寫(xiě)器的制造方法
【專(zhuān)利摘要】一種大容量現(xiàn)場(chǎng)數(shù)據(jù)非易失存儲(chǔ)讀寫(xiě)器，包括一臺(tái)主機(jī)、一條SPI數(shù)據(jù)讀寫(xiě)電纜和一條電源電纜，主機(jī)外殼的一個(gè)側(cè)面設(shè)有SPI數(shù)據(jù)讀寫(xiě)插座，主機(jī)另一個(gè)側(cè)面設(shè)有電源插座；主機(jī)外殼內(nèi)部裝有一塊電路板，該電路板的電路由DSP數(shù)據(jù)處理微控制器、多路模擬切換開(kāi)關(guān)、SPI串行接口總線、64KB×8非易失存儲(chǔ)器芯片組所組成。電路板上的連接器J1與主機(jī)外殼的SPI數(shù)據(jù)讀寫(xiě)插座相連，電路板的VCC以及GND與主機(jī)外殼的電源插座相連。本實(shí)用新型可以實(shí)現(xiàn)對(duì)存儲(chǔ)器內(nèi)部單元進(jìn)行快速隨機(jī)讀寫(xiě)，系統(tǒng)無(wú)需借助電池保持?jǐn)?shù)據(jù)，掉電后所保存的數(shù)據(jù)不丟失，適合大容量現(xiàn)場(chǎng)數(shù)據(jù)的快速隨機(jī)讀寫(xiě)與保持。
【專(zhuān)利說(shuō)明】—種大容量現(xiàn)場(chǎng)數(shù)據(jù)非易失存儲(chǔ)讀寫(xiě)器
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及非易失存儲(chǔ)器讀寫(xiě)領(lǐng)域，具體涉及大容量現(xiàn)場(chǎng)數(shù)據(jù)非易失存儲(chǔ)讀與器。
【背景技術(shù)】
[0002]在智能化電子產(chǎn)品的設(shè)計(jì)過(guò)程中，經(jīng)常會(huì)遇到一些重要數(shù)據(jù)的非易失性保存問(wèn)題，對(duì)大量現(xiàn)場(chǎng)數(shù)據(jù)的高效安全的存儲(chǔ)和獲取成為信息系統(tǒng)最重要的功能之一。目前在數(shù)據(jù)存儲(chǔ)領(lǐng)域主要有以下幾種方式:
[0003]一種是采用ROM存儲(chǔ)方式。ROM分為PROM和EPROM兩種，兩者區(qū)別是，PROM是一次性的，也就是數(shù)據(jù)灌入后就無(wú)法修改了，而EPROM可以多次寫(xiě)入，但必須通過(guò)專(zhuān)用設(shè)備寫(xiě)入，存儲(chǔ)數(shù)據(jù)較麻煩。
[0004]第二種是EEPROM存儲(chǔ)方式。該方式可以通過(guò)電擦除的方式多次存儲(chǔ)數(shù)據(jù)，但在使用過(guò)程中，EEPROM內(nèi)部的數(shù)據(jù)只能讀出，不可寫(xiě)入，寫(xiě)入數(shù)據(jù)需要專(zhuān)用的下載接口，無(wú)法實(shí)現(xiàn)對(duì)現(xiàn)場(chǎng)數(shù)據(jù)進(jìn)行隨意讀寫(xiě)。
[0005]第三種是FLASH存儲(chǔ)方式。該方式和EEPROM差不多，只是存儲(chǔ)的容量大，對(duì)數(shù)據(jù)的寫(xiě)入也同樣需要專(zhuān)用的下載方式才能完成，無(wú)法對(duì)數(shù)據(jù)隨意讀寫(xiě)。
[0006]第四種是RAM存儲(chǔ)方式。該方式對(duì)其內(nèi)部存儲(chǔ)地址可以進(jìn)行隨意讀寫(xiě)，而且速度很快，唯一不足的是一旦掉電，其內(nèi)部所存儲(chǔ)的數(shù)據(jù)也丟失了。
[0007]現(xiàn)有技術(shù)實(shí)現(xiàn)大容量非易失存儲(chǔ)采用的RAM加電池的方法，一旦電池沒(méi)電了，數(shù)據(jù)也就消失了，因此具有很大的不穩(wěn)定性和風(fēng)險(xiǎn)性。

【發(fā)明內(nèi)容】

[0008]本實(shí)用新型的目的在于提供一種大容量現(xiàn)場(chǎng)數(shù)據(jù)非易失存儲(chǔ)讀寫(xiě)器，該讀寫(xiě)器可以實(shí)現(xiàn)對(duì)存儲(chǔ)器內(nèi)部單元進(jìn)行快速隨機(jī)讀寫(xiě)，系統(tǒng)無(wú)需借助電池保持?jǐn)?shù)據(jù)，掉電后所保存的數(shù)據(jù)不丟失，適合大容量現(xiàn)場(chǎng)數(shù)據(jù)的快速隨機(jī)讀寫(xiě)與保持。
[0009]為了達(dá)到上述目的，本實(shí)用新型的技術(shù)方案如下:
[0010]所述的一種大容量現(xiàn)場(chǎng)數(shù)據(jù)非易失存儲(chǔ)讀寫(xiě)器，包括一臺(tái)主機(jī)、一條SPI數(shù)據(jù)讀寫(xiě)電纜和一條電源電纜。主機(jī)有一個(gè)長(zhǎng)方形扁平外殼，主機(jī)外殼的一個(gè)側(cè)面設(shè)有SPI數(shù)據(jù)讀寫(xiě)插座，該SPI數(shù)據(jù)讀寫(xiě)插座與SPI數(shù)據(jù)讀寫(xiě)電纜相連；主機(jī)另一個(gè)側(cè)面設(shè)有電源插座，該電源插座與電源電纜相連；主機(jī)外殼內(nèi)部裝有一塊電路板，該電路板的電路由DSP數(shù)據(jù)處理微控制器、多路模擬切換開(kāi)關(guān)、SPI串行接口總線、64KBX8非易失存儲(chǔ)器芯片組所組成。電路板上的連接器Jl與主機(jī)外殼的SPI數(shù)據(jù)讀寫(xiě)插座相連，電路板的VCC以及GND與主機(jī)外殼的電源插座相連。
[0011]所述的DSP數(shù)據(jù)處理微控制器即DSP控制芯片U9，DSP控制芯片U9的管腳35與多路切換模擬開(kāi)關(guān)器件UlO的管腳3相連，DSP控制芯片U9的管腳92與多路切換模擬開(kāi)關(guān)器件UlO的管腳11相連，DSP控制芯片U9的管腳93與多路切換模擬開(kāi)關(guān)器件UlO的管腳10相連，DSP控制芯片U9的管腳94與多路切換模擬開(kāi)關(guān)器件UlO的管腳9相連，DSP控制芯片U9的管腳40與非易失存儲(chǔ)芯片Ul的管腳5、非易失存儲(chǔ)芯片U2的管腳5、非易失存儲(chǔ)芯片U3的管腳5、非易失存儲(chǔ)芯片U4的管腳5、非易失存儲(chǔ)芯片U5的管腳5、非易失存儲(chǔ)芯片U6的管腳5、非易失存儲(chǔ)芯片U7的管腳5、非易失存儲(chǔ)芯片U8的管腳5相連，DSP控制芯片U9的管腳41與非易失存儲(chǔ)芯片Ul的管腳2、非易失存儲(chǔ)芯片U2的管腳2、非易失存儲(chǔ)芯片U3的管腳2、非易失存儲(chǔ)芯片U4的管腳2、非易失存儲(chǔ)芯片U5的管腳2、非易失存儲(chǔ)芯片U6的管腳2、非易失存儲(chǔ)芯片U7的管腳2、非易失存儲(chǔ)芯片U8的管腳2相連，DSP控制芯片U9的管腳34與非易失存儲(chǔ)芯片Ul的管腳6、非易失存儲(chǔ)芯片U2的管腳6、非易失存儲(chǔ)芯片U3的管腳6、非易失存儲(chǔ)芯片U4的管腳6、非易失存儲(chǔ)芯片U5的管腳6、非易失存儲(chǔ)芯片U6的管腳6、非易失存儲(chǔ)芯片U7的管腳6、非易失存儲(chǔ)芯片U8的管腳6相連。
[0012]所述的多路模擬切換開(kāi)關(guān)即多路切換模擬開(kāi)關(guān)器件U10，多路切換模擬開(kāi)關(guān)器件UlO的管腳6與地線GND相連，多路切換模擬開(kāi)關(guān)器件UlO的管腳3與DSP控制芯片U9的管腳35相連，多路切換模擬開(kāi)關(guān)器件UlO的管腳9與DSP控制芯片U9的管腳94相連，多路切換模擬開(kāi)關(guān)器件UlO的管腳10與DSP控制芯片U9的管腳93相連，多路切換模擬開(kāi)關(guān)器件UlO的管腳11與DSP控制芯片U9的管腳92相連，多路切換模擬開(kāi)關(guān)器件UlO的管腳13與Ul的管腳I相連，多路切換模擬開(kāi)關(guān)器件UlO的管腳14與非易失存儲(chǔ)芯片U2的管腳I相連，多路切換模擬開(kāi)關(guān)器件UlO的管腳15與非易失存儲(chǔ)芯片U3的管腳I相連，多路切換模擬開(kāi)關(guān)器件UlO的管腳12與非易失存儲(chǔ)芯片U4的管腳I相連，多路切換模擬開(kāi)關(guān)器件UlO的管腳I與非易失存儲(chǔ)芯片U5的管腳I相連，多路切換模擬開(kāi)關(guān)器件UlO的管腳5與非易失存儲(chǔ)芯片U2的管腳6相連，多路切換模擬開(kāi)關(guān)器件UlO的管腳2與非易失存儲(chǔ)芯片U3的管腳7相連，多路切換模擬開(kāi)關(guān)器件UlO的管腳4與非易失存儲(chǔ)芯片U4的管腳8相連。
[0013]所述的SPI串行接口總線由連接器Jl和DSP控制芯片U9組成，DSP控制芯片U9的管腳35與多路切換模擬開(kāi)關(guān)器件UlO的管腳3相連，DSP控制芯片U9的管腳40與非易失存儲(chǔ)芯片Ul的管腳5、非易失存儲(chǔ)芯片U2的管腳5、非易失存儲(chǔ)芯片U3的管腳5、非易失存儲(chǔ)芯片U4的管腳5、非易失存儲(chǔ)芯片U5的管腳5、非易失存儲(chǔ)芯片U6的管腳5、非易失存儲(chǔ)芯片U7的管腳5、非易失存儲(chǔ)芯片U8的管腳5相連，DSP控制芯片U9的管腳41與非易失存儲(chǔ)芯片Ul的管腳2、非易失存儲(chǔ)芯片U2的管腳2、非易失存儲(chǔ)芯片U3的管腳2、非易失存儲(chǔ)芯片U4的管腳2、非易失存儲(chǔ)芯片U5的管腳2、非易失存儲(chǔ)芯片U6的管腳2、非易失存儲(chǔ)芯片U7的管腳2、非易失存儲(chǔ)芯片U8的管腳2相連，DSP控制芯片U9的管腳34與非易失存儲(chǔ)芯片Ul的管腳6、非易失存儲(chǔ)芯片U2的管腳6、非易失存儲(chǔ)芯片U3的管腳6、非易失存儲(chǔ)芯片U4的管腳6、非易失存儲(chǔ)芯片U5的管腳6、非易失存儲(chǔ)芯片U6的管腳6、非易失存儲(chǔ)芯片U7的管腳6、非易失存儲(chǔ)芯片U8的管腳6相連；連接器Jl的管腳I與DSP控制芯片U9的管腳35相連，同時(shí)連接器Jl的管腳I與多路切換模擬開(kāi)關(guān)器件UlO的管腳3相連，連接器Jl的管腳2與DSP控制芯片U9的管腳40相連，連接器Jl的管腳3與DSP控制芯片U9的管腳34相連，連接器Jl的管腳4與DSP控制芯片U9的管腳41相連。
[0014]所述的64KBX8非易失存儲(chǔ)器芯片組由非易失存儲(chǔ)芯片U1、非易失存儲(chǔ)芯片U2、非易失存儲(chǔ)芯片U3、非易失存儲(chǔ)芯片U4、非易失存儲(chǔ)芯片U5、非易失存儲(chǔ)芯片U6、非易失存儲(chǔ)芯片U7、非易失存儲(chǔ)芯片U8組成，非易失存儲(chǔ)芯片Ul的管腳I與多路切換模擬開(kāi)關(guān)器件UlO的管腳13相連，非易失存儲(chǔ)芯片Ul的管腳2與DSP控制芯片U9的管腳41相連，非易失存儲(chǔ)芯片Ul的管腳3與電源VCC相連，非易失存儲(chǔ)芯片Ul的管腳4與地線GND相連，非易失存儲(chǔ)芯片Ul的管腳5與DSP控制芯片U9的管腳40相連，非易失存儲(chǔ)芯片Ul的管腳6與DSP控制芯片U9的管腳34相連，非易失存儲(chǔ)芯片Ul的管腳7、8相連后與電源VCC相連，非易失存儲(chǔ)芯片非易失存儲(chǔ)芯片U2的管腳I與多路切換模擬開(kāi)關(guān)器件UlO的管腳14相連，非易失存儲(chǔ)芯片Ul的管腳2與DSP控制芯片U9的管腳41相連，非易失存儲(chǔ)芯片Ul的管腳3與電源VCC相連，非易失存儲(chǔ)芯片Ul的管腳4與地線GND相連，非易失存儲(chǔ)芯片Ul的管腳5與DSP控制芯片U9的管腳40相連，非易失存儲(chǔ)芯片Ul的管腳6與DSP控制芯片U9的管腳34相連，非易失存儲(chǔ)芯片Ul的管腳7、8相連后與電源VCC相連，非易失存儲(chǔ)芯片U3的管腳I與多路切換模擬開(kāi)關(guān)器件UlO的管腳15相連，非易失存儲(chǔ)芯片Ul的管腳2與DSP控制芯片U9的管腳41相連，非易失存儲(chǔ)芯片Ul的管腳3與電源VCC相連，非易失存儲(chǔ)芯片Ul的管腳4與地線GND相連，非易失存儲(chǔ)芯片Ul的管腳5與DSP控制芯片U9的管腳40相連，非易失存儲(chǔ)芯片Ul的管腳6與DSP控制芯片U9的管腳34相連，非易失存儲(chǔ)芯片Ul的管腳7、8相連后與電源VCC相連，非易失存儲(chǔ)芯片U4的管腳I與多路切換模擬開(kāi)關(guān)器件UlO的管腳12相連，非易失存儲(chǔ)芯片Ul的管腳2與DSP控制芯片U9的管腳41相連，非易失存儲(chǔ)芯片Ul的管腳3與電源VCC相連，非易失存儲(chǔ)芯片Ul的管腳4與地線GND相連，非易失存儲(chǔ)芯片Ul的管腳5與DSP控制芯片U9的管腳40相連，非易失存儲(chǔ)芯片Ul的管腳6與DSP控制芯片U9的管腳34相連，非易失存儲(chǔ)芯片Ul的管腳7、8相連后與電源VCC相連，非易失存儲(chǔ)芯片U5的管腳I與多路切換模擬開(kāi)關(guān)器件UlO的管腳I相連，非易失存儲(chǔ)芯片Ul的管腳2與DSP控制芯片U9的管腳41相連，非易失存儲(chǔ)芯片Ul的管腳3與電源VCC相連，非易失存儲(chǔ)芯片Ul的管腳4與地線GND相連，非易失存儲(chǔ)芯片Ul的管腳5與DSP控制芯片U9的管腳40相連，非易失存儲(chǔ)芯片Ul的管腳6與DSP控制芯片U9的管腳34相連，非易失存儲(chǔ)芯片Ul的管腳7、8相連后與電源VCC相連，非易失存儲(chǔ)芯片U6的管腳I與多路切換模擬開(kāi)關(guān)器件UlO的管腳5相連，非易失存儲(chǔ)芯片Ul的管腳2與DSP控制芯片U9的管腳41相連，非易失存儲(chǔ)芯片Ul的管腳3與電源VCC相連，非易失存儲(chǔ)芯片Ul的管腳4與地線GND相連，非易失存儲(chǔ)芯片Ul的管腳5與DSP控制芯片U9的管腳40相連，非易失存儲(chǔ)芯片Ul的管腳6與DSP控制芯片U9的管腳34相連，非易失存儲(chǔ)芯片Ul的管腳7、8相連后與電源VCC相連，非易失存儲(chǔ)芯片U7的管腳I與多路切換模擬開(kāi)關(guān)器件UlO的管腳2相連，非易失存儲(chǔ)芯片Ul的管腳2與DSP控制芯片U9的管腳41相連，非易失存儲(chǔ)芯片Ul的管腳3與電源VCC相連，非易失存儲(chǔ)芯片Ul的管腳4與地線GND相連，非易失存儲(chǔ)芯片Ul的管腳5與DSP控制芯片U9的管腳40相連，非易失存儲(chǔ)芯片Ul的管腳6與DSP控制芯片U9的管腳34相連，非易失存儲(chǔ)芯片Ul的管腳7、8相連后與電源VCC相連，非易失存儲(chǔ)芯片U8的管腳I與多路切換模擬開(kāi)關(guān)器件UlO的管腳4相連，非易失存儲(chǔ)芯片Ul的管腳2與DSP控制芯片U9的管腳41相連，非易失存儲(chǔ)芯片Ul的管腳3與電源VCC相連，非易失存儲(chǔ)芯片Ul的管腳4與地線GND相連，非易失存儲(chǔ)芯片Ul的管腳5與DSP控制芯片U9的管腳40相連，非易失存儲(chǔ)芯片Ul的管腳6與DSP控制芯片U9的管腳34相連，非易失存儲(chǔ)芯片Ul的管腳7、8相連后與電源VCC相連。
[0015]所述的DSP控制器芯片DSP控制芯片U9的型號(hào)為T(mén)MS320LF2812，非易失存儲(chǔ)芯片非易失存儲(chǔ)芯片U1、非易失存儲(chǔ)芯片U2、非易失存儲(chǔ)芯片U3、非易失存儲(chǔ)芯片U4、非易失存儲(chǔ)芯片U5、非易失存儲(chǔ)芯片U6、非易失存儲(chǔ)芯片U7、非易失存儲(chǔ)芯片U8的型號(hào)為FM25V05。
[0016]本實(shí)用新型的數(shù)據(jù)存儲(chǔ)容量為512KB，分為8片非易失存儲(chǔ)芯片完成，每片非易失芯片容量為64KB，數(shù)據(jù)讀寫(xiě)通過(guò)DSP數(shù)據(jù)處理微控制器完成，多路模擬切換開(kāi)關(guān)負(fù)責(zé)每片非易失存儲(chǔ)芯片的片選譯碼，通過(guò)SPI串行接口總線，從而完成對(duì)64KBX 8非易失存儲(chǔ)器芯片組的操作。所述的DSP控制器芯片DSP控制芯片U9的型號(hào)為T(mén)MS320LF2812，主頻為150MHz，非易失存儲(chǔ)芯片非易失存儲(chǔ)芯片U1、非易失存儲(chǔ)芯片U2、非易失存儲(chǔ)芯片U3、非易失存儲(chǔ)芯片U4、非易失存儲(chǔ)芯片U5、非易失存儲(chǔ)芯片U6、非易失存儲(chǔ)芯片U7、非易失存儲(chǔ)芯片U8的型號(hào)為FM25V05，該型號(hào)芯片可實(shí)現(xiàn)無(wú)延時(shí)讀寫(xiě)，每片芯片的容量為65536 x 8 bits,讀寫(xiě)壽命為IO14次，掉電后數(shù)據(jù)可以保持10年不丟失。
【專(zhuān)利附圖】

【附圖說(shuō)明】
[0017]圖1為本實(shí)用新型的主機(jī)結(jié)構(gòu)示意圖。
[0018]圖2為本實(shí)用新型的原理框圖。
[0019]圖3為本實(shí)用新型的電路原理圖。
[0020]附圖1中的部件標(biāo)號(hào)為:1為主機(jī)，2為電源插座，3為電源電纜，4為SPI數(shù)據(jù)讀寫(xiě)插座，5為SPI數(shù)據(jù)讀寫(xiě)電纜。
【具體實(shí)施方式】
[0021]下面結(jié)合實(shí)施例對(duì)本實(shí)用新型作進(jìn)一步詳細(xì)說(shuō)明。
實(shí)施例
[0022]見(jiàn)圖1、圖2、圖3，一種大容量現(xiàn)場(chǎng)數(shù)據(jù)非易失存儲(chǔ)讀寫(xiě)器，包括一臺(tái)主機(jī)1、一條SPI數(shù)據(jù)讀寫(xiě)電纜5和一條電源電纜3。主機(jī)I有一個(gè)長(zhǎng)方形扁平外殼,主機(jī)I外殼的一個(gè)側(cè)面設(shè)有SPI數(shù)據(jù)讀寫(xiě)插座4，該SPI數(shù)據(jù)讀寫(xiě)插座4與SPI數(shù)據(jù)讀寫(xiě)電纜5相連；主機(jī)I另一個(gè)側(cè)面設(shè)有電源插座2,該電源插座2與電源電纜3相連；主機(jī)I外殼內(nèi)部裝有一塊電路板，該電路板的電路由DSP數(shù)據(jù)處理微控制器、多路模擬切換開(kāi)關(guān)、SPI串行接口總線、64KB X 8非易失存儲(chǔ)器芯片組所組成。電路板上的連接器Jl與主機(jī)I外殼的SPI數(shù)據(jù)讀寫(xiě)插座4相連，電路板的VCC以及GND與主機(jī)I外殼的電源插座2相連。
[0023]所述的DSP數(shù)據(jù)處理微控制器即DSP控制器U9，DSP控制芯片U9的管腳35與多路切換模擬開(kāi)關(guān)器件UlO的管腳3相連，DSP控制芯片U9的管腳92與多路切換模擬開(kāi)關(guān)器件UlO的管腳11相連，DSP控制芯片U9的管腳93與多路切換模擬開(kāi)關(guān)器件UlO的管腳10相連，DSP控制芯片U9的管腳94與多路切換模擬開(kāi)關(guān)器件UlO的管腳9相連，DSP控制芯片U9的管腳40與非易失存儲(chǔ)芯片Ul的管腳5、非易失存儲(chǔ)芯片U2的管腳5、非易失存儲(chǔ)芯片U3的管腳5、非易失存儲(chǔ)芯片U4的管腳5、非易失存儲(chǔ)芯片U5的管腳5、非易失存儲(chǔ)芯片U6的管腳5、非易失存儲(chǔ)芯片U7的管腳5、非易失存儲(chǔ)芯片U8的管腳5相連，DSP控制芯片U9的管腳41與非易失存儲(chǔ)芯片Ul的管腳2、非易失存儲(chǔ)芯片U2的管腳2、非易失存儲(chǔ)芯片U3的管腳2、非易失存儲(chǔ)芯片U4的管腳2、非易失存儲(chǔ)芯片U5的管腳2、非易失存儲(chǔ)芯片U6的管腳2、非易失存儲(chǔ)芯片U7的管腳2、非易失存儲(chǔ)芯片U8的管腳2相連，DSP控制芯片U9的管腳34與非易失存儲(chǔ)芯片Ul的管腳6、非易失存儲(chǔ)芯片U2的管腳6、非易失存儲(chǔ)芯片U3的管腳6、非易失存儲(chǔ)芯片U4的管腳6、非易失存儲(chǔ)芯片U5的管腳6、非易失存儲(chǔ)芯片U6的管腳6、非易失存儲(chǔ)芯片U7的管腳6、非易失存儲(chǔ)芯片U8的管腳6相連。
[0024]所述的多路模擬切換開(kāi)關(guān)即多路切換模擬開(kāi)關(guān)器件多路切換模擬開(kāi)關(guān)器件U10，多路切換模擬開(kāi)關(guān)器件UlO的管腳6與地線GND相連，多路切換模擬開(kāi)關(guān)器件UlO的管腳
3與DSP控制芯片U9的管腳35相連，多路切換模擬開(kāi)關(guān)器件UlO的管腳9與DSP控制芯片U9的管腳94相連，多路切換模擬開(kāi)關(guān)器件UlO的管腳10與DSP控制芯片U9的管腳93相連，多路切換模擬開(kāi)關(guān)器件UlO的管腳11與DSP控制芯片U9的管腳92相連，多路切換模擬開(kāi)關(guān)器件UlO的管腳13與非易失存儲(chǔ)芯片Ul的管腳I相連，多路切換模擬開(kāi)關(guān)器件UlO的管腳14與非易失存儲(chǔ)芯片U2的管腳I相連，多路切換模擬開(kāi)關(guān)器件UlO的管腳15與非易失存儲(chǔ)芯片U3的管腳I相連，多路切換模擬開(kāi)關(guān)器件UlO的管腳12與非易失存儲(chǔ)芯片U4的管腳I相連，多路切換模擬開(kāi)關(guān)器件UlO的管腳I與非易失存儲(chǔ)芯片U5的管腳I相連，多路切換模擬開(kāi)關(guān)器件UlO的管腳5與非易失存儲(chǔ)芯片U2的管腳6相連，多路切換模擬開(kāi)關(guān)器件UlO的管腳2與非易失存儲(chǔ)芯片U3的管腳7相連，多路切換模擬開(kāi)關(guān)器件UlO的管腳4與非易失存儲(chǔ)芯片U4的管腳8相連。
[0025]所述的SPI串行接口總線由連接器Jl和DSP控制芯片U9組成，DSP控制芯片U9的管腳35與多路切換模擬開(kāi)關(guān)器件UlO的管腳3相連，DSP控制芯片U9的管腳40與非易失存儲(chǔ)芯片Ul的管腳5、非易失存儲(chǔ)芯片U2的管腳5、非易失存儲(chǔ)芯片U3的管腳5、非易失存儲(chǔ)芯片U4的管腳5、非易失存儲(chǔ)芯片非易失存儲(chǔ)芯片U5的管腳5、非易失存儲(chǔ)芯片U6的管腳5、非易失存儲(chǔ)芯片U7的管腳5、非易失存儲(chǔ)芯片U8的管腳5相連，DSP控制芯片U9的管腳41與非易失存儲(chǔ)芯片Ul的管腳2、非易失存儲(chǔ)芯片U2的管腳2、非易失存儲(chǔ)芯片U3的管腳2、非易失存儲(chǔ)芯片U4的管腳2、非易失存儲(chǔ)芯片U5的管腳2、非易失存儲(chǔ)芯片U6的管腳2、非易失存儲(chǔ)芯片U7的管腳2、非易失存儲(chǔ)芯片U8的管腳2相連，DSP控制芯片U9的管腳34與非易失存儲(chǔ)芯片Ul的管腳6、非易失存儲(chǔ)芯片U2的管腳6、非易失存儲(chǔ)芯片U3的管腳6、非易失存儲(chǔ)芯片U4的管腳6、非易失存儲(chǔ)芯片U5的管腳6、非易失存儲(chǔ)芯片U6的管腳6、非易失存儲(chǔ)芯片U7的管腳6、非易失存儲(chǔ)芯片U8的管腳6相連；連接器Jl的管腳I與DSP控制芯片U9的管腳35相連，同時(shí)連接器Jl的管腳I與多路切換模擬開(kāi)關(guān)器件UlO的管腳3相連，連接器Jl的管腳2與DSP控制芯片U9的管腳40相連，連接器Jl的管腳3與DSP控制芯片U9的管腳34相連，連接器Jl的管腳4與DSP控制芯片U9的管腳41相連。
[0026]所述的64KBX8非易失存儲(chǔ)器芯片組由非易失存儲(chǔ)芯片U1、非易失存儲(chǔ)芯片U2、非易失存儲(chǔ)芯片U3、非易失存儲(chǔ)芯片U4、非易失存儲(chǔ)芯片U5、非易失存儲(chǔ)芯片U6、非易失存儲(chǔ)芯片U7、非易失存儲(chǔ)芯片U8組成，非易失存儲(chǔ)芯片Ul的管腳I與多路切換模擬開(kāi)關(guān)器件UlO的管腳13相連，非易失存儲(chǔ)芯片Ul的管腳2與DSP控制芯片U9的管腳41相連，非易失存儲(chǔ)芯片Ul的管腳3與電源VCC相連，非易失存儲(chǔ)芯片Ul的管腳4與地線GND相連，非易失存儲(chǔ)芯片Ul的管腳5與DSP控制芯片U9的管腳40相連，非易失存儲(chǔ)芯片Ul的管腳6與DSP控制芯片U9的管腳34相連，非易失存儲(chǔ)芯片Ul的管腳7、8相連后與電源VCC相連，非易失存儲(chǔ)芯片U2的管腳I與多路切換模擬開(kāi)關(guān)器件UlO的管腳14相連，非易失存儲(chǔ)芯片Ul的管腳2與DSP控制芯片U9的管腳41相連，非易失存儲(chǔ)芯片Ul的管腳3與電源VCC相連，非易失存儲(chǔ)芯片Ul的管腳4與地線GND相連，非易失存儲(chǔ)芯片Ul的管腳5與DSP控制芯片U9的管腳40相連，非易失存儲(chǔ)芯片Ul的管腳6與DSP控制芯片U9的管腳34相連，非易失存儲(chǔ)芯片Ul的管腳7、8相連后與電源VCC相連，非易失存儲(chǔ)芯片U3的管腳I與多路切換模擬開(kāi)關(guān)器件UlO的管腳15相連，非易失存儲(chǔ)芯片Ul的管腳2與DSP控制芯片U9的管腳41相連，非易失存儲(chǔ)芯片Ul的管腳3與電源VCC相連，非易失存儲(chǔ)芯片Ul的管腳4與地線GND相連，非易失存儲(chǔ)芯片Ul的管腳5與DSP控制芯片U9的管腳40相連，非易失存儲(chǔ)芯片Ul的管腳6與DSP控制芯片U9的管腳34相連，非易失存儲(chǔ)芯片Ul的管腳7、8相連后與電源VCC相連，非易失存儲(chǔ)芯片U4的管腳I與多路切換模擬開(kāi)關(guān)器件UlO的管腳12相連，非易失存儲(chǔ)芯片Ul的管腳2與DSP控制芯片U9的管腳41相連，非易失存儲(chǔ)芯片Ul的管腳3與電源VCC相連，非易失存儲(chǔ)芯片Ul的管腳4與地線GND相連，非易失存儲(chǔ)芯片Ul的管腳5與DSP控制芯片U9的管腳40相連，非易失存儲(chǔ)芯片Ul的管腳6與DSP控制芯片U9的管腳34相連，非易失存儲(chǔ)芯片Ul的管腳7、8相連后與電源VCC相連，非易失存儲(chǔ)芯片U5的管腳I與多路切換模擬開(kāi)關(guān)器件UlO的管腳I相連，非易失存儲(chǔ)芯片Ul的管腳2與DSP控制芯片U9的管腳41相連，非易失存儲(chǔ)芯片Ul的管腳3與電源VCC相連，非易失存儲(chǔ)芯片Ul的管腳4與地線GND相連，非易失存儲(chǔ)芯片Ul的管腳5與DSP控制芯片U9的管腳40相連，非易失存儲(chǔ)芯片Ul的管腳6與DSP控制芯片U9的管腳34相連，非易失存儲(chǔ)芯片Ul的管腳7、8相連后與電源VCC相連，非易失存儲(chǔ)芯片U6的管腳I與多路切換模擬開(kāi)關(guān)器件UlO的管腳5相連，非易失存儲(chǔ)芯片Ul的管腳2與DSP控制芯片U9的管腳41相連，非易失存儲(chǔ)芯片Ul的管腳3與電源VCC相連，非易失存儲(chǔ)芯片Ul的管腳4與地線GND相連，非易失存儲(chǔ)芯片Ul的管腳5與DSP控制芯片U9的管腳40相連，非易失存儲(chǔ)芯片Ul的管腳6與DSP控制芯片U9的管腳34相連，非易失存儲(chǔ)芯片Ul的管腳7、8相連后與電源VCC相連，非易失存儲(chǔ)芯片U7的管腳I與多路切換模擬開(kāi)關(guān)器件UlO的管腳2相連，非易失存儲(chǔ)芯片Ul的管腳2與DSP控制芯片U9的管腳41相連，非易失存儲(chǔ)芯片Ul的管腳3與電源VCC相連，非易失存儲(chǔ)芯片Ul的管腳4與地線GND相連，非易失存儲(chǔ)芯片Ul的管腳5與DSP控制芯片U9的管腳40相連，非易失存儲(chǔ)芯片Ul的管腳6與DSP控制芯片U9的管腳34相連，非易失存儲(chǔ)芯片Ul的管腳7、8相連后與電源VCC相連，非易失存儲(chǔ)芯片U8的管腳I與多路切換模擬開(kāi)關(guān)器件UlO的管腳4相連，非易失存儲(chǔ)芯片Ul的管腳2與DSP控制芯片U9的管腳41相連，非易失存儲(chǔ)芯片Ul的管腳3與電源VCC相連，非易失存儲(chǔ)芯片Ul的管腳4與地線GND相連，非易失存儲(chǔ)芯片Ul的管腳5與DSP控制芯片U9的管腳40相連，非易失存儲(chǔ)芯片Ul的管腳6與DSP控制芯片U9的管腳34相連，非易失存儲(chǔ)芯片Ul的管腳7、8相連后與電源VCC相連。
[0027]所述的DSP控制器芯片DSP控制芯片U9的型號(hào)為T(mén)MS320LF2812，非易失存儲(chǔ)芯片非易失存儲(chǔ)芯片U1、非易失存儲(chǔ)芯片U2、非易失存儲(chǔ)芯片U3、非易失存儲(chǔ)芯片U4、非易失存儲(chǔ)芯片U5、非易失存儲(chǔ)芯片U6、非易失存儲(chǔ)芯片U7、非易失存儲(chǔ)芯片U8的型號(hào)為FM25V05。
【權(quán)利要求】
1.一種大容量現(xiàn)場(chǎng)數(shù)據(jù)非易失存儲(chǔ)讀寫(xiě)器，包括一臺(tái)主機(jī)、一條SPI數(shù)據(jù)讀寫(xiě)電纜和一條電源電纜，其特征是:主機(jī)有一個(gè)長(zhǎng)方形扁平外殼，主機(jī)外殼的一個(gè)側(cè)面設(shè)有SPI數(shù)據(jù)讀寫(xiě)插座，該SPI數(shù)據(jù)讀寫(xiě)插座與SPI數(shù)據(jù)讀寫(xiě)電纜相連；主機(jī)另一個(gè)側(cè)面設(shè)有電源插座，該電源插座與電源電纜相連；主機(jī)外殼內(nèi)部裝有一塊電路板，該電路板的電路由DSP數(shù)據(jù)處理微控制器、多路模擬切換開(kāi)關(guān)、SPI串行接口總線、64KBX8非易失存儲(chǔ)器芯片組所組成；電路板上的連接器Jl與主機(jī)外殼的SPI數(shù)據(jù)讀寫(xiě)插座相連，電路板的VCC以及GND與主機(jī)外殼的電源插座相連。
2.根據(jù)權(quán)利要求1所述的一種大容量現(xiàn)場(chǎng)數(shù)據(jù)非易失存儲(chǔ)讀寫(xiě)器，其特征是:所述的DSP數(shù)據(jù)處理微控制器即DSP控制芯片U9，DSP控制芯片U9的管腳35與多路切換模擬開(kāi)關(guān)器件UlO的管腳3相連，DSP控制芯片U9的管腳92與多路切換模擬開(kāi)關(guān)器件UlO的管腳11相連，DSP控制芯片U9的管腳93與多路切換模擬開(kāi)關(guān)器件UlO的管腳10相連，DSP控制芯片U9的管腳94與多路切換模擬開(kāi)關(guān)器件UlO的管腳9相連，DSP控制芯片U9的管腳40與非易失存儲(chǔ)芯片Ul的管腳5、非易失存儲(chǔ)芯片U2的管腳5、非易失存儲(chǔ)芯片U3的管腳5、非易失存儲(chǔ)芯片U4的管腳5、非易失存儲(chǔ)芯片U5的管腳5、非易失存儲(chǔ)芯片U6的管腳5、非易失存儲(chǔ)芯片U7的管腳5、非易失存儲(chǔ)芯片U8的管腳5相連，DSP控制芯片U9的管腳41與非易失存儲(chǔ)芯片Ul的管腳2、非易失存儲(chǔ)芯片U2的管腳2、非易失存儲(chǔ)芯片U3的管腳2、非易失存儲(chǔ)芯片U4的管腳2、非易失存儲(chǔ)芯片U5的管腳2、非易失存儲(chǔ)芯片U6的管腳2、非易失存儲(chǔ)芯片U7的管腳2、非易失存儲(chǔ)芯片U8的管腳2相連，DSP控制芯片U9的管腳34與非易失存儲(chǔ)芯片Ul的管腳6、非易失存儲(chǔ)芯片U2的管腳6、非易失存儲(chǔ)芯片U3的管腳6、非易失存儲(chǔ)芯片U4的管腳6、非易失存儲(chǔ)芯片U5的管腳6、非易失存儲(chǔ)芯片U6的管腳6、非易失存儲(chǔ)芯片U7的管腳6、非易失存儲(chǔ)芯片U8的管腳6相連；所述的多路模擬切換開(kāi)關(guān)即多路切換模擬開(kāi)關(guān)器件U10，多路切換模擬開(kāi)關(guān)器件UlO的管腳6與地線GND相連，多路切換模擬開(kāi)關(guān)器件UlO的管腳3與DSP控制芯片U9的管腳35相連，多路切換模擬開(kāi)關(guān)器件UlO的管腳9與DSP控制芯片U9的管腳94相連，多路切換模擬開(kāi)關(guān)器件UlO的管腳10與DSP控制芯片U9的管腳93相連，多路切換模擬開(kāi)關(guān)器件UlO的管腳11與DSP控制芯片U9的管腳92相連，多路切換模擬開(kāi)關(guān)器件UlO的管腳13與Ul的管腳I相連，多路切換模擬開(kāi)關(guān)器件UlO的管腳14與非易失存儲(chǔ)芯片U2的管腳I相連，多路切換模擬開(kāi)關(guān)器件UlO的管腳15與非易失存儲(chǔ)芯片U3的管腳I相連，多路切換模擬開(kāi)關(guān)器件UlO的管腳12與非易失存儲(chǔ)芯片U4的管腳I相連，多路切換模擬開(kāi)關(guān)器件UlO的管腳I與非易失存儲(chǔ)芯片U5的管腳I相連，多路切換模擬開(kāi)關(guān)器件UlO的管腳5與非易失存儲(chǔ)芯片U2的管腳6相連，多路切換模擬開(kāi)關(guān)器件UlO的管腳2與非易失存儲(chǔ)芯片U3的管腳7相連，多路切換模擬開(kāi)關(guān)器件UlO的管腳4與非易失存儲(chǔ)芯片U4的管腳8相連；所述的SPI串行接口總線由連接器Jl和DSP控制芯片U9組成，DSP控制芯片U9的管腳35與多路切換模擬開(kāi)關(guān)器件UlO的管腳3相連，DSP控制芯片U9的管腳40與非易失存儲(chǔ)芯片Ul的管腳5、非易失存儲(chǔ)芯片U2的管腳5、非易失存儲(chǔ)芯片U3的管腳5、非易失存儲(chǔ)芯片U4的管腳5、非易失存儲(chǔ)芯片U5的管腳5、非易失存儲(chǔ)芯片U6的管腳5、非易失存儲(chǔ)芯片U7的管腳5、非易失存儲(chǔ)芯片U8的管腳5相連，DSP控制芯片U9的管腳41與非易失存儲(chǔ)芯片Ul的管腳2、非易失存儲(chǔ)芯片U2的管腳2、非易失存儲(chǔ)芯片U3的管腳2、非易失存儲(chǔ)芯片U4的管腳2、非易失存儲(chǔ)芯片U5的管腳2、非易失存儲(chǔ)芯片U6的管腳2、非易失存儲(chǔ)芯片U7的管腳2、非易失存儲(chǔ)芯片U8的管腳2相連，DSP控制芯片U9的管腳34與非易失存儲(chǔ)芯片Ul的管腳6、非易失存儲(chǔ)芯片U2的管腳6、非易失存儲(chǔ)芯片U3的管腳6、非易失存儲(chǔ)芯片U4的管腳6、非易失存儲(chǔ)芯片U5的管腳6、非易失存儲(chǔ)芯片U6的管腳6、非易失存儲(chǔ)芯片U7的管腳6、非易失存儲(chǔ)芯片U8的管腳6相連；連接器Jl的管腳I與DSP控制芯片U9的管腳35相連，同時(shí)連接器Jl的管腳I與多路切換模擬開(kāi)關(guān)器件UlO的管腳3相連，連接器Jl的管腳2與DSP控制芯片U9的管腳40相連，連接器Jl的管腳3與DSP控制芯片U9的管腳34相連，連接器Jl的管腳4與DSP控制芯片U9的管腳41相連；所述的64KBX8非易失存儲(chǔ)器芯片組由非易失存儲(chǔ)芯片U1、非易失存儲(chǔ)芯片U2、非易失存儲(chǔ)芯片U3、非易失存儲(chǔ)芯片U4、非易失存儲(chǔ)芯片U5、非易失存儲(chǔ)芯片U6、 非易失存儲(chǔ)芯片U7、非易失存儲(chǔ)芯片U8組成，非易失存儲(chǔ)芯片Ul的管腳I與多路切換模擬開(kāi)關(guān)器件UlO的管腳13相連，非易失存儲(chǔ)芯片Ul的管腳2與DSP控制芯片U9的管腳41相連，非易失存儲(chǔ)芯片Ul的管腳3與電源VCC相連，非易失存儲(chǔ)芯片Ul的管腳4與地線GND相連，非易失存儲(chǔ)芯片Ul的管腳5與DSP控制芯片U9的管腳40相連，非易失存儲(chǔ)芯片Ul的管腳6與DSP控制芯片U9的管腳34相連，非易失存儲(chǔ)芯片Ul的管腳7、8相連后與電源VCC相連，非易失存儲(chǔ)芯片非易失存儲(chǔ)芯片U2的管腳I與多路切換模擬開(kāi)關(guān)器件UlO的管腳14相連，非易失存儲(chǔ)芯片Ul的管腳2與DSP控制芯片U9的管腳41相連，非易失存儲(chǔ)芯片Ul的管腳3與電源VCC相連，非易失存儲(chǔ)芯片Ul的管腳4與地線GND相連，非易失存儲(chǔ)芯片Ul的管腳5與DSP控制芯片U9的管腳40相連，非易失存儲(chǔ)芯片Ul的管腳6與DSP控制芯片U9的管腳34相連，非易失存儲(chǔ)芯片Ul的管腳7、8相連后與電源VCC相連，非易失存儲(chǔ)芯片U3的管腳I與多路切換模擬開(kāi)關(guān)器件UlO的管腳15相連，非易失存儲(chǔ)芯片Ul的管腳2與DSP控制芯片U9的管腳41相連，非易失存儲(chǔ)芯片Ul的管腳3與電源VCC相連，非易失存儲(chǔ)芯片Ul的管腳4與地線GND相連，非易失存儲(chǔ)芯片Ul的管腳5與DSP控制芯片U9的管腳40相連，非易失存儲(chǔ)芯片Ul的管腳6與DSP控制芯片U9的管腳34相連，非易失存儲(chǔ)芯片Ul的管腳7、8相連后與電源VCC相連，非易失存儲(chǔ)芯片U4的管腳I與多路切換模擬開(kāi)關(guān)器件UlO的管腳12相連，非易失存儲(chǔ)芯片Ul的管腳2與DSP控制芯片U9的管腳41相連，非易失存儲(chǔ)芯片Ul的管腳3與電源VCC相連，非易失存儲(chǔ)芯片Ul的管腳4與地線GND相連，非易失存儲(chǔ)芯片Ul的管腳5與DSP控制芯片U9的管腳40相連，非易失存儲(chǔ)芯片Ul的管腳6與DSP控制芯片U9的管腳34相連，非易失存儲(chǔ)芯片Ul的管腳7、8相連后與電源VCC相連，非易失存儲(chǔ)芯片U5的管腳I與多路切換模擬開(kāi)關(guān)器件UlO的管腳I相連，非易失存儲(chǔ)芯片Ul的管腳2與DSP控制芯片U9的管腳41相連，非易失存儲(chǔ)芯片Ul的管腳3與電源VCC相連，非易失存儲(chǔ)芯片Ul的管腳4與地線GND相連，非易失存儲(chǔ)芯片Ul的管腳5與DSP控制芯片U9的管腳40相連，非易失存儲(chǔ)芯片Ul的管腳6與DSP控制芯片U9的管腳34相連，非易失存儲(chǔ)芯片Ul的管腳7、8相連后與電源VCC相連，非易失存儲(chǔ)芯片U6的管腳I與多路切換模擬開(kāi)關(guān)器件UlO的管腳5相連，非易失存儲(chǔ)芯片Ul的管腳2與DSP控制芯片U9的管腳41相連，非易失存儲(chǔ)芯片Ul的管腳3與電源VCC相連，非易失存儲(chǔ)芯片Ul的管腳4與地線GND相連，非易失存儲(chǔ)芯片Ul的管腳5與DSP控制芯片U9的管腳40相連，非易失存儲(chǔ)芯片Ul的管腳6與DSP控制芯片U9的管腳34相連，非易失存儲(chǔ)芯片Ul的管腳7、8相連后與電源VCC相連，非易失存儲(chǔ)芯片U7的管腳I與多路切換模擬開(kāi)關(guān)器件UlO的管腳2相連，非易失存儲(chǔ)芯片Ul的管腳2與DSP控制芯片U9的管腳41相連，非易失存儲(chǔ)芯片Ul的管腳3與電源VCC相連，非易失存儲(chǔ)芯片Ul的管腳4與地線GND相連，非易失存儲(chǔ)芯片Ul的管腳5與DSP控制芯片U9的管腳40相連，非易失存儲(chǔ)芯片Ul的管腳6與DSP控制芯片U9的管腳34相連，非易失存儲(chǔ)芯片Ul的管腳7、8相連后與電源VCC相連，非易失存儲(chǔ)芯片U8的管腳I與多路切換模擬開(kāi)關(guān)器件UlO的管腳4相連，非易失存儲(chǔ)芯片Ul的管腳2與DSP控制芯片U9的管腳41相連，非易失存儲(chǔ)芯片Ul的管腳3與電源VCC相連，非易失存儲(chǔ)芯片Ul的管腳4與地線GND相連，非易失存儲(chǔ)芯片Ul的管腳5與DSP控制芯片U9的管腳40相連，非易失存儲(chǔ)芯片Ul的管腳6與DSP控制芯片U9的管腳34相連，非易失存儲(chǔ)芯片Ul的管腳7、8相連后與電源VCC相連；所述的DSP控制器芯片DSP控制芯片U9的型號(hào)為T(mén)MS320LF2812，非易失存儲(chǔ)芯片非易失存儲(chǔ)芯片U1、非易失存儲(chǔ)芯片U2、非易失存儲(chǔ)芯片U3、非易失存儲(chǔ)芯片U4、非易失存儲(chǔ)芯片U5、非易失存儲(chǔ)芯片U6、非易失存儲(chǔ)芯片U7、非易失存儲(chǔ)芯片U8的型號(hào)為FM25V05。
【文檔編號(hào)】G06F3/06GK203786720SQ201420123880
【公開(kāi)日】2014年8月20日 申請(qǐng)日期:2014年3月18日 優(yōu)先權(quán)日:2014年3月18日
【發(fā)明者】黃松林, 王慶順, 任傳富, 王建明 申請(qǐng)人:沈陽(yáng)大學(xué)