基于相變存儲器的存儲系統(tǒng)結(jié)構(gòu)的制作方法
【專利摘要】本實用新型公開了一種基于相變存儲器的存儲系統(tǒng)結(jié)構(gòu)，包括內(nèi)外存控制器及其外圍設備以及與內(nèi)外存控制器連接的內(nèi)、外存存儲單元；所述內(nèi)存存儲單元為相變存儲器PCM和動態(tài)隨機存取存儲器DRAM，所述外存存儲單元為相變存儲器PCM。本實用新型將傳統(tǒng)的計算機存儲體系結(jié)構(gòu)中分離的內(nèi)存與外存聯(lián)合起來，數(shù)據(jù)讀寫能力將比現(xiàn)在以外部I/O連接的外存高幾十萬倍，同時非常省電，從根本上解決外存與內(nèi)存、傳統(tǒng)存儲層次結(jié)構(gòu)與處理器之間性能不匹配的矛盾，內(nèi)存和外存由同一控制器控制，讀寫過程的速度和能耗可以比現(xiàn)有存儲系統(tǒng)優(yōu)越萬倍以上，從而從根本上解決內(nèi)存與外存之間性能的巨大差異。
【專利說明】基于相變存儲器的存儲系統(tǒng)結(jié)構(gòu)
【技術(shù)領(lǐng)域】
[0001]本實用新型涉及一種基于相變存儲器(Phase Change Memory, PCM)的內(nèi)外存存儲單元的存儲系統(tǒng)結(jié)構(gòu)。
【背景技術(shù)】
[0002]計算機存儲系統(tǒng)包括了內(nèi)存與外存。傳統(tǒng)的內(nèi)存(DRAM)與外存(硬盤)在速度與能耗上存在巨大的差異，如圖1所示。
[0003]經(jīng)比較，相變存儲器PCM與動態(tài)隨機存取存儲器DRAM相比，相變存儲器PCM是非易失的，不需要刷新操作；DRAM在硬件上所需的空間較大，它無法縮小到20納米或更小的芯片上實現(xiàn)，而相變存儲器甚至可以在5納米的芯片上實現(xiàn)。因此，具有較強可塑性的相變存儲器PCM成為替代動態(tài)隨機存取存儲器DRAM的很有吸引力的存儲器。
[0004]但是使用相變存儲器PCM存在如下問題:1、“讀” “寫”速度的不對稱。相對于讀操作而言，非易失性存儲器上的寫操作較慢并消耗更多的能量；2、非易失性存儲器的擦寫操作次數(shù)有限。因此仍然需要考慮相變存儲器PCM的損耗均衡問題。
[0005]隨著相變存儲器PCM技術(shù)的發(fā)展，PCM可以提供比DRAM更多的存儲容量，同時維持低消耗、低功耗。已經(jīng)有幾種基于PCM的存儲架構(gòu)被提出來了。第一種存儲架構(gòu)是用PCM直接替代DRAM ;這是一種理想的架構(gòu)，PCM的訪問延遲不能滿足DDR接口的時序要求。另一種存儲架構(gòu)是在PCM之前用一小塊DRAM作為緩存，這種架構(gòu)的訪問時間和性能接近只有DRAM的架構(gòu)。
[0006]在整個存儲架構(gòu)中，外存仍然是一個瓶頸。在之前的研究中，只有PCM被用來代替DRAM作為主存，而沒有用來替換硬盤作為外存的存儲器結(jié)構(gòu)。
實用新型內(nèi)容
[0007]本實用新型的目的就是為了解決上述問題，提出了一種基于相變存儲器的存儲系統(tǒng)結(jié)構(gòu)。該結(jié)構(gòu)把傳統(tǒng)的計算機存儲體系結(jié)構(gòu)中分離的內(nèi)存與外存聯(lián)合起來，從根本上解決外存與內(nèi)存、傳統(tǒng)存儲層次結(jié)構(gòu)與處理器之間性能不匹配的矛盾。
[0008]為了實現(xiàn)上述目的，本實用新型采用如下技術(shù)方案:
[0009]一種基于相變存儲器的存儲系統(tǒng)結(jié)構(gòu)，包括內(nèi)外存控制器及其外圍設備以及與內(nèi)外存控制器連接的內(nèi)、外存存儲單元；所述內(nèi)存存儲單元為相變存儲器PCM和動態(tài)隨機存取存儲器DRAM，所述外存存儲單元為相變存儲器PCM。
[0010]所述內(nèi)外存控制器包括:
[0011]緩存模塊、地址映射模塊、讀寫邏輯單元、狀態(tài)監(jiān)測模塊和損耗均衡單元。
[0012]所述地址映射模塊與緩存模塊、狀態(tài)監(jiān)測模塊、損耗均衡單元和讀寫邏輯單元分別連接，損耗均衡單元與讀寫邏輯單元連接。
[0013]所述內(nèi)外存控制器的外圍模塊包括:
[0014]DMM接口:實現(xiàn)內(nèi)外存控制器與CPU的連接通信。[0015]時鐘模塊:用于為內(nèi)外存控制器中的各個模塊提供不同的時鐘。
[0016]電源模塊:用于為內(nèi)外存控制器提供電源。
[0017]調(diào)試單元以及實現(xiàn)內(nèi)外存控制器與內(nèi)、外存存儲單元連接的DDR接口和若干PCM接口。
[0018]所述PCM接口與相變存儲器PCM連接，DDR接口與動態(tài)隨機存取存儲器DRAM連接。
[0019]本實用新型的有益效果是:
[0020]本實用新型將傳統(tǒng)的計算機存儲體系結(jié)構(gòu)中分離的內(nèi)存與外存聯(lián)合起來，數(shù)據(jù)讀寫能力將比現(xiàn)在以外部I/o連接的外存高幾十萬倍，同時又非常省電，從根本上解決外存與內(nèi)存、傳統(tǒng)存儲層次結(jié)構(gòu)與處理器之間性能不匹配的矛盾，這是對現(xiàn)有存儲系統(tǒng)的革命性變化。
[0021]本實用新型中內(nèi)存和外存由同一控制器控制，可以應用在任何計算機或嵌入式系統(tǒng)的存儲系統(tǒng)里，讀寫過程的速度和能耗可以比現(xiàn)有存儲系統(tǒng)優(yōu)越萬倍以上，從而從根本上解決內(nèi)存與外存之間性能的巨大差異。
【專利附圖】

【附圖說明】
[0022]圖1為傳統(tǒng)的存儲系統(tǒng)結(jié)構(gòu)及數(shù)據(jù)傳輸路徑示意圖；
[0023]圖2為本實用新型基于相變存儲器的存儲系統(tǒng)結(jié)構(gòu)數(shù)據(jù)存儲路徑示意圖；
[0024]圖3為本實用新型基于相變存儲器的存儲系統(tǒng)結(jié)構(gòu)示意圖；
[0025]其中，1.DIMM接口，2.緩存模塊，3.地址映射模塊，4.讀寫邏輯單元，5.狀態(tài)監(jiān)測模塊，6.損耗均衡單元，7.時鐘模塊，8.電源模塊，9.調(diào)試單元，10.DDR接口，11.PCM接口，12.DRAM, 13.PCM。
【具體實施方式】:
[0026]下面結(jié)合附圖與實施例對本實用新型做進一步說明:
[0027]圖2所示為本實用新型基于相變存儲器的存儲系統(tǒng)結(jié)構(gòu)數(shù)據(jù)存儲路徑示意圖，用相變存儲器PCM13來替換DRAM和硬盤，達到內(nèi)外存存儲單元。在PCMl3主存部分，由于PCMl3的寫延遲和寫次數(shù)限制，仍然用一小塊DRAM12作為緩存；通過一個內(nèi)外存控制器來有效的管理PCM13，避免不均衡的寫導致PCM單元損壞。本法明將傳統(tǒng)的計算機存儲體系結(jié)構(gòu)中分離的內(nèi)存與外存統(tǒng)一起來，內(nèi)存和外存由同一控制器控制，可以應用在任何計算機或嵌入式系統(tǒng)的存儲系統(tǒng)里。
[0028]如圖3所示，一種基于相變存儲器的存儲系統(tǒng)結(jié)構(gòu)，包括內(nèi)外存控制器及其外圍設備以及與內(nèi)外存控制器連接的內(nèi)、外存存儲單元；內(nèi)存存儲單元為相變存儲器PCM13和動態(tài)隨機存取存儲器DRAM12，外存存儲單元為相變存儲器PCM13。
[0029]內(nèi)外存控制器及其外圍設備主要包括以下模塊:DMM接口 1、時鐘模塊7、電源模塊8、調(diào)試單元9、緩存模塊2、地址映射模塊3、讀寫邏輯單元4、狀態(tài)監(jiān)測模塊5、損耗均衡單元6、DDR接口 10和PCM接口 11。
[0030]其中DIMM接口 I和CPU進行連接，然后通過該接口控制內(nèi)外存存儲單元的數(shù)據(jù)傳輸；時鐘模塊7用于管理內(nèi)外存存儲單元控制器內(nèi)部的時鐘，負責給內(nèi)外存存儲單元控制器中各個模塊提供不同的時鐘；電源模塊8用于提供電源；DDR接口 10和內(nèi)外存存儲單元中的DRAM12存儲單元連接，然后通過該接口控制內(nèi)外存存儲單元中DRAM數(shù)據(jù)的傳輸；PCM接口 11和內(nèi)外存存儲單元中的PCM13存儲單元連接，然后通過該接口控制內(nèi)外存存儲單元中PCM數(shù)據(jù)的傳輸。
[0031]相對現(xiàn)有的硬盤或閃存固態(tài)硬盤，內(nèi)外存存儲單元原型系統(tǒng)在內(nèi)外存讀寫速度和能耗效率方面將獲得明顯的突破。內(nèi)外存存儲單元原型系統(tǒng)使用Micron P8P相變存儲器，我們的內(nèi)外存存儲單元原型系統(tǒng)的讀操作峰值帶寬為2GB/s左右，寫操作的速度為400MB/s左右。讀與性能指標推算如下:
[0032]根據(jù)Micron P8P相變存儲器的技術(shù)手冊，讀16字節(jié)需要314ns，寫64字節(jié)需要120us，那么我們可以推算出單個相變存儲器芯片的峰值讀帶寬為48.6MB/s，寫帶寬為
0.5MB/s。由于我們所設計的內(nèi)外存存儲單元原型系統(tǒng)中至少有32*4片可并行訪問的相變存儲器芯片，因此估算出理想情況下讀峰值帶寬可以達到32*4*48.6MB/s=6220.8MB/s=6GB/s。但是，這個速度在真實情況下很可能是達不到的。其原因是主要是內(nèi)外存存儲單元存儲卡上有很多邏輯操作，會降低系統(tǒng)的響應速度。因此把這些因素考慮在內(nèi)，我們預測內(nèi)外存存儲單元原型系統(tǒng)的讀操作峰值帶寬為2GB/s左右。寫操作的峰值速度則為400MB/S，考慮到邏輯操作等開銷，我們預測內(nèi)外存存儲單元原型系統(tǒng)的寫操作平均帶寬大概為 300MB/s。
[0033]上述雖然結(jié)合附圖對本實用新型的【具體實施方式】進行了描述，但并非對本實用新型保護范圍的限制，所屬領(lǐng)域技術(shù)人員應該明白，在本實用新型的技術(shù)方案的基礎(chǔ)上，本領(lǐng)域技術(shù)人員不需要付出創(chuàng)造性勞動即可做出的各種修改或變形仍在本實用新型的保護范圍以內(nèi)。
【權(quán)利要求】
1.一種基于相變存儲器的存儲系統(tǒng)結(jié)構(gòu)，其特征是，包括內(nèi)外存控制器及其外圍設備以及與內(nèi)外存控制器連接的內(nèi)、外存存儲單元；所述內(nèi)存存儲單元為相變存儲器PCM和動態(tài)隨機存取存儲器DRAM，所述外存存儲單元為相變存儲器PCM。
2.如權(quán)利要求1所述的一種基于相變存儲器的存儲系統(tǒng)結(jié)構(gòu)，其特征是，所述內(nèi)外存控制器包括: 緩存模塊、地址映射模塊、讀寫邏輯單元、狀態(tài)監(jiān)測模塊和損耗均衡單元； 所述地址映射模塊與緩存模塊、狀態(tài)監(jiān)測模塊、損耗均衡單元和讀寫邏輯單元分別連接，損耗均衡單元與讀寫邏輯單元連接。
3.如權(quán)利要求1所述的一種基于相變存儲器的存儲系統(tǒng)結(jié)構(gòu)，其特征是，所述內(nèi)外存控制器的外圍模塊包括: DMM接口:實現(xiàn)內(nèi)外存控制器與CPU的連接通信； 時鐘模塊:用于為內(nèi)外存控制器中的各個模塊提供不同的時鐘； 電源模塊:用于為內(nèi)外存控制器提供電源； 調(diào)試單元以及實現(xiàn)內(nèi)外存控制器與內(nèi)、外存存儲單元連接的DDR接口和若干PCM接口。
4.如權(quán)利要求3所述的一種基于相變存儲器的存儲系統(tǒng)結(jié)構(gòu)，其特征是，所述PCM接口與相變存儲器PCM連接，DDR接口與動態(tài)隨機存取存儲器DRAM連接。
【文檔編號】G06F13/16GK203733100SQ201420117396
【公開日】2014年7月23日 申請日期:2014年3月14日 優(yōu)先權(quán)日:2014年3月14日
【發(fā)明者】賈智平, 王冠 申請人:山東大學