一種性價(jià)比較好的pcb設(shè)計(jì)方法
【專利摘要】本發(fā)明公開(kāi)了一種性價(jià)比較好的PCB設(shè)計(jì)方法，所述PCB采用PCB材料混壓設(shè)計(jì)方式，PCB板上使用normalloss和lowloss材料兩種，其中，在PCB板上高速信號(hào)走線層使用Lowloss材料，普通低速信號(hào)走線層使用normalloss材料。本發(fā)明提供了一種PCB材料混壓設(shè)計(jì)方法，不僅能滿足長(zhǎng)PCB走線的高速信號(hào)質(zhì)量，而且可有效降低產(chǎn)品開(kāi)發(fā)成本，提升產(chǎn)品的性價(jià)比，滿足高速信號(hào)質(zhì)量且有效降低產(chǎn)品設(shè)計(jì)質(zhì)量。
【專利說(shuō)明】一種性價(jià)比較好的PCB設(shè)計(jì)方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種性價(jià)比較好的PCB設(shè)計(jì)方法。

【背景技術(shù)】
[0002]目前主板設(shè)計(jì)時(shí)，為考慮開(kāi)發(fā)成本，提升產(chǎn)品市場(chǎng)競(jìng)爭(zhēng)力。在電子器件和PCB材料選擇上都趨向于成本較低的設(shè)計(jì)方案。因而，對(duì)于PCB材料的選擇,一般會(huì)首先normalloss材料進(jìn)行設(shè)計(jì)，當(dāng)PCB打板信號(hào)測(cè)試出現(xiàn)問(wèn)題話，再考慮更換性能較好的Low loss材料進(jìn)行設(shè)計(jì)。這樣，不僅會(huì)延長(zhǎng)產(chǎn)品的開(kāi)發(fā)周期，而且，PCB整板材料切換成low loss模式，將大幅提升產(chǎn)品開(kāi)發(fā)費(fèi)用。low loss材料價(jià)格一般為normal loss材料的3?4倍,這樣對(duì)于PCB板疊層數(shù)較高時(shí)(比如:10層板以上)，其材料替換后的產(chǎn)品開(kāi)發(fā)將會(huì)更高。
[0003]目前Server產(chǎn)品PCB設(shè)計(jì)正趨向于信號(hào)高速度，走線互連高密度方向發(fā)展。為提升高速信號(hào)設(shè)計(jì)余量，PCB設(shè)計(jì)者可從以下方面考慮:
(1)Re-driver/Re-timer 的使用；
(2)更好的Connector/Cable 連接器；
(3)更優(yōu)化的Trace走線拓?fù)?如較短的PCB走線；
(4)更好的PCB材料,如lowloss材料等。
[0004]其中，(I)、( 2 )、( 4 )方法都是采用更好的器件及PCB材料來(lái)滿足信號(hào)性能，這樣會(huì)導(dǎo)致產(chǎn)品開(kāi)發(fā)成本的大幅提升。而對(duì)于方法3:縮短PCB走線長(zhǎng)度的方式又存在一定的局限性，其受到PCB板上器件的擺放位置影響較大。
[0005]以Server產(chǎn)品為例，傳統(tǒng)8層板疊層設(shè)計(jì)及高速信號(hào)走線層如圖1所示，QPI/PCIE等高速信號(hào)在疊層中的每信號(hào)層上均有分布，其PCB材料選擇為normal loss。因此，若設(shè)計(jì)存在差異化功能，可能會(huì)造成外層或內(nèi)層高速信號(hào)線PCB trace走線較長(zhǎng)，引起信號(hào)裳減失效。
[0006]因而，為滿足設(shè)計(jì)的需求，一般會(huì)更換較好的材料，按圖2所示，為滿足設(shè)計(jì)需求，其PCB整板更換成較好的low loss材料，這樣勢(shì)必會(huì)增加產(chǎn)品開(kāi)發(fā)費(fèi)用，降低產(chǎn)品市場(chǎng)競(jìng)爭(zhēng)力。


【發(fā)明內(nèi)容】

[0007]本發(fā)明要解決的技術(shù)問(wèn)題是:提供一種性價(jià)比較好的PCB設(shè)計(jì)方法。
[0008]本發(fā)明所采用的技術(shù)方案為:
一種性價(jià)比較好的PCB設(shè)計(jì)方法，所述PCB采用PCB材料混壓設(shè)計(jì)方式，PCB板上使用normal loss和low loss材料兩種,其中,在PCB板上高速信號(hào)走線層使用Low loss材料，普通低速信號(hào)走線層使用normal loss材料。
[0009]事先將主板上的高速信號(hào)全部集中在PCB同層或幾層上，這樣，PCB板上使用的low loss材料的數(shù)量將大幅降低。因此，可有效降低產(chǎn)品的開(kāi)發(fā)成本。
[0010]根據(jù)layout實(shí)際走線模式,在PCB疊層中，位于某Signal Layer上的PCIE trace長(zhǎng)度超出spec規(guī)定，而其他信號(hào)層QPI/PCIE長(zhǎng)度均滿足spec要求，將該信號(hào)層所在的Prepreg材料，由normal loss材料更換為low loss材料。
[0011]注:core又叫內(nèi)芯板；PP的英文是prepreg,也叫預(yù)浸或半固化片。PP和core相比要軟一些，并且有一定的粘性，它有很多種厚度可供選擇，以便對(duì)電路板的疊層厚度進(jìn)行調(diào)整以達(dá)到控制阻抗的目的。core是兩面帶銅箔的，pp就是單純的介質(zhì)。
[0012]對(duì)于PCB疊層中，當(dāng)位于CORE層走線的信號(hào)較長(zhǎng)時(shí)，其他信號(hào)仍滿足spec要求時(shí)，將該信號(hào)走線布置到Prepreg材料層，同時(shí)將該P(yáng)repreg材料層由normal loss材料更換為low loss材料。
[0013]本發(fā)明的有益效果為:本發(fā)明提供了一種PCB材料混壓設(shè)計(jì)方法，不僅能滿足長(zhǎng)PCB走線的高速信號(hào)質(zhì)量，而且可有效降低產(chǎn)品開(kāi)發(fā)成本，提升產(chǎn)品的性價(jià)比。

【專利附圖】

【附圖說(shuō)明】
[0014]圖1為傳統(tǒng)8層疊層及材料選擇；
圖2為PCB走線較長(zhǎng)時(shí)，材料替換方式；
圖3為L(zhǎng)ayerl上PCIE走線較長(zhǎng)時(shí)，PCB板材替換方式；
圖4為芯板core更換low loss材料；
圖5為化片Prepreg更換low loss材料。

【具體實(shí)施方式】
[0015]下面參照附圖，通過(guò)【具體實(shí)施方式】，對(duì)本發(fā)明進(jìn)一步說(shuō)明:
一種性價(jià)比較好的PCB設(shè)計(jì)方法，為滿足高速信號(hào)質(zhì)量且有效降低產(chǎn)品設(shè)計(jì)質(zhì)量，所述PCB采用PCB材料混壓設(shè)計(jì)方式，PCB板上使用normal loss和low loss材料兩種，其中,在PCB板上高速信號(hào)走線層使用Low loss材料,普通低速信號(hào)走線層使用normal loss材料。
[0016]事先將主板上的高速信號(hào)全部集中在PCB同層或幾層上，這樣，PCB板上使用的low loss材料的數(shù)量將大幅降低。因此，可有效降低產(chǎn)品的開(kāi)發(fā)成本。
[0017]根據(jù)layout實(shí)際走線模式,在PCB疊層中，位于某Signal Layer上的PCIE trace長(zhǎng)度超出spec規(guī)定，而其他信號(hào)層QPI/PCIE長(zhǎng)度均滿足spec要求，將該信號(hào)層所在的Prepreg材料，由normal loss材料更換為low loss材料。
[0018]為滿足產(chǎn)品設(shè)計(jì)需求和有效降低產(chǎn)品開(kāi)發(fā)費(fèi)用，對(duì)違反spec規(guī)定的設(shè)計(jì)，將采用PCB疊層材料壓合設(shè)計(jì)模式,根據(jù)layout實(shí)際走線模式,確定材料替換及l(fā)ayout優(yōu)化方式。如上圖1在PCB疊層中，對(duì)于位于Signal Layerl上的PCIE trace長(zhǎng)度超出spec規(guī)定,而其他信號(hào)層QPI/PCIE長(zhǎng)度均滿足spec要求，那樣，我們僅需更換Iayerl和layer2之間的Prepreg材料即可,如圖3所示。
[0019]對(duì)于PCB疊層中，當(dāng)位于CORE層走線的信號(hào)較長(zhǎng)時(shí)，其他信號(hào)仍滿足spec要求時(shí)，將該信號(hào)走線布置到Prepreg材料層，同時(shí)將該P(yáng)repreg材料層由normal loss材料更換為low loss材料。
[0020]如圖4所示，由于器件擺放問(wèn)題，原先內(nèi)層走線的QPI信號(hào)較長(zhǎng)，而外層PCIE仍滿足spec要求時(shí)，通常會(huì)考慮更換layer2與layer3之間芯板corel和layer6與layer7之間芯板core3的材料為low loss性能。
[0021]但經(jīng)過(guò)咨詢材料商，通常芯板Core的價(jià)格要高于化片Pr印reg。因此，我們將內(nèi)層QPI信號(hào)布置到外層Layerl&Layerf進(jìn)行布線，這樣，不僅能有效保證信號(hào)質(zhì)量，也可進(jìn)步降低產(chǎn)品開(kāi)發(fā)成本，如圖5所示。
【權(quán)利要求】
1.一種性價(jià)比較好的PCB設(shè)計(jì)方法，其特征在于:所述PCB采用PCB材料混壓設(shè)計(jì)方式,PCB板上使用normal loss和low loss材料兩種,其中,在PCB板上高速信號(hào)走線層使用Low loss材料,普通低速信號(hào)走線層使用normal loss材料。
2.根據(jù)權(quán)利要求1所述的一種性價(jià)比較好的PCB設(shè)計(jì)方法，其特征在于:將主板上的高速信號(hào)全部集中在PCB同層或幾層上。
3.根據(jù)權(quán)利要求1或2所述的一種性價(jià)比較好的PCB設(shè)計(jì)方法，其特征在于:根據(jù)layout實(shí)際走線模式,在PCB疊層中，位于某Signal Layer上的PCIE trace長(zhǎng)度超出spec規(guī)定，而其他信號(hào)層QPI/PCIE長(zhǎng)度均滿足spec要求，將該信號(hào)層所在的Pi^preg材料，由normal loss材料更換為low loss材料。
4.根據(jù)權(quán)利要求2或3所述的一種性價(jià)比較好的PCB設(shè)計(jì)方法，其特征在于:對(duì)于PCB疊層中，當(dāng)位于CORE層走線的信號(hào)較長(zhǎng)時(shí)，其他信號(hào)仍滿足spec要求時(shí)，將該信號(hào)走線布置到Prepreg材料層，同時(shí)將該P(yáng)repreg材料層由normal loss材料更換為low loss材料。
【文檔編號(hào)】G06F17/50GK104182593SQ201410448203
【公開(kāi)日】2014年12月3日 申請(qǐng)日期:2014年9月4日 優(yōu)先權(quán)日:2014年9月4日
【發(fā)明者】武寧, 吳福寬 申請(qǐng)人:浪潮電子信息產(chǎn)業(yè)股份有限公司