時鐘發(fā)生裝置、時鐘發(fā)生方法以及電子裝置制造方法
【專利摘要】本發(fā)明揭露一種時鐘發(fā)生器、時鐘發(fā)生方法以及電子裝置。其中時鐘發(fā)生器，包含：可控時鐘源，配置以生成時鐘驅(qū)動裝置的時鐘信號；以及跳頻控制器，配置以控制所述可控時鐘源使得所述時鐘信號具有從一個時鐘頻率至另一時鐘頻率的至少一個頻率轉(zhuǎn)換，其中在所述至少一個頻率轉(zhuǎn)換期間，所述可控時鐘源保持在鎖頻狀態(tài)。本發(fā)明提供的時鐘發(fā)生器、時鐘發(fā)生方法以及電子裝置可實現(xiàn)省電以及不間斷存取存儲裝置的技術效果。
【專利說明】時鐘發(fā)生裝置、時鐘發(fā)生方法以及電子裝置
[0001]交叉引用
[0002]本發(fā)明要求如下優(yōu)先權(quán):編號為61/858,742，申請日為2013年7月26日的美國臨時專利申請。上述美國臨時專利申請在此一并作為參考。

【技術領域】
[0003]本發(fā)明涉及一種時鐘驅(qū)動裝置所用時鐘信號的時鐘頻率改變方法。特別地，本發(fā)明涉及一種在可控時鐘源(controllable clock source)處于鎖頻(frequency-locked)狀態(tài)下控制可控時鐘源以生成具有頻率轉(zhuǎn)換的時鐘信號的裝置及其方法。

【背景技術】
[0004]存儲裝置是電子裝置中的關鍵部件。例如，存儲裝置可包含用于緩沖指令與數(shù)據(jù)的動態(tài)隨機存取存儲器(Dynamic Random Access Memory, DRAM)。本領域技術人員可知，電子裝置的計算負載并不總是處于高值。如果正常模式下存儲裝置工作在最高時鐘頻率下，將導致較高的電量消耗。在電子裝置的計算負載小于閾值時，傳統(tǒng)的電源管理設計可改變存儲器時鐘的時鐘頻率。降低時鐘頻率也使得供電電壓隨之下降，這樣可降低電量消耗并且延長電池壽命(如果電子裝置是使用電池供電的便攜式裝置)。
[0005]通常，由時鐘發(fā)生器生成存儲器時鐘，例如鎖相環(huán)(Phase-Locked Loop, PLL)。當允許降低存儲裝置的時鐘頻率時，存儲控制器控制存儲裝置進入自行更新模式(self-refresh mode)，然后調(diào)整PLL從而改變存儲器時鐘的時鐘頻率。然而，當PLL的輸入具有顯著頻率改變時，時鐘發(fā)生器生成的存儲器時鐘不能快速追蹤到PLL輸入的頻率改變。因此，PLL留在鎖頻狀態(tài)。在PLL再次進入鎖頻狀態(tài)之前，生成存儲器時鐘處于不穩(wěn)定狀態(tài)。然而，PLL需要一段時間以再次進入鎖頻狀態(tài)從而提供具有降低時鐘頻率的穩(wěn)定存儲器時鐘。因此，在PLL提供具有降低時鐘頻率的穩(wěn)定存儲器時鐘以及存儲裝置離開自行更新模式之前，系統(tǒng)不能存取存儲裝置。如果存在需要立即存取存儲裝置的實時任務，其中由于頻率改變導致無法存取存儲裝置，則不能正常實施實時任務，這樣會引起系統(tǒng)故障。


【發(fā)明內(nèi)容】

[0006]有鑒于此，本發(fā)明揭露一種時鐘發(fā)生器、時鐘發(fā)生方法以及電子裝置。
[0007]本發(fā)明一實施例提供一種時鐘發(fā)生器，包含:可控時鐘源，配置以生成時鐘驅(qū)動裝置的時鐘信號；以及跳頻控制器，配置以控制所述可控時鐘源使得所述時鐘信號具有從一個時鐘頻率至另一時鐘頻率的至少一個頻率轉(zhuǎn)換，其中在所述至少一個頻率轉(zhuǎn)換期間，所述可控時鐘源保持在鎖頻狀態(tài)。
[0008]本發(fā)明另一實施例提供一種時鐘發(fā)生方法，包含:使用可控時鐘源生成時鐘驅(qū)動裝置的時鐘信號；以及控制所述可控時鐘源使得所述時鐘信號具有從一個時鐘頻率至另一時鐘頻率的至少一個頻率轉(zhuǎn)換，其中在所述至少一個頻率轉(zhuǎn)換期間，控制所述至少一個頻率轉(zhuǎn)換以防止所述可控時鐘源離開鎖頻狀態(tài)。
[0009]本發(fā)明另一實施例提供一種電子裝置，包含:存儲控制器，配置以控制存儲裝置的存??；以及處理器，配置以執(zhí)行校正操作從而找出在所述存儲裝置的第一時鐘頻率下存儲控制器參數(shù)的第一設定范圍，找出在所述存儲裝置的第二時鐘頻率下所述存儲控制器參數(shù)的第二設定范圍，以及根據(jù)所述第一設定范圍與第二設定范圍的重疊范圍確定所述存儲控制器參數(shù)的校正設定。
[0010]本發(fā)明另一實施例提供一種電子裝置，包含:處理器，配置以執(zhí)行校正操作從而找出在存儲裝置的數(shù)據(jù)選通信號與時鐘信號之間的偏差值；以及時鐘發(fā)生器，包含:可控時鐘源，配置以生成所述存儲裝置的時鐘信號；以及跳頻控制器，配置以根據(jù)所述偏差值控制所述可控時鐘源的頻率跳變。
[0011]本發(fā)明提供的時鐘發(fā)生器、時鐘發(fā)生方法以及電子裝置可實現(xiàn)省電以及不間斷存取存儲裝置的技術效果。

【專利附圖】

【附圖說明】
[0012]圖1是根據(jù)本發(fā)明實施例描述的電子裝置示意圖；
[0013]圖2描述由圖1所示的跳頻控制器控制的具有頻率跳變的DFS示意圖；
[0014]圖3描述由圖1所示的跳頻控制器控制的具有頻率跳變的SSC示意圖；
[0015]圖4是根據(jù)本發(fā)明實施例描述的開機校正操作流程圖。

【具體實施方式】
[0016]在說明書及權(quán)利要求書當中使用了某些詞匯來指稱特定的元件。所屬【技術領域】的技術人員應可理解，硬件制造商可能會用不同的名詞來稱呼同一個元件。本說明書及權(quán)利要求書并不以名稱的差異作為區(qū)分元件的方式，而是以元件在功能上的差異作為區(qū)分的準貝U。在通篇說明書及權(quán)利要求項中所提及的“包含”為一開放式的用語，故應解釋成“包含但不限定于”。此外，“耦接”一詞在此包含任何直接及間接的電氣連接手段。因此，若文中描述第一裝置耦接于第二裝置，則代表第一裝置可直接電氣連接于第二裝置，或透過其它裝置或連接手段間接地電氣連接至第二裝置。
[0017]接下來的描述是實現(xiàn)本發(fā)明的最佳實施例，其是為了描述本發(fā)明原理的目的，并非對本發(fā)明的限制?？梢岳斫獾厥?，本發(fā)明實施例可由軟件、硬件、固件或其任意組合來實現(xiàn)。
[0018]本發(fā)明的主要內(nèi)容是當時鐘發(fā)生器正在改變存儲裝置的時鐘頻率時，系統(tǒng)依然可以存取存儲裝置(例如時鐘驅(qū)動的DRAM或任何其他存儲裝置)。例如，時鐘發(fā)生器可使用跳頻方案以生成具有分段/平滑頻率改變的時鐘信號。因為跳頻方案可防止時鐘發(fā)生器留在鎖頻狀態(tài)，所以時鐘發(fā)生器能夠輸出鎖頻的時鐘信號。另外，存儲裝置的內(nèi)部時鐘電路能夠追蹤時鐘發(fā)生器生成的時鐘信號的頻率變化，從而使得在頻率改變期間存儲裝置可正常運作。這樣，在改變存儲器時鐘的時鐘頻率進程中可正常實施實時任務。更優(yōu)地，降低的時鐘頻率也可降低供電電壓，從而取得更好的節(jié)電效果。下面段落將詳細介紹本發(fā)明的技術細節(jié)。
[0019]圖1是根據(jù)本發(fā)明實施例描述的電子裝置示意圖。根據(jù)示例但并不限制，電子裝置100可為使用上述跳頻方案的移動手機，其中處于節(jié)電目的，可使用上述跳頻方案去改變存儲器時鐘頻率。電子裝置100也可為平板電腦、可穿戴設備、筆記本電腦或任何其他具有或耦接存儲裝置的電子裝置。如圖1所示，電子裝置100可包含處理器102、存儲控制器104以及存儲裝置(例如時鐘驅(qū)動的DRAM或任何其他存儲裝置)106。存儲控制器104可包含控制中心107以及時鐘發(fā)生器108。可配置存儲控制器104控制存儲裝置106的存取(例如讀寫)。因此，處理器102可向存儲控制器104發(fā)布讀請求用于讀取存儲裝置106的讀地址的存儲數(shù)據(jù)，以及可向存儲控制器104發(fā)布寫請求用于向存儲裝置106的寫地址寫入輸入數(shù)據(jù)。值得注意的是，圖1僅顯示與本發(fā)明技術特征相關聯(lián)的電路單元。實際上，電子裝置100可包含其他用于實現(xiàn)設計功能的電路單元。
[0020]存儲控制器104的控制中心107可負責處理來自電子裝置100中的其他電路單元(例如處理器102)發(fā)布的讀請求與寫請求。具體地，控制中心107可通過數(shù)據(jù)信號、地址與命令信號以及控制信號與存儲裝置106進行通信。例如，數(shù)據(jù)信號可包含數(shù)據(jù)選通(data strobe, DQS)信號、數(shù)據(jù)選通補償(data strobe complement, DQS#)信號、數(shù)據(jù)(DQ)信號等。地址與命令信號可包含存儲塊地址(Bank Address, BA)信號、地址(ADDR)信號以及例如行地址選通(Row Address Strobe, RAS)信號、列地址選通(Column AddressStrobe，CAS)信號、寫啟動(Write Enable，WE)信號等的命令輸入?？刂菩盘柨砂瑫r鐘啟動(Clock Enable, CKE)信號、芯片選擇(Chip Select, CS)信號、片內(nèi)終端(On-DieTerminat1n, 0DT)信號等。本領域技術人員可理解上述信號的細節(jié)，為了簡潔起見省略對其進一步的描述。
[0021]存儲裝置106可為時鐘驅(qū)動裝置，因此存儲裝置106需要時鐘信號CK以執(zhí)行其指定功能。在本實施例中，時鐘發(fā)生器108可包含跳頻控制器(frequency hoppingcontroller) 112與可控時鐘源114。在圖1中，跳頻控制器112作為存儲控制器104的一部分。然而，本發(fā)明并不局限于此?？蛇x擇地，可將跳頻控制器112安置在不同的電路區(qū)塊，例如基頻(BB)芯片。即，跳頻控制器112可為存儲控制器104的外部單元。因此，本發(fā)明的時鐘發(fā)生器108包含存儲控制器104的內(nèi)部單元(例如可控時鐘源114)以及存儲控制器104的外部單元(例如跳頻控制器112)。上述可替換的設計也落入本發(fā)明的保護范圍。接下來，將基于圖1所示的示例結(jié)構(gòu)詳細描述時鐘發(fā)生器108的技術特征。
[0022]可配置可控時鐘源114生成存儲裝置106的時鐘信號CK。例如，使用鎖相環(huán)(PLL)配置可控時鐘源114，其中PLL用作頻率合成器。跳頻控制器112可耦接可控時鐘源114，并且用于控制可控時鐘源114以設定時鐘信號CK的時鐘頻率。當電子裝置100的計算負載降低時，可處于節(jié)電考慮，控制時鐘信號CK具有降低的時鐘頻率。在本示例中，跳頻控制器112可使得時鐘信號CK具有從一個時鐘頻率(例如存儲裝置106支持的最高時鐘頻率)到另一時鐘頻率(例如存儲裝置106支持的較低時鐘頻率)的至少一次頻率轉(zhuǎn)換，其中可控時鐘源114在上述至少一次頻率轉(zhuǎn)換期間保持在鎖頻狀態(tài)。因為跳頻控制器112可防止可控時鐘源114離開鎖頻狀態(tài)，因此可控時鐘源114不需要花費額外時間重新進入鎖頻狀態(tài)就可以生成鎖頻時鐘。
[0023]在一示例跳頻設計中，可配置跳頻控制器112使用動態(tài)頻率調(diào)節(jié)(DynamicFrequency Scaling, DFS)來控制時鐘信號CK的頻率轉(zhuǎn)換。圖2描述由圖1所示的跳頻控制器112控制的具有頻率跳變的DFS示意圖。從當前時鐘頻率F.至目標時鐘頻率Fto的頻率轉(zhuǎn)換可為一平滑頻率轉(zhuǎn)換，如具有直線斜率的特征曲線CVl所示。為了加快從當前時鐘頻率F.至目標時鐘頻率Fto的頻率轉(zhuǎn)換，DFS可控制時鐘信號CK以具有分段頻率轉(zhuǎn)換，例如具有不同斜率的特征曲線CV2所示。在本示例中，初始斜率的絕對值設定為較大數(shù)值以在短時間內(nèi)迅速改變時鐘頻率，這樣可縮短從Feur至Ftm的頻率轉(zhuǎn)換所需的處理時間。值得注意的是，應該適當控制初始斜率以保持可控時鐘源114仍處于鎖頻狀態(tài)。接著，逐步減小斜率的絕對值使得時鐘頻率在不超調(diào)情況下接近Fto。在時鐘頻率隨時間改變期間，跳頻控制器112可防止時鐘頻率突然跳頻并超出頻率改變的閾值，從而將可控時鐘源114保持在鎖頻狀態(tài)。
[0024]值得注意的是，應該適當控制平滑頻率轉(zhuǎn)換或分段頻率轉(zhuǎn)換以確?？煽貢r鐘源108停留在鎖頻狀態(tài)。圖2描述從低時鐘頻率至高時鐘頻率的平滑/分段頻率轉(zhuǎn)換。然而，跳頻控制器112可使用相同的基于DFS的頻率跳變方法實現(xiàn)將時鐘信號CK從高時鐘頻率至低時鐘頻率的平滑/分段頻率轉(zhuǎn)換。為了簡潔起見，省略對上述頻率轉(zhuǎn)換的描述。
[0025]在另一示例頻率跳變設計中，可配置跳頻控制器112使用擴頻鐘控(SpreadSpectrum Clocking, SSC)來控制時鐘信號CK的連續(xù)頻率轉(zhuǎn)換。圖3描述由圖1所示的跳頻控制器112控制的具有頻率跳變的SSC示意圖。跳頻控制器112可使用自由振蕩模式控制可控時鐘源114，從而使得時鐘信號CK在第一時鐘頻率F1與第二時鐘頻率F2之間反復改變其時鐘頻率。換句話說，時鐘信號CK的時鐘頻率逐步地從第一時鐘頻率F1向第二時鐘頻率F2移動并且逐步地從第二時鐘頻率F2向第一時鐘頻率F1移動。在本實施例中，第二時鐘頻率F2是存儲裝置106支持的最高時鐘頻率，并且基于三角波調(diào)整上述第二時鐘頻率F2以生成第一時鐘頻率Fp例如，當將SSC振幅設定為8%時，F(xiàn)1等于(1-8%)XF2。
[0026]在第一方案中，當存儲裝置106的時鐘啟動(CKE)控制信號有效(assert)時(即CKE為I)，跳頻控制器112可控制可控時鐘源114以使得時鐘信號CK具有頻率轉(zhuǎn)換。因此，在后臺執(zhí)行時鐘信號CK的DFS/SSC進程，從而使得存儲裝置106仍然在運行期間進行存取。因為跳頻控制器112防止可控時鐘源114離開鎖頻狀態(tài)，所以時鐘信號CK的時鐘頻率不能具有明顯的頻率改變，這樣允許存儲裝置106的內(nèi)部時鐘電路迅速追蹤到時鐘信號CK的頻率變化。這樣，在頻率改變期間，存儲裝置106仍正常運作。例如，存儲裝置106可為DRAM，并且為了省電，可控制時鐘信號CK在1600MHz-1066MHz之間進行頻率轉(zhuǎn)換。
[0027]此外，當存儲裝置106的時鐘信號CK具有從一個時鐘頻率至另一時鐘頻率的轉(zhuǎn)換時，存儲控制器104可使用相同集合的存儲器時序參數(shù)。在一示例設計中，當啟動電子裝置100時，處理器102可執(zhí)行開機校正操作(boot-time calibrat1n operat1n)以校正至少一個存儲控制器參數(shù)(memory controller parameter),并且當上述跳頻方案調(diào)整時鐘信號CK的時鐘頻率時,存儲控制器104可執(zhí)行運行中追蹤(run-time track)操作以動態(tài)調(diào)整上述至少一個存儲控制器參數(shù)。例如，開機校正操作檢查的存儲控制器參數(shù)可包含數(shù)據(jù)選通(DQS)窗口以及數(shù)據(jù)鎖存(DATLAT)時間。此外，開機校正操作可進一步檢查存儲裝置106的固有特性，例如存儲裝置106的數(shù)據(jù)選通信號與時鐘信號CK之間的偏差值tDQSCK。
[0028]圖4是根據(jù)本發(fā)明實施例描述的開機校正操作流程圖。如果實際的結(jié)果相同，可不按照圖4所示的具體順序執(zhí)行方法步驟。此外，根據(jù)本發(fā)明的不同實施例可省略一個或多個步驟。例如，在某些實施例中可部分或全部省略步驟406、410、414。處理器102可通過運行校正軟件模塊的程序代碼執(zhí)行上述開機校正操作，并且簡單總結(jié)如下:
[0029]步驟402:啟動電子裝置100。
[0030]步驟404:找出在存儲裝置106的第一時鐘頻率下DQS窗口的第一設定范圍。例如，第一時鐘頻率是時鐘信號CK的頻率轉(zhuǎn)換的最低時鐘頻率，或低于存儲裝置106的標稱時鐘頻率的時鐘頻率。
[0031]步驟406:找出在存儲裝置106的第一時鐘頻率下DATLAT時間的第一設定范圍。
[0032]步驟408:找出在存儲裝置106的第二時鐘頻率下DQS窗口的第二設定范圍。例如，第二時鐘頻率是時鐘信號CK的頻率轉(zhuǎn)換的最高時鐘頻率，或存儲裝置106支持的最高時鐘頻率(即標稱時鐘頻率)。
[0033]步驟410:找出在存儲裝置106的第二時鐘頻率下DATLAT時間的第二設定范圍。
[0034]步驟412:根據(jù)DQS窗口的第一設定范圍與第二設定范圍的重疊范圍確定DQS窗口的校正設定。
[0035]步驟414:根據(jù)DATLAT時間的第一設定范圍與第二設定范圍的重疊范圍確定DATLAT時間的校正設定。
[0036]步驟416:找出存儲裝置106的數(shù)據(jù)選通信號與時鐘信號CK之間的偏差值tDQSCK。例如，在存儲裝置106的第二時鐘頻率下可評估偏差值tDQSeK。
[0037]在步驟412，可檢查DQS窗口的第一設定范圍與第二設定范圍的重疊范圍以微調(diào)DQS窗口設定。這樣，DQS窗口的校正設定能夠滿足消除信號噪聲及/或DQS信號的不良信號區(qū)域的需求，其中上述信號噪聲及/或DQS信號的不良信號區(qū)域是在第一時鐘頻率與第二時鐘頻率的任意一個中生成的。
[0038]在步驟414，可檢查DATLAT時間的第一設定范圍與第二設定范圍的重疊范圍以微調(diào)DATLAT時間設定。這樣，由于在第一時鐘頻率與第二時鐘頻率的任意一個中執(zhí)行讀操作，所以DATLAT時間的校正設定能夠滿足保持來自于存儲裝置106的讀數(shù)據(jù)的讀數(shù)據(jù)保護需求。
[0039]在完成開機校正操作后，電子裝置100可進入正常模式以執(zhí)行其指定功能。首先，可基于開機校正結(jié)果配置存儲控制器104，并且上述存儲控制器104可生成具有存儲裝置106的標稱時鐘頻率的時鐘信號CK(即存儲裝置106支持的最高時鐘頻率)。當遇到存儲器時鐘頻率減小的情況，跳頻控制器112可控制可控時鐘源114以使得時鐘信號CK具有從最高時鐘頻率至較低時鐘頻率的轉(zhuǎn)換，其中存儲裝置106支持上述時鐘頻率。進一步地，在頻率轉(zhuǎn)換期間，激活運行中追蹤機制以動態(tài)調(diào)整存儲控制器參數(shù)(例如DQS窗口及/或DATLAT時間)。這樣可使得存儲裝置106在不同的時鐘頻率下進行正確存取。
[0040]跳頻控制器112可參考存儲裝置106的DQS信號與時鐘信號CK之間的偏差值tDQSCK以控制可控時鐘源114的頻率跳變。在一實施例中，可基于上述偏差值tDQSC:K設定從一個時鐘頻率到另一時鐘頻率的頻率轉(zhuǎn)換。例如，當上述偏差值tDQSQi具有較小值時，允許時鐘信號CK具有從1600MHz至1066MHz的較大頻率轉(zhuǎn)換；并且當上述偏差值tDQSeK具有較大值時，僅允許時鐘信號CK具有從1600MHz至1466MHz的較小頻率轉(zhuǎn)換。換句話說，跳頻控制器112可參考上述偏差值tDQSC:K決定頻率轉(zhuǎn)換范圍，從而使得當調(diào)整存儲器時鐘頻率時存儲裝置仍能正常工作。在上述偏差值tDQSC:K大于預設閾值的較差情況下，可禁止上述頻率跳變功能。例如，可進一步配置跳頻控制器112以比較偏差值tDQSCK與預設閾值，并且當比較結(jié)果指示偏差值tDQSQi大于預設閾值時，禁能可控時鐘源114的頻率跳變。
[0041]在上述實施例中，當存儲裝置106的時鐘啟動(CKE)控制信號有效時(即CKE為I)，激活可控時鐘源114的頻率跳變。而且當?shù)碗娖叫酒x擇(CS)信號有效時(即CS為O)，激活可控時鐘源114的頻率跳變。在頻率變化期間允許存取存儲裝置106。如果存在實時任務需要立即存取存儲裝置106，則實時任務可正常運作。然而，這只是為了描述的目的，并不是對本發(fā)明的限制。在一替換設計中，當存儲裝置106的時鐘啟動(CKE)控制信號無效時(即CKE為O)，跳頻控制器112可控制可控時鐘源114以使得時鐘信號CK具有頻率轉(zhuǎn)換。上述內(nèi)容也落入本發(fā)明的保護范圍。
[0042]在上述實施例中，可在電子裝置100中安置時鐘發(fā)生器108以向存儲裝置106(例如時鐘驅(qū)動的DRAM或任何其他存儲裝置)提供時鐘信號CK。然而，本發(fā)明并不局限于此。使用本發(fā)明時鐘發(fā)生器108的任意電子裝置向時鐘驅(qū)動裝置提供時鐘信號皆落入本發(fā)明的保護范圍。
[0043]在不脫離本發(fā)明精神或本質(zhì)特征的情況下，可以其他特定形式實施本發(fā)明。描述示例被認為說明的所有方面并且無限制。因此，本發(fā)明的范圍由權(quán)利要求書指示，而非前面描述。所有在權(quán)利要求等同的方法與范圍中的變化皆屬于本發(fā)明的涵蓋范圍。
【權(quán)利要求】
1.一種時鐘發(fā)生器，包含: 可控時鐘源，配置以生成時鐘驅(qū)動裝置的時鐘信號；以及 跳頻控制器，配置以控制所述可控時鐘源使得所述時鐘信號具有從一個時鐘頻率至另一時鐘頻率的至少一個頻率轉(zhuǎn)換，其中在所述至少一個頻率轉(zhuǎn)換期間，所述可控時鐘源保持在鎖頻狀態(tài)。
2.如權(quán)利要求1所述的時鐘發(fā)生器，其特征在于，所述時鐘驅(qū)動裝置是存儲裝置。
3.如權(quán)利要求2所述的時鐘發(fā)生器，其特征在于，當所述存儲裝置的時鐘啟動控制信號有效時，所述跳頻控制器控制所述可控時鐘源使得所述時鐘信號具有所述至少一個頻率轉(zhuǎn)換。
4.如權(quán)利要求2所述的時鐘發(fā)生器，其特征在于，當所述存儲裝置的時鐘啟動控制信號無效時，所述跳頻控制器控制所述可控時鐘源使得所述時鐘信號具有所述至少一個頻率轉(zhuǎn)換。
5.如權(quán)利要求1所述的時鐘發(fā)生器，其特征在于，配置所述跳頻控制器以使用動態(tài)頻率調(diào)節(jié)控制所述時鐘信號的所述至少一個頻率轉(zhuǎn)換。
6.如權(quán)利要求1所述的時鐘發(fā)生器，其特征在于，配置所述跳頻控制器以使用擴頻鐘控控制所述時鐘信號的所述至少一個頻率轉(zhuǎn)換。
7.—種時鐘發(fā)生方法,包含: 使用可控時鐘源生成時鐘驅(qū)動裝置的時鐘信號；以及 控制所述可控時鐘源使得所述時鐘信號具有從一個時鐘頻率至另一時鐘頻率的至少一個頻率轉(zhuǎn)換，其中在所述至少一個頻率轉(zhuǎn)換期間，控制所述至少一個頻率轉(zhuǎn)換以防止所述可控時鐘源離開鎖頻狀態(tài)。
8.如權(quán)利要求7所述的時鐘發(fā)生方法，其特征在于，所述時鐘驅(qū)動裝置是存儲裝置。
9.如權(quán)利要求8所述的時鐘發(fā)生方法，其特征在于，當所述存儲裝置的時鐘啟動控制信號有效時，執(zhí)行控制所述可控時鐘源使得所述時鐘信號具有所述至少一個頻率轉(zhuǎn)換的步驟。
10.如權(quán)利要求8所述的時鐘發(fā)生方法，其特征在于，當所述存儲裝置的時鐘啟動控制信號無效時，執(zhí)行控制所述可控時鐘源使得所述時鐘信號具有所述至少一個頻率轉(zhuǎn)換的步驟。
11.如權(quán)利要求7所述的時鐘發(fā)生方法，其特征在于，所述控制所述可控時鐘源使得所述時鐘信號具有所述至少一個頻率轉(zhuǎn)換的步驟包含: 使用動態(tài)頻率調(diào)節(jié)控制所述時鐘信號的所述至少一個頻率轉(zhuǎn)換。
12.如權(quán)利要求7所述的時鐘發(fā)生方法，其特征在于，所述控制所述可控時鐘源使得所述時鐘信號具有所述至少一個頻率轉(zhuǎn)換的步驟包含: 使用擴頻鐘控控制所述時鐘信號的所述至少一個頻率轉(zhuǎn)換。
13.一種電子裝置，包含: 存儲控制器，配置以控制存儲裝置的存??；以及 處理器，配置以執(zhí)行校正操作從而找出在所述存儲裝置的第一時鐘頻率下存儲控制器參數(shù)的第一設定范圍，找出在所述存儲裝置的第二時鐘頻率下所述存儲控制器參數(shù)的第二設定范圍，以及根據(jù)所述第一設定范圍與第二設定范圍的重疊范圍確定所述存儲控制器參數(shù)的校正設定。
14.如權(quán)利要求13所述的電子裝置，其特征在于，所述存儲控制器參數(shù)是數(shù)據(jù)選通窗□。
15.如權(quán)利要求13所述的電子裝置，其特征在于，所述存儲控制器參數(shù)是數(shù)據(jù)鎖存時間。
16.一種電子裝置，包含: 處理器，配置以執(zhí)行校正操作從而找出在存儲裝置的數(shù)據(jù)選通信號與時鐘信號之間的偏差值；以及 時鐘發(fā)生器，包含:可控時鐘源，配置以生成所述存儲裝置的時鐘信號；以及跳頻控制器，配置以根據(jù)所述偏差值控制所述可控時鐘源的頻率跳變。
17.如權(quán)利要求16所述的電子裝置，其特征在于，配置所述跳頻控制器以根據(jù)所述偏差值設定從一個時鐘頻率至另一時鐘頻率的頻率轉(zhuǎn)換。
18.如權(quán)利要求17所述的電子裝置，其特征在于，配置所述跳頻控制器以使用動態(tài)頻率調(diào)節(jié)控制所述時鐘信號的所述頻率轉(zhuǎn)換。
19.如權(quán)利要求17所述的電子裝置，其特征在于，配置所述跳頻控制器以使用擴頻鐘控控制所述時鐘信號的所述頻率轉(zhuǎn)換。
20.如權(quán)利要求16所述的電子裝置，其特征在于，配置所述跳頻控制器以比較所述偏差值與預設閾值，并且當比較結(jié)果指示所述偏差值大于所述預設閾值時禁能所述可控時鐘源的所述頻率跳變。
【文檔編號】G06F1/08GK104345770SQ201410357156
【公開日】2015年2月11日 申請日期:2014年7月25日 優(yōu)先權(quán)日:2013年7月26日
【發(fā)明者】曹友銘, 陳俊良, 李承家 申請人:聯(lián)發(fā)科技股份有限公司