一種改進(jìn)型部分并行架構(gòu)乘法器及其處理方法
【專利摘要】本發(fā)明公開了一種改進(jìn)型部分并行架構(gòu)乘法器及其處理方法，屬于數(shù)字信號(hào)與系統(tǒng)【技術(shù)領(lǐng)域】，包括外部模塊、第一選擇開關(guān)、控制模塊、部分積運(yùn)算模塊以及第一、第二、第三移位寄存器組；所述部分積運(yùn)算模塊包括第二、第三選擇開關(guān)、高位加法器組和低位加法器組，部分積運(yùn)算模塊并行完成各階段部分積的運(yùn)算并將結(jié)果通過移位寄存器組保存，控制模塊產(chǎn)生其他各模塊的工作使能信號(hào)、各階段相應(yīng)模塊的操作數(shù)選擇信號(hào)以及輸出使能信號(hào)，選擇開關(guān)根據(jù)控制信號(hào)選取相應(yīng)操作數(shù)送入移位寄存器組中完成移位操作。通過對加法器的復(fù)用，可以大大降低加法器寄存器數(shù)量，從而節(jié)省硬件資源。同時(shí)，在進(jìn)行乘法運(yùn)算時(shí)，采用了分級(jí)處理的方式，各級(jí)運(yùn)算并行執(zhí)行，降低了整體電路的運(yùn)算延時(shí)。
【專利說明】一種改進(jìn)型部分并行架構(gòu)乘法器及其處理方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種定點(diǎn)二進(jìn)制有/無符號(hào)數(shù)的乘法運(yùn)算及其硬件電路實(shí)現(xiàn)，具體涉 及乘法運(yùn)算中的部分積運(yùn)算方法以及加法器復(fù)用，為一種具有較快計(jì)算速度和低復(fù)雜度的 乘法器電路結(jié)構(gòu)。

【背景技術(shù)】
[0002] 在數(shù)字信號(hào)處理領(lǐng)域和通信【技術(shù)領(lǐng)域】，乘法運(yùn)算作為一種基本的運(yùn)算方法之一有 著極為廣泛的應(yīng)用。在涉及到硬件電路實(shí)現(xiàn)時(shí)，高處理速度和低復(fù)雜度一直都是人們追求 的目標(biāo)。乘法器作為數(shù)字信號(hào)處理器中的重要組成部分，在圖像、語音等數(shù)字信號(hào)處理領(lǐng)域 扮演著不可替代的重要角色，并在很大程度上左右著系統(tǒng)的整體性能。此外，在微處理器、 數(shù)字電視芯片以及基帶通信芯片等各種專業(yè)集成電路中也得到了廣泛的使用。
[0003] 乘法器的硬件架構(gòu)有移位累加架構(gòu)，全并行流水線架構(gòu)，查找表架構(gòu)以及布思編 碼乘法器架構(gòu)等。傳統(tǒng)移位累加乘法器采用串行輸入和并行輸出的方式進(jìn)行數(shù)據(jù)處理，在 進(jìn)行部分積運(yùn)算時(shí)，根據(jù)乘數(shù)相應(yīng)位數(shù)是否為1決定當(dāng)前部分積運(yùn)算結(jié)果。對于N位的乘 數(shù)與被乘數(shù)乘法運(yùn)算，其處理延時(shí)為2N個(gè)時(shí)鐘周期，延時(shí)很大。全并行架構(gòu)流水線乘法器 在部分積運(yùn)算采用整體并行的方式進(jìn)行，通過增加加法器和寄存器的數(shù)量，使得各階段部 分積運(yùn)算可以同時(shí)進(jìn)行，實(shí)現(xiàn)流水線架構(gòu)。單級(jí)處理延時(shí)則為l〇g 2N個(gè)時(shí)鐘周期。布思編 碼算法對乘數(shù)進(jìn)行編碼操作，可以將操作數(shù)的位數(shù)壓縮，從而減少部分積運(yùn)算的次數(shù)。但是 其編碼較為復(fù)雜。查找表架構(gòu)乘法器的運(yùn)算速度很快，通過查找表的方式將運(yùn)算結(jié)果輸出， 但是需要窮舉所有可能情況下的計(jì)算結(jié)果，并將其存儲(chǔ)，因此在操作數(shù)的位數(shù)較高時(shí)需要 極大的存儲(chǔ)空間。
[0004] 乘法器的應(yīng)用十分廣泛。例如在0FDM系統(tǒng)中，調(diào)制解調(diào)的核心模塊為IFFT/FFT 模塊，在FFT模塊中，基4蝶形運(yùn)算單元的使用十分廣泛。為了降低硬件的消耗，通常在基4 蝶形運(yùn)算單元中對乘法器架構(gòu)進(jìn)行優(yōu)化以降低復(fù)雜度。對于浮點(diǎn)數(shù)乘法運(yùn)算，其運(yùn)算過程 包括符號(hào)位處理，階碼處理，尾數(shù)處理及特殊情況處理。在對尾數(shù)進(jìn)行運(yùn)算時(shí)，采用的是定 點(diǎn)數(shù)乘法運(yùn)算的方式進(jìn)行處理。因此，對于尾數(shù)處理部分來說，優(yōu)化其處理方法對于減少硬 件消耗十分重要。


【發(fā)明內(nèi)容】

[0005] 發(fā)明目的：為了克服現(xiàn)有技術(shù)中存在的不足，本發(fā)明提供一種改進(jìn)型部分并行架 構(gòu)乘法器，通過對加法器的復(fù)用可以減少加法器和寄存器的數(shù)量，同時(shí)單級(jí)處理延時(shí)不變， 從而降低硬件復(fù)雜度，提升整體運(yùn)算速度。
[0006] 為實(shí)現(xiàn)上述目的，本發(fā)明采用的技術(shù)方案為：一種改進(jìn)型部分并行架構(gòu)乘法器，應(yīng) 用于被乘數(shù)和乘數(shù)位數(shù)均為N位二進(jìn)制數(shù)的乘法運(yùn)算，其中所述N = 2k，k為正整數(shù)，包括 第一選擇開關(guān)、控制模塊、部分積運(yùn)算模塊以及第一、第二、第三移位寄存器組；所述部分積 運(yùn)算模塊包括第二、第三選擇開關(guān)、高位加法器組和低位加法器組；
[0007] 所述外部模塊用于向控制模塊和第一移位寄存器組輸入復(fù)位信號(hào)，用于向控制模 塊輸入工作使能信號(hào)，用于向第一選擇開關(guān)和控制模塊輸入數(shù)據(jù)；
[0008] 所述第一選擇開關(guān)用于根據(jù)第一選通信號(hào)和外部模塊的輸入數(shù)據(jù)選擇待操作數(shù)， 并將該待操作數(shù)存入第一移位寄存器組；根據(jù)第一選通信號(hào)將第二移位寄存器組、第三移 位寄存器組發(fā)送的數(shù)據(jù)均送入到第一移位寄存器組；
[0009] 所述第一移位寄存器組用于根據(jù)第一移位控制信號(hào)完成待操作數(shù)、第二移位寄存 器組以及第三移位寄存器組發(fā)送的數(shù)據(jù)的保存與移位，同時(shí)將保存與移位的數(shù)據(jù)發(fā)送給第 二選擇開關(guān)、第三選擇開關(guān)；
[0010] 所述第二選擇開關(guān)用于根據(jù)第二選通信號(hào)從第一移位寄存器組發(fā)送的保存與移 位的數(shù)據(jù)中選取相應(yīng)數(shù)據(jù)送入部分積運(yùn)算模塊中的高位加法器組；
[0011] 所述第三選擇開關(guān)用于根據(jù)第三選通信號(hào)從第一移位寄存器組發(fā)送的保存與移 位的數(shù)據(jù)中選取相應(yīng)數(shù)據(jù)送入部分積運(yùn)算模塊中的低位加法器組；
[0012] 所述高位加法器組用于根據(jù)第一使能信號(hào)和第二選擇開關(guān)發(fā)送的數(shù)據(jù)進(jìn)行部分 積的運(yùn)算，同時(shí)將計(jì)算后的結(jié)果發(fā)送給第二移位寄存器；
[0013] 所述低位加法器組用于根據(jù)第二使能信號(hào)和第三選擇開關(guān)發(fā)送的數(shù)據(jù)進(jìn)行部分 積的運(yùn)算，同時(shí)將計(jì)算后的結(jié)果發(fā)送給第三移位寄存器；
[0014] 所述第二移位寄存器組用于根據(jù)第二移位控制信號(hào)完成高位加法器組輸入的數(shù) 據(jù)的保存與移位；同時(shí)將該數(shù)據(jù)發(fā)送給第一選擇開關(guān)，并且根據(jù)控制模塊的控制信號(hào)將最 終計(jì)算結(jié)果輸出；
[0015] 所述第三移位寄存器組用于根據(jù)第三移位控制信號(hào)完成低位加法器組輸入的數(shù) 據(jù)的保存與移位；同時(shí)將該數(shù)據(jù)發(fā)送給第一選擇開關(guān)；
[0016] 所述控制模塊用于根據(jù)工作使能信號(hào)和輸入數(shù)據(jù)產(chǎn)生第一選擇開關(guān)、第二選擇開 關(guān)、第三選擇開關(guān)相對應(yīng)的第一、第二、第三選通信號(hào)，并通過第一、第二、第三選通信號(hào)控 制相對應(yīng)的第一選擇開關(guān)、第二選擇開關(guān)、第三選擇開關(guān)；產(chǎn)生最終運(yùn)算結(jié)果的輸出使能信 號(hào)；產(chǎn)生第一、第二、第三移位寄存器組相對應(yīng)的第一、第二、第三移位控制信號(hào)，并通過第 一、第二、第三移位控制信號(hào)控制相對應(yīng)的第一、第二、第三移位寄存器組；產(chǎn)生高位加法器 組和低位加法器組相對應(yīng)的第一、第二使能信號(hào)，并通過第一、第二使能信號(hào)控制相對應(yīng)的 高位加法器組和低位加法器組的工作，同時(shí)根據(jù)使能輸出信號(hào)將最終運(yùn)算結(jié)果的使能信號(hào) 輸出；用于控制第二移位寄存器組將最終計(jì)算結(jié)果輸出。優(yōu)選的：所述第一選擇開關(guān)設(shè)置 有5N/2個(gè)輸入端口和2N個(gè)輸出端口，所述第二、第三選擇開關(guān)均設(shè)置有N/2個(gè)輸入端口和 N/2個(gè)輸出端口；所述第一移位寄存器組由N/2個(gè)2*N位寄存器和N/2個(gè)（N+1)位寄存器 組成；所述第二移位寄存器組由N/2個(gè)2*N位寄存器組成，所述第三移位寄存器組由N/2個(gè) 3*N/2位寄存器組成。
[0017] 優(yōu)選的：所述控制模塊包括計(jì)數(shù)器，所述計(jì)數(shù)器通過計(jì)數(shù)的方式產(chǎn)生第一、第二、 第三選通信號(hào)，第一、第二使能信號(hào)，第一、第二、第三移位控制信號(hào)以及輸出使能信號(hào)。
[0018] 一種改進(jìn)型部分并行架構(gòu)乘法器處理方法，電路開始工作時(shí)，外部模塊向控制模 塊和第一移位寄存器組輸入復(fù)位信號(hào)，向控制模塊輸入工作使能信號(hào)，向第一選擇開關(guān)和 控制模塊輸入數(shù)據(jù)；
[0019] 控制模塊根據(jù)工作使能信號(hào)和輸入數(shù)據(jù)產(chǎn)生第一選擇開關(guān)、第二選擇開關(guān)、第三 選擇開關(guān)相對應(yīng)的第一、第二、第三選通信號(hào)，并通過第一、第二、第三選通信號(hào)控制相對應(yīng) 的第一選擇開關(guān)、第二選擇開關(guān)、第三選擇開關(guān)；產(chǎn)生最終運(yùn)算結(jié)果的輸出使能信號(hào)；產(chǎn)生 第一、第二、第三移位寄存器組相對應(yīng)的第一、第二、第三移位控制信號(hào)，并通過第一、第二、 第三移位控制信號(hào)控制相對應(yīng)的第一、第二、第三移位寄存器組；產(chǎn)生高位加法器組和低位 加法器組相對應(yīng)的第一、第二使能信號(hào)，并通過第一、第二使能信號(hào)控制相對應(yīng)的高位加法 器組和低位加法器組的工作，同時(shí)根據(jù)使能輸出信號(hào)將最終運(yùn)算結(jié)果的使能信號(hào)輸出；控 制第二移位寄存器組將最終計(jì)算結(jié)果輸出；
[0020] 第一選擇開關(guān)根據(jù)第一選通信號(hào)和外部模塊的輸入數(shù)據(jù)選擇待操作數(shù)，并將該待 操作數(shù)存入第一移位寄存器組；根據(jù)第一選通信號(hào)將第二移位寄存器組、第三移位寄存器 組發(fā)送的數(shù)據(jù)均送入到第一移位寄存器組；
[0021] 第一移位寄存器組根據(jù)第一移位控制信號(hào)完成待操作數(shù)、第二移位寄存器組以及 第三移位寄存器組發(fā)送的數(shù)據(jù)的保存與移位，同時(shí)將保存與移位的數(shù)據(jù)發(fā)送給第二選擇開 關(guān)、第三選擇開關(guān)；
[0022] 第二選擇開關(guān)根據(jù)第二選通信號(hào)從第一移位寄存器組發(fā)送的保存與移位的數(shù)據(jù) 中選取相應(yīng)數(shù)據(jù)送入部分積運(yùn)算模塊中的高位加法器組；
[0023] 第三選擇開關(guān)根據(jù)第三選通信號(hào)從第一移位寄存器組發(fā)送的保存與移位的數(shù)據(jù) 中選取相應(yīng)數(shù)據(jù)送入部分積運(yùn)算模塊中的低位加法器組；
[0024] 高位加法器組根據(jù)第一使能信號(hào)和第二選擇開關(guān)發(fā)送的數(shù)據(jù)進(jìn)行部分積的運(yùn)算， 同時(shí)將計(jì)算后的結(jié)果發(fā)送給第二移位寄存器；
[0025] 低位加法器組根據(jù)第二使能信號(hào)和第三選擇開關(guān)發(fā)送的數(shù)據(jù)進(jìn)行部分積的運(yùn)算， 同時(shí)將計(jì)算后的結(jié)果發(fā)送給第三移位寄存器；
[0026] 第二移位寄存器組根據(jù)第二移位控制信號(hào)完成高位加法器組輸入的數(shù)據(jù)的保存 與移位；同時(shí)將該數(shù)據(jù)發(fā)送給第一選擇開關(guān)，并且根據(jù)控制模塊的控制信號(hào)將最終計(jì)算結(jié) 果輸出；
[0027] 第三移位寄存器組根據(jù)第三移位控制信號(hào)完成低位加法器組輸入的數(shù)據(jù)的保存 與移位；同時(shí)將該數(shù)據(jù)發(fā)送給第一選擇開關(guān)。
[0028] 優(yōu)選的：所述第一、第二、第三選通信號(hào)，第一、第二使能信號(hào)，第一、第二、第三移 位控制信號(hào)以及輸出使能信號(hào)通過控制模塊里的計(jì)數(shù)器計(jì)數(shù)的方式產(chǎn)生；
[0029] 當(dāng)計(jì)數(shù)值為0時(shí)，第一選擇開關(guān)選擇輸入數(shù)據(jù)，輸入移位寄存器組，第二選擇開關(guān) 和第三選擇開關(guān)選擇對應(yīng)操作數(shù)送入至高位加法器組和低位加法器組中，第一階段的部分 積運(yùn)算結(jié)果送入第二移位寄存器組中保存；
[0030] 當(dāng)計(jì)數(shù)值為1時(shí)，第三移位寄存器組完成相應(yīng)移位操作，并通過第一選擇開關(guān)送 入第一移位寄存器組，第二選擇開關(guān)選通數(shù)據(jù)送入高位加法器組，第三選擇開關(guān)和低位加 法器組關(guān)斷；第二階段運(yùn)算結(jié)果由第二移位寄存器組直接保存；
[0031] 當(dāng)計(jì)數(shù)器計(jì)數(shù)至（l〇g2N-l)時(shí)，控制模塊控制第一選擇開關(guān)將上一階段的部分積 運(yùn)算結(jié)果送入至第一移位寄存器組中，部分積運(yùn)算模塊內(nèi)部第二選擇開關(guān)選取數(shù)據(jù)送入高 位加法器組中，得出最終運(yùn)算結(jié)果，同時(shí)使輸出使能信號(hào)有效。
[0032] 本發(fā)明提供的一種改進(jìn)型部分并行架構(gòu)乘法器及其處理方法，相比現(xiàn)有技術(shù)，具 有以下有益效果：由控制模塊通過計(jì)數(shù)器計(jì)數(shù)的方式產(chǎn)生各個(gè)模塊的控制信號(hào)，包括選擇 開關(guān)的選通信號(hào)、移位寄存器組的使能信號(hào)、部分積運(yùn)算模塊的使能信號(hào)以及其內(nèi)部的控 制信號(hào)和輸出使能信號(hào)。部分積運(yùn)算模塊在控制模塊的控制下，利用高位加法器組和低位 加法器組完成第一階段部分積的運(yùn)算，然后利用高位加法器組完成以后階段的部分積運(yùn) 算，并輸出最后的運(yùn)算結(jié)果。移位寄存器組在控制信號(hào)的作用下對各階段的部分積運(yùn)算結(jié) 果進(jìn)行移位操作。工作使能信號(hào)有效后，控制模塊內(nèi)部計(jì)數(shù)器開始計(jì)數(shù)，根據(jù)計(jì)數(shù)器的計(jì)數(shù) 值產(chǎn)生各模塊的控制信號(hào)。因此對于兩個(gè)N位的二進(jìn)制數(shù)相乘時(shí)，只需要N/2個(gè)加法器就 可以在l〇g 2Nf時(shí)鐘周期內(nèi)完成運(yùn)算。移位操作只需在計(jì)數(shù)器為0和1的時(shí)候在第一和第 三移位寄存器組中進(jìn)行有規(guī)律的操作。通過在各階段部分積運(yùn)算中對加法器進(jìn)行復(fù)用，力口 法器和寄存器的數(shù)量縮減到全并行架構(gòu)流水線乘法器的一半，整體處理延時(shí)則保持不變。
[0033] 綜上所述：通過對加法器的復(fù)用，可以大大降低加法器寄存器數(shù)量，從而節(jié)省硬件 資源。同時(shí)，在進(jìn)行乘法運(yùn)算時(shí)，采用了分級(jí)處理的方式，各級(jí)運(yùn)算并行執(zhí)行，降低了整體電 路的運(yùn)算延時(shí)。

【專利附圖】

【附圖說明】
[0034] 圖1為乘法器在編碼電路中的位置。
[0035] 圖2為全并行流水線架構(gòu)16位乘法器電路結(jié)構(gòu)圖。
[0036] 圖3為本發(fā)明提出的改進(jìn)型部分并行架構(gòu)定點(diǎn)數(shù)乘法器結(jié)構(gòu)圖。
[0037] 圖4為基于本發(fā)明的16位改進(jìn)型乘法器中部分積運(yùn)算模塊具體實(shí)施結(jié)構(gòu)圖。
[0038] 圖5為基于本發(fā)明的16位改進(jìn)型乘法器中控制模塊的具體實(shí)施結(jié)構(gòu)圖。
[0039] 其中，801為第一選擇開關(guān)，802為第一移位寄存器組，803為部分積運(yùn)算模塊，804 為第二選擇開關(guān)，805為高位加法器組，806為第二移位寄存器組，807為控制模塊，808為第 三選擇開關(guān)，809為低位加法器組，810為第三移位寄存器組。

【具體實(shí)施方式】
[0040] 下面結(jié)合附圖對本發(fā)明作更進(jìn)一步的說明。
[0041] 如圖1、2所示為一種改進(jìn)型部分并行架構(gòu)乘法器，應(yīng)用于被乘數(shù)和乘數(shù)位數(shù)均為 N位二進(jìn)制數(shù)的乘法運(yùn)算，其中所述N = 2k，k為正整數(shù)。從整體上將其分為log2N級(jí)，每級(jí) 運(yùn)算產(chǎn)生相應(yīng)部分積結(jié)果，并將結(jié)果存入移位寄存器組，通過控制模塊控制每級(jí)運(yùn)算被操 作數(shù)的選擇與結(jié)果的存儲(chǔ)以及最終運(yùn)算結(jié)果的輸出。
[0042] 包括外部模塊、第一選擇開關(guān)、控制模塊、部分積運(yùn)算模塊以及第一、第二、第三移 位寄存器組；所述部分積運(yùn)算模塊包括第二、第三選擇開關(guān)、高位加法器組和低位加法器 組；
[0043] 所述外部模塊用于向控制模塊和第一移位寄存器組輸入復(fù)位信號(hào)，用于向控制模 塊輸入工作使能信號(hào)，用于向第一選擇開關(guān)和控制模塊輸入數(shù)據(jù)；
[0044] 所述第一選擇開關(guān)用于根據(jù)第一選通信號(hào)和外部模塊的輸入數(shù)據(jù)選擇待操作數(shù)， 并將該待操作數(shù)存入第一移位寄存器組；根據(jù)第一選通信號(hào)將第二移位寄存器組、第三移 位寄存器組發(fā)送的數(shù)據(jù)均送入到第一移位寄存器組；
[0045] 所述第一移位寄存器組用于根據(jù)第一移位控制信號(hào)完成待操作數(shù)、第二移位寄存 器組以及第三移位寄存器組發(fā)送的數(shù)據(jù)的保存與移位，同時(shí)將保存與移位的數(shù)據(jù)發(fā)送給第 二選擇開關(guān)、第三選擇開關(guān)；
[0046] 所述第二選擇開關(guān)用于根據(jù)第二選通信號(hào)從第一移位寄存器組發(fā)送的保存與移 位的數(shù)據(jù)中選取相應(yīng)數(shù)據(jù)送入部分積運(yùn)算模塊中的高位加法器組；
[0047] 所述第三選擇開關(guān)用于根據(jù)第三選通信號(hào)從第一移位寄存器組發(fā)送的保存與移 位的數(shù)據(jù)中選取相應(yīng)數(shù)據(jù)送入部分積運(yùn)算模塊中的低位加法器組；
[0048] 所述高位加法器組用于根據(jù)第一使能信號(hào)和第二選擇開關(guān)發(fā)送的數(shù)據(jù)進(jìn)行部分 積的運(yùn)算，同時(shí)將計(jì)算后的結(jié)果發(fā)送給第二移位寄存器；
[0049] 所述低位加法器組用于根據(jù)第二使能信號(hào)和第三選擇開關(guān)發(fā)送的數(shù)據(jù)進(jìn)行部分 積的運(yùn)算，同時(shí)將計(jì)算后的結(jié)果發(fā)送給第三移位寄存器；
[0050] 所述第二移位寄存器組用于根據(jù)第二移位控制信號(hào)完成高位加法器組輸入的數(shù) 據(jù)的保存與移位；同時(shí)將該數(shù)據(jù)發(fā)送給第一選擇開關(guān)，并且根據(jù)控制模塊的控制信號(hào)將最 終計(jì)算結(jié)果輸出；
[0051] 所述第三移位寄存器組用于根據(jù)第三移位控制信號(hào)完成低位加法器組輸入的數(shù) 據(jù)的保存與移位；同時(shí)將該數(shù)據(jù)發(fā)送給第一選擇開關(guān)；
[0052] 所述控制模塊用于根據(jù)工作使能信號(hào)和輸入數(shù)據(jù)產(chǎn)生第一選擇開關(guān)、第二選擇開 關(guān)、第三選擇開關(guān)相對應(yīng)的第一、第二、第三選通信號(hào)，并通過第一、第二、第三選通信號(hào)控 制相對應(yīng)的第一選擇開關(guān)、第二選擇開關(guān)、第三選擇開關(guān)；產(chǎn)生最終運(yùn)算結(jié)果的使能信號(hào) 的使能輸出信號(hào)；產(chǎn)生第一、第二、第三移位寄存器組相對應(yīng)的第一、第二、第三移位控制信 號(hào)，并通過第一、第二、第三移位控制信號(hào)控制相對應(yīng)的第一、第二、第三移位寄存器組；產(chǎn) 生高位加法器組和低位加法器組相對應(yīng)的第一、第二使能信號(hào)，并通過第一、第二使能信號(hào) 控制相對應(yīng)的高位加法器組和低位加法器組的工作，同時(shí)根據(jù)使能輸出信號(hào)將最終運(yùn)算結(jié) 果的使能信號(hào)輸出；用于控制第二移位寄存器組將最終計(jì)算結(jié)果輸出。
[0053] 所述第一選擇開關(guān)設(shè)置有5N/2個(gè)輸入端口和2N個(gè)輸出端口，所述第二、第三選擇 開關(guān)均設(shè)置有N/2個(gè)輸入端口和N/2個(gè)輸出端口；所述第一移位寄存器組由N/2個(gè)2*N位 寄存器和N/2個(gè)（N+1)位寄存器組成；所述第二移位寄存器組由N/2個(gè)2*N位寄存器組成， 所述第三移位寄存器組由N/2個(gè)3*N/2位寄存器組成。
[0054] 第一選擇開關(guān)是由多個(gè)傳輸門組成的受控開關(guān)。其內(nèi)部可分為兩大部分，部分積 運(yùn)算傳輸開關(guān)和操作數(shù)傳輸開關(guān)。其中部分積運(yùn)算傳輸開關(guān)為由N/4個(gè)2N位的傳輸門和 N/4個(gè)（N+1)位的傳輸門組成。操作數(shù)傳輸開關(guān)由2N個(gè)N位的傳輸門組成。第一選擇開關(guān) 的總體控制信號(hào)與內(nèi)部的所有傳輸門控制信號(hào)連接。
[0055] 第一移位寄存器組為部分積運(yùn)算結(jié)果存儲(chǔ)單元，其內(nèi)部組成為包含有由操作數(shù)控 制的移位寄存器。設(shè)操作數(shù)為A和B，則在第一移位寄存器組中，根據(jù)B每一位上的數(shù)值，A 完成相應(yīng)移位操作。對于部分積運(yùn)算結(jié)果輸入數(shù)據(jù)，該寄存器組只負(fù)責(zé)保存。
[0056] 第二選擇開關(guān)和第三選擇開關(guān)皆為由N/2個(gè)內(nèi)部多位傳輸門組成的多路選擇開 關(guān)。第二選擇開關(guān)中內(nèi)部傳輸門的位數(shù)為2N位，第三選擇開關(guān)內(nèi)部皆為（N+1)位的傳輸門。 內(nèi)部傳輸門直接由控制模塊的控制信號(hào)控制。
[0057] 高位加法器組和低位加法器組皆由N/4個(gè)加法器構(gòu)成。高位加法器組在整個(gè)乘法 運(yùn)算的每一階段都參與運(yùn)算，最終結(jié)果也是在其內(nèi)部運(yùn)算完成，并通過第二移位寄存器組 輸出。低位加法器組只在運(yùn)算的第一階段參與運(yùn)算。其位數(shù)皆為（N+1)位。
[0058] 第二和第三移位寄存器組皆由N/2個(gè)寄存器組成。第二移位寄存器組只負(fù)責(zé)數(shù)據(jù) 的保存，第三移位寄存器組負(fù)責(zé)第一階段運(yùn)算數(shù)據(jù)的保存與移位操作。
[0059] 所述控制模塊包括計(jì)數(shù)器，所述計(jì)數(shù)器通過計(jì)數(shù)的方式產(chǎn)生第一、第二、第三選通 信號(hào)，第一、第二使能信號(hào)，第一、第二、第三移位控制信號(hào)以及輸出使能信號(hào)。計(jì)數(shù)器的計(jì) 數(shù)范圍為0?（log2N-l)，共log 2N個(gè)時(shí)鐘周期。各模塊的控制信號(hào)由其內(nèi)部的組合邏輯產(chǎn) 生。具體的組合邏輯電路遵循以下規(guī)則：對于第一選擇開關(guān)的控制信號(hào)，其產(chǎn)生由計(jì)數(shù)器的 計(jì)數(shù)值為〇, 1和2控制。對于第二選擇開關(guān)，控制信號(hào)為由0?1，2?（log2N-l)分階段 控制。對于第三選擇開關(guān)，由計(jì)數(shù)值為〇控制。高位加法器組，其控制信號(hào)由計(jì)數(shù)值為〇? 1，2?（log 2N-l)分階段產(chǎn)生。低位加法器組，其控制信號(hào)由計(jì)數(shù)值為0產(chǎn)生。第二移位寄 存器組，其控制信號(hào)由計(jì)數(shù)值為〇?1，2?（log 2N-l)分階段產(chǎn)生。第三移位寄存器組，其 控制信號(hào)由計(jì)數(shù)值為〇和1產(chǎn)生。
[0060] 一種改進(jìn)型部分并行架構(gòu)乘法器處理方法，電路開始工作時(shí)，外部模塊向控制模 塊和第一移位寄存器組輸入復(fù)位信號(hào)，向控制模塊輸入工作使能信號(hào)，向第一選擇開關(guān)和 控制模塊輸入數(shù)據(jù)；
[0061] 控制模塊根據(jù)工作使能信號(hào)和輸入數(shù)據(jù)產(chǎn)生第一選擇開關(guān)、第二選擇開關(guān)、第三 選擇開關(guān)相對應(yīng)的第一、第二、第三選通信號(hào)，并通過第一、第二、第三選通信號(hào)控制相對應(yīng) 的第一選擇開關(guān)、第二選擇開關(guān)、第三選擇開關(guān)；產(chǎn)生最終運(yùn)算結(jié)果的輸出使能信號(hào)；產(chǎn)生 第一、第二、第三移位寄存器組相對應(yīng)的第一、第二、第三移位控制信號(hào)，并通過第一、第二、 第三移位控制信號(hào)控制相對應(yīng)的第一、第二、第三移位寄存器組；產(chǎn)生高位加法器組和低位 加法器組相對應(yīng)的第一、第二使能信號(hào)，并通過第一、第二使能信號(hào)控制相對應(yīng)的高位加法 器組和低位加法器組的工作，同時(shí)根據(jù)使能輸出信號(hào)將最終運(yùn)算結(jié)果的使能信號(hào)輸出；控 制第二移位寄存器組將最終計(jì)算結(jié)果輸出；
[0062] 第一選擇開關(guān)根據(jù)第一選通信號(hào)和外部模塊的輸入數(shù)據(jù)選擇待操作數(shù)，并將該待 操作數(shù)存入第一移位寄存器組；根據(jù)第一選通信號(hào)將第二移位寄存器組、第三移位寄存器 組發(fā)送的數(shù)據(jù)均送入到第一移位寄存器組；
[0063] 第一移位寄存器組根據(jù)第一移位控制信號(hào)完成待操作數(shù)、第二移位寄存器組以及 第三移位寄存器組發(fā)送的數(shù)據(jù)的保存與移位，同時(shí)將保存與移位的數(shù)據(jù)發(fā)送給第二選擇開 關(guān)、第三選擇開關(guān)；
[0064] 第二選擇開關(guān)根據(jù)第二選通信號(hào)從第一移位寄存器組發(fā)送的保存與移位的數(shù)據(jù) 中選取相應(yīng)數(shù)據(jù)送入部分積運(yùn)算模塊中的高位加法器組；
[0065] 第三選擇開關(guān)根據(jù)第三選通信號(hào)從第一移位寄存器組發(fā)送的保存與移位的數(shù)據(jù) 中選取相應(yīng)數(shù)據(jù)送入部分積運(yùn)算模塊中的低位加法器組；
[0066] 高位加法器組根據(jù)第一使能信號(hào)和第二選擇開關(guān)發(fā)送的數(shù)據(jù)進(jìn)行部分積的運(yùn)算， 同時(shí)將計(jì)算后的結(jié)果發(fā)送給第二移位寄存器；
[0067] 低位加法器組根據(jù)第二使能信號(hào)和第三選擇開關(guān)發(fā)送的數(shù)據(jù)進(jìn)行部分積的運(yùn)算， 同時(shí)將計(jì)算后的結(jié)果發(fā)送給第三移位寄存器；
[0068] 第二移位寄存器組根據(jù)第二移位控制信號(hào)完成高位加法器組輸入的數(shù)據(jù)的保存 與移位；同時(shí)將該數(shù)據(jù)發(fā)送給第一選擇開關(guān)，并且根據(jù)控制模塊的控制信號(hào)將最終計(jì)算結(jié) 果輸出；
[0069] 第三移位寄存器組根據(jù)第三移位控制信號(hào)完成低位加法器組輸入的數(shù)據(jù)的保存 與移位；同時(shí)將該數(shù)據(jù)發(fā)送給第一選擇開關(guān)。
[0070] 當(dāng)計(jì)數(shù)值為0時(shí)，控制信號(hào)控制第一選擇開關(guān)將輸入數(shù)據(jù)存放至第一移位寄存器 組中進(jìn)行移位操作。對應(yīng)移位的位數(shù)為：第一移位寄存器組的上N/2個(gè)2*N的寄存器中，從 上到下依次左移（N-1)位，（N-2)位，（N-3)位，一直到（N-N/2)即N/2位；第一移位寄存器 組的下N/2個(gè)（N+1)位寄存器中，從上到下依次移位1位，0位，1位，0位，一直到最低位的 操作數(shù)移位〇位?？刂颇K控制部分積運(yùn)算模塊通過其內(nèi)部第二選擇開關(guān)和第三選擇開關(guān) 取出相應(yīng)數(shù)據(jù)，分別送至高位加法器組和低位加法器組中進(jìn)行第一階段的部分積運(yùn)算，產(chǎn) 生N/2個(gè)部分積結(jié)果，分別送入第二移位寄存器組和第三移位寄存器組中保存。
[0071] 當(dāng)計(jì)數(shù)值為1時(shí)，控制模塊控制第三移位寄存器組進(jìn)行數(shù)據(jù)移位操作，移位位數(shù) 從上到下依次左移（N/2-2)位，（N/2-4)位，一直到左移0位。移位操作完畢后，控制第一 選擇開關(guān)將第二移位寄存器組和第三移位寄存器組中移位之后的數(shù)據(jù)，即第一階段的部分 積運(yùn)算結(jié)果存入第一移位寄存器組中的N/2個(gè)2*N位的寄存器中。部分積運(yùn)算模塊通過第 二選擇開關(guān)選取相應(yīng)數(shù)據(jù)送至高位加法器組中，進(jìn)行第二階段的部分積運(yùn)算，產(chǎn)生N/4個(gè) 部分積結(jié)果，存入第二移位寄存器組中保存。
[0072] 當(dāng)計(jì)數(shù)值為2時(shí)，控制模塊控制第一選擇開關(guān)選取第二移位寄存器組的數(shù)據(jù)，將 第二階段的部分積運(yùn)算結(jié)果存入第一移位寄存器組中。然后控制部分積運(yùn)算模塊內(nèi)部的第 二選擇開關(guān)將相應(yīng)N/4組數(shù)據(jù)取出送至高位加法器組中的最高位數(shù)的N/8個(gè)加法器中，進(jìn) 行第三階段的部分積運(yùn)算，產(chǎn)生N/8個(gè)部分積結(jié)果，同時(shí)控制第一選擇開關(guān)將第二階段的 部分積運(yùn)算結(jié)果存入第一移位寄存器組中。
[0073] 如此繼續(xù)進(jìn)行以后階段的操作，從第二階段之后，控制模塊控制部分積運(yùn)算模塊 關(guān)閉第三選擇開關(guān)和低位加法器組，只使用第二選擇開關(guān)和高位加法器組進(jìn)行以后階段部 分積的運(yùn)算。
[0074] 當(dāng)計(jì)數(shù)值為log2N_l時(shí)，控制模塊控制第一選擇開關(guān)將上一階段的部分積運(yùn)算結(jié) 果送入至第一移位寄存器組中，控制信號(hào)控制部分積運(yùn)算模塊通過第二選擇開關(guān)將N/8組 數(shù)據(jù)送至高位加法器組中的最高位數(shù)加法器中，進(jìn)行最后一階段部分積的運(yùn)算。最終運(yùn)算 結(jié)果通過高位加法器組送至第二移位寄存器組中并輸出。同時(shí)，控制模塊產(chǎn)生輸出使能信 號(hào)。
[0075] 電路開始工作時(shí)，所有移位寄存器組清零，高低位加法器組的輸出清零，控制模塊 內(nèi)部計(jì)數(shù)器清零。外部模塊送入使能信號(hào)時(shí)，控制模塊內(nèi)部計(jì)數(shù)器開始計(jì)數(shù)，計(jì)數(shù)區(qū)間為 [0, l0g2N_l]，控制模塊同時(shí)根據(jù)當(dāng)前計(jì)數(shù)值向各模塊發(fā)送控制信號(hào)。各模塊在相應(yīng)控制信 號(hào)下完成各階段的上述操作。
[0076] 實(shí)例
[0077] 如圖3、圖5為本發(fā)明中乘法器的具體實(shí)施結(jié)構(gòu)圖。為更好的說明本發(fā)明中的數(shù)據(jù) 處理方法，以16*16位的乘法運(yùn)算為例進(jìn)行說明。首先對全并行架構(gòu)的數(shù)據(jù)處理做簡要介 紹。如圖2所示為16位全并行架構(gòu)乘法器，圖中加法器均為32位加法器。在進(jìn)行計(jì)算時(shí)， 設(shè)A為被乘數(shù)，B為乘數(shù)，A，B都為16位二進(jìn)制數(shù)（對于有符號(hào)數(shù)，只需對符號(hào)位做簡單異 或操作即可）。首先將數(shù)據(jù)按圖中所述方式做處理，然后送入乘法器中逐級(jí)進(jìn)行部分積的運(yùn) 算。從架構(gòu)可以看出，全并行架構(gòu)同時(shí)需要很多加法器和寄存器，這些部分將耗費(fèi)大量的硬 件資源。
[0078] 基于本發(fā)明的16*16乘法器中，只有三個(gè)移位寄存器組，部分積運(yùn)算模塊一共有8 個(gè)加法器，用于計(jì)算部分積。8個(gè)加法器中，有由4個(gè)17位的加法器組成的低位加法器組和 4個(gè)更高位數(shù)的加法器組成的高位加法器組，其位數(shù)從下向上分別為：26位，28位，30位和 32位。第一選擇開關(guān)有24個(gè)輸入端口 16個(gè)輸出端口，第二選擇開關(guān)和第三選擇開關(guān)都各 有8個(gè)輸入和8個(gè)輸出端口。部分積運(yùn)算模塊的具體實(shí)施結(jié)構(gòu)圖如圖4所示。下面對其具 體的各階段下工作方式進(jìn)行詳細(xì)的說明。
[0079] 當(dāng)外部使能到來時(shí)，控制器開始進(jìn)行計(jì)數(shù)，由于被操作數(shù)為16位，故計(jì)數(shù)區(qū)間為 0?3,即（log216-l)，各計(jì)數(shù)值下對應(yīng)的操作如下：
[0080] 當(dāng)計(jì)數(shù)器計(jì)數(shù)值為0時(shí)，第一選擇開關(guān)選擇輸入數(shù)據(jù)（如圖4左邊的數(shù)據(jù)所示）， 存入第一移位寄存器組中進(jìn)行移位操作，具體移位操作從上而下如下：
[0081] 高寄存器組
[0082] 215XAXB[15]
[0083] 214XAXB[14]
[0084] 213XAXB[13]
[0085] 212XAXB[12]
[0086] 2nXAXB[ll]
[0087] 21CIXAXB[10]
[0088] 29XAXB[9]
[0089] 28XAXB[8]
[0090] 低寄存器組
[0091] 2XAXB[7]
[0092] AXB[6]
[0093] 2XAXB[5]
[0094] AXB[4]
[0095] 2XAXB[3]
[0096] AXB[2]
[0097] 2XAXB[1]
[0098] AXB[0]
[0099] 此處，與2相乘的操作在移位寄存器組中即為數(shù)據(jù)左移相應(yīng)位數(shù)。
[0100] 第二選擇開關(guān)和第三選擇開關(guān)同時(shí)工作，從移位寄存器組中選取相應(yīng)數(shù)據(jù)送入加 法器組中，得到第一階段的部分積結(jié)果：sumlO?suml7,共8個(gè)。在計(jì)算sumlO?suml7時(shí)， 相應(yīng)的計(jì)算公式如下：
[0101] 高位加法器組中第一階段的加法操作
[0102] suml7 = 2 15XAXB[15]+214XAXB[14]
[0103] suml6 = 2 13XAXB[13]+212XAXB[12]
[0104] suml5 = 2 nXAXB[ll]+210XAXB[10]
[0105] suml4 = 2 9 X A X B [9] +28 X A X B [8]
[0106] 低位加法器組中第一階段的加法操作
[0107] suml3 = 2XAXB[7]+AXB[6]
[0108] suml2 = 2XAXB[5]+AXB[4]
[0109] sumll = 2XAXB[3]+AXB[2]
[0110] sumlO = 2XAXB[1]+AXB[0]
[0111] 其中sumlO?suml3為18位數(shù)據(jù)。運(yùn)算結(jié)果保存到第二移位寄存器組中。
[0112] 計(jì)數(shù)器計(jì)數(shù)值為1時(shí)，控制模塊控制第三移位寄存器組進(jìn)行移位操作，并將移位 后的數(shù)據(jù)送入第一寄存器組。具體操作如下：
[0113] 26Xsuml3
[0114] 24Xsuml2
[0115] 22X sumll
[0116] sumlO
[0117] 此處的與2的指數(shù)相乘在寄存器中即為左移相應(yīng)位數(shù)，尾數(shù)補(bǔ)零。
[0118] 移位操作完成之后，控制信號(hào)控制部分積運(yùn)算模塊內(nèi)部的第二選擇開關(guān)和高位加 法器組工作，從第一移位寄存器組中選取第一階段的部分積運(yùn)算結(jié)果，送入高位加法器組 中進(jìn)行加法運(yùn)算，得到第二階段運(yùn)算結(jié)果sum20?sum23,并將結(jié)果存入第二移位寄存器組 中。
[0119] 其中，sum20?sum23的計(jì)算公式如下：
[0120] 高位加法器組第二階段加法操作：
[0121] sum23 = suml6+suml7
[0122] sum22 = suml4+suml5
[0123] sum21 = 2 4X suml2+26X suml3
[0124] sum20 = sumlO+2 2X sumll
[0125] 當(dāng)計(jì)數(shù)值為2時(shí)，控制模塊控制部分積運(yùn)算模塊內(nèi)部第二選擇開關(guān)和高位加法器 組工作，從寄存器中取出第二階段的部分積結(jié)果，輸入至高位加法器組中的最寬位數(shù)加法 器和次寬位數(shù)加法器中，進(jìn)行第三階段的部分積運(yùn)算結(jié)果sum30和sum31，并將結(jié)果存入移 位寄存器組中。
[0126] 其中，sum30和sum31的計(jì)算公式如下：
[0127] 高位加法器組中位寬為32和30的兩個(gè)加法器加法操作：
[0128] sum30 = sum20+sum21
[0129] sum31 = sum22+sum23
[0130] 當(dāng)計(jì)數(shù)器計(jì)數(shù)值為3時(shí)，控制模塊控制部分積運(yùn)算內(nèi)部的第二選擇開關(guān)和高位加 法器組工作，將移位寄存器組中存儲(chǔ)的第三階段的部分積運(yùn)算結(jié)果輸入至高位加法器組中 最寬位加法器中，進(jìn)行最后一階段的部分積運(yùn)算，得到最終計(jì)算結(jié)果sum40 :
[0131] 高位加法器組中32為加法器加法操作：
[0132] sum40 = sum30+sum31
[0133] 此時(shí)將計(jì)算結(jié)果通過第二移位寄存器組輸出，同時(shí)控制模塊產(chǎn)生輸出使能信號(hào)。
[0134] 由于兩個(gè)16位無符號(hào)二進(jìn)制數(shù)相乘，其結(jié)果最大為32位二進(jìn)制數(shù)，因此本發(fā)明中 不會(huì)出現(xiàn)結(jié)果溢出的現(xiàn)象。在進(jìn)行部分積運(yùn)算的過程中，只需要對第一階段的被操作數(shù)和 部分積運(yùn)算結(jié)果進(jìn)行擴(kuò)展位數(shù)的操作。由乘法運(yùn)算的運(yùn)算規(guī)則可以得出，sumlO?suml3在 進(jìn)行第二階段的加法操作時(shí)，其位數(shù)擴(kuò)展十分簡單，只需從下到上依次比前一操作數(shù)多擴(kuò) 展2位即可，即sumlO低位擴(kuò)展0位，sumll低位擴(kuò)展2位，suml2低位擴(kuò)展4位，suml3低 位擴(kuò)展6位，此處低位擴(kuò)展就是在低位執(zhí)行補(bǔ)零操作。對于其他部分積則只需直接輸入至 加法器中進(jìn)行操作即可。擴(kuò)展補(bǔ)零操作在移位寄存器組中完成。
[0135] 本發(fā)明通過對部分積運(yùn)算模塊內(nèi)部的高位加法器組進(jìn)行復(fù)用，可以將加法器的總 數(shù)目降低至全并行架構(gòu)的一半，同時(shí)單級(jí)處理延時(shí)不變，為l〇g 2N個(gè)時(shí)鐘周期。同時(shí)，節(jié)省 了大量的寄存器資源，只需在部分積運(yùn)算模塊之前加入一個(gè)移位寄存器組。該種架構(gòu)的乘 法器相比于全并行架構(gòu)在硬件資源消耗上具有很大優(yōu)勢。
[0136] 以上所述僅是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出：對于本【技術(shù)領(lǐng)域】的普通技術(shù)人 員來說，在不脫離本發(fā)明原理的前提下，還可以做出若干改進(jìn)和潤飾，這些改進(jìn)和潤飾也應(yīng) 視為本發(fā)明的保護(hù)范圍。
【權(quán)利要求】
1. 一種改進(jìn)型部分并行架構(gòu)乘法器，應(yīng)用于被乘數(shù)和乘數(shù)位數(shù)均為N位二進(jìn)制數(shù)的乘 法運(yùn)算，其中所述N = 2k，k為正整數(shù)，其特征在于：包括外部模塊、第一選擇開關(guān)、控制模 塊、部分積運(yùn)算模塊以及第一、第二、第三移位寄存器組；所述部分積運(yùn)算模塊包括第二、第 三選擇開關(guān)、高位加法器組和低位加法器組； 所述外部模塊用于向控制模塊和第一移位寄存器組輸入復(fù)位信號(hào)，用于向控制模塊輸 入工作使能信號(hào)，用于向第一選擇開關(guān)和控制模塊輸入數(shù)據(jù)； 所述第一選擇開關(guān)用于根據(jù)第一選通信號(hào)和外部模塊的輸入數(shù)據(jù)選擇待操作數(shù)，并將 該待操作數(shù)存入第一移位寄存器組；根據(jù)第一選通信號(hào)將第二移位寄存器組、第三移位寄 存器組發(fā)送的數(shù)據(jù)均送入到第一移位寄存器組； 所述第一移位寄存器組用于根據(jù)第一移位控制信號(hào)完成待操作數(shù)、第二移位寄存器組 以及第三移位寄存器組發(fā)送的數(shù)據(jù)的保存與移位，同時(shí)將保存與移位的數(shù)據(jù)發(fā)送給第二選 擇開關(guān)、第三選擇開關(guān)； 所述第二選擇開關(guān)用于根據(jù)第二選通信號(hào)從第一移位寄存器組發(fā)送的保存與移位的 數(shù)據(jù)中選取相應(yīng)數(shù)據(jù)送入部分積運(yùn)算模塊中的高位加法器組； 所述第三選擇開關(guān)用于根據(jù)第三選通信號(hào)從第一移位寄存器組發(fā)送的保存與移位的 數(shù)據(jù)中選取相應(yīng)數(shù)據(jù)送入部分積運(yùn)算模塊中的低位加法器組； 所述高位加法器組用于根據(jù)第一使能信號(hào)和第二選擇開關(guān)發(fā)送的數(shù)據(jù)進(jìn)行部分積的 運(yùn)算，同時(shí)將計(jì)算后的結(jié)果發(fā)送給第二移位寄存器； 所述低位加法器組用于根據(jù)第二使能信號(hào)和第三選擇開關(guān)發(fā)送的數(shù)據(jù)進(jìn)行部分積的 運(yùn)算，同時(shí)將計(jì)算后的結(jié)果發(fā)送給第三移位寄存器； 所述第二移位寄存器組用于根據(jù)第二移位控制信號(hào)完成高位加法器組輸入的數(shù)據(jù)的 保存與移位；同時(shí)將該數(shù)據(jù)發(fā)送給第一選擇開關(guān)，并且根據(jù)控制模塊的控制信號(hào)將最終計(jì) 算結(jié)果輸出； 所述第三移位寄存器組用于根據(jù)第三移位控制信號(hào)完成低位加法器組輸入的數(shù)據(jù)的 保存與移位；同時(shí)將該數(shù)據(jù)發(fā)送給第一選擇開關(guān)； 所述控制模塊用于根據(jù)工作使能信號(hào)和輸入數(shù)據(jù)產(chǎn)生第一選擇開關(guān)、第二選擇開關(guān)、 第三選擇開關(guān)相對應(yīng)的第一、第二、第三選通信號(hào)，并通過第一、第二、第三選通信號(hào)控制相 對應(yīng)的第一選擇開關(guān)、第二選擇開關(guān)、第三選擇開關(guān)；產(chǎn)生最終運(yùn)算結(jié)果的輸出使能信號(hào)； 產(chǎn)生第一、第二、第三移位寄存器組相對應(yīng)的第一、第二、第三移位控制信號(hào)，并通過第一、 第二、第三移位控制信號(hào)控制相對應(yīng)的第一、第二、第三移位寄存器組；產(chǎn)生高位加法器組 和低位加法器組相對應(yīng)的第一、第二使能信號(hào)，并通過第一、第二使能信號(hào)控制相對應(yīng)的高 位加法器組和低位加法器組的工作，同時(shí)根據(jù)使能輸出信號(hào)將最終運(yùn)算結(jié)果的使能信號(hào)輸 出；用于控制第二移位寄存器組將最終計(jì)算結(jié)果輸出。
2. 根據(jù)權(quán)利要求1所述的改進(jìn)型部分并行架構(gòu)乘法器，其特征在于：所述第一選擇開 關(guān)設(shè)置有5N/2個(gè)輸入端口和2N個(gè)輸出端口，所述第二、第三選擇開關(guān)均設(shè)置有N/2個(gè)輸入 端口和N/2個(gè)輸出端口；所述第一移位寄存器組由N/2個(gè)2*N位寄存器和N/2個(gè)（N+1)位 寄存器組成；所述第二移位寄存器組由N/2個(gè)2*N位寄存器組成，所述第三移位寄存器組由 N/2個(gè)3*N/2位寄存器組成。
3. 根據(jù)權(quán)利要求1所述的改進(jìn)型部分并行架構(gòu)乘法器，其特征在于：所述控制模塊包 括計(jì)數(shù)器，所述計(jì)數(shù)器通過計(jì)數(shù)的方式產(chǎn)生第一、第二、第三選通信號(hào)，第一、第二使能信 號(hào)，第一、第二、第三移位控制信號(hào)以及輸出使能信號(hào)。
4. 根據(jù)權(quán)利要求1所述的改進(jìn)型部分并行架構(gòu)乘法器處理方法，其特征在于：電路開 始工作時(shí)，外部模塊向控制模塊和第一移位寄存器組輸入復(fù)位信號(hào)，向控制模塊輸入工作 使能信號(hào)，向第一選擇開關(guān)和控制模塊輸入數(shù)據(jù)； 控制模塊根據(jù)工作使能信號(hào)和輸入數(shù)據(jù)產(chǎn)生第一選擇開關(guān)、第二選擇開關(guān)、第三選擇 開關(guān)相對應(yīng)的第一、第二、第三選通信號(hào)，并通過第一、第二、第三選通信號(hào)控制相對應(yīng)的 第一選擇開關(guān)、第二選擇開關(guān)、第三選擇開關(guān)；產(chǎn)生最終運(yùn)算結(jié)果的輸出使能信號(hào)；產(chǎn)生第 一、第二、第三移位寄存器組相對應(yīng)的第一、第二、第三移位控制信號(hào)，并通過第一、第二、第 三移位控制信號(hào)控制相對應(yīng)的第一、第二、第三移位寄存器組；產(chǎn)生高位加法器組和低位加 法器組相對應(yīng)的第一、第二使能信號(hào)，并通過第一、第二使能信號(hào)控制相對應(yīng)的高位加法器 組和低位加法器組的工作，同時(shí)根據(jù)使能輸出信號(hào)將最終運(yùn)算結(jié)果的使能信號(hào)輸出；控制 第二移位寄存器組將最終計(jì)算結(jié)果輸出； 第一選擇開關(guān)根據(jù)第一選通信號(hào)和外部模塊的輸入數(shù)據(jù)選擇待操作數(shù)，并將該待操作 數(shù)存入第一移位寄存器組；根據(jù)第一選通信號(hào)將第二移位寄存器組、第三移位寄存器組發(fā) 送的數(shù)據(jù)均送入到第一移位寄存器組； 第一移位寄存器組根據(jù)第一移位控制信號(hào)完成待操作數(shù)、第二移位寄存器組以及第三 移位寄存器組發(fā)送的數(shù)據(jù)的保存與移位，同時(shí)將保存與移位的數(shù)據(jù)發(fā)送給第二選擇開關(guān)、 第三選擇開關(guān)； 第二選擇開關(guān)根據(jù)第二選通信號(hào)從第一移位寄存器組發(fā)送的保存與移位的數(shù)據(jù)中選 取相應(yīng)數(shù)據(jù)送入部分積運(yùn)算模塊中的高位加法器組； 第三選擇開關(guān)根據(jù)第三選通信號(hào)從第一移位寄存器組發(fā)送的保存與移位的數(shù)據(jù)中選 取相應(yīng)數(shù)據(jù)送入部分積運(yùn)算模塊中的低位加法器組； 高位加法器組根據(jù)第一使能信號(hào)和第二選擇開關(guān)發(fā)送的數(shù)據(jù)進(jìn)行部分積的運(yùn)算，同時(shí) 將計(jì)算后的結(jié)果發(fā)送給第二移位寄存器； 低位加法器組根據(jù)第二使能信號(hào)和第三選擇開關(guān)發(fā)送的數(shù)據(jù)進(jìn)行部分積的運(yùn)算，同時(shí) 將計(jì)算后的結(jié)果發(fā)送給第三移位寄存器； 第二移位寄存器組根據(jù)第二移位控制信號(hào)完成高位加法器組輸入的數(shù)據(jù)的保存與移 位；同時(shí)將該數(shù)據(jù)發(fā)送給第一選擇開關(guān)，并且根據(jù)控制模塊的控制信號(hào)將最終計(jì)算結(jié)果輸 出； 第三移位寄存器組根據(jù)第三移位控制信號(hào)完成低位加法器組輸入的數(shù)據(jù)的保存與移 位；同時(shí)將該數(shù)據(jù)發(fā)送給第一選擇開關(guān)。
5. 根據(jù)權(quán)利要求4所述的改進(jìn)型部分并行架構(gòu)乘法器處理方法，其特征在于：所述第 一、第二、第三選通信號(hào)，第一、第二使能信號(hào)，第一、第二、第三移位控制信號(hào)以及輸出使能 信號(hào)通過控制模塊里的計(jì)數(shù)器計(jì)數(shù)的方式產(chǎn)生； 當(dāng)計(jì)數(shù)值為〇時(shí)，第一選擇開關(guān)選擇輸入數(shù)據(jù)，輸入移位寄存器組，第二選擇開關(guān)和第 三選擇開關(guān)選擇對應(yīng)操作數(shù)送入至高位加法器組和低位加法器組中，第一階段的部分積運(yùn) 算結(jié)果送入第二移位寄存器組中保存； 當(dāng)計(jì)數(shù)值為1時(shí)，第三移位寄存器組完成相應(yīng)移位操作，并通過第一選擇開關(guān)送入第 一移位寄存器組，第二選擇開關(guān)選通數(shù)據(jù)送入高位加法器組，第三選擇開關(guān)和低位加法器 組關(guān)斷；第二階段運(yùn)算結(jié)果由第二移位寄存器組直接保存； 當(dāng)計(jì)數(shù)器計(jì)數(shù)至（l〇g2N-l)時(shí)，控制模塊控制第一選擇開關(guān)將上一階段的部分積運(yùn)算 結(jié)果送入至第一移位寄存器組中，部分積運(yùn)算模塊內(nèi)部第二選擇開關(guān)選取數(shù)據(jù)送入高位加 法器組中，得出最終運(yùn)算結(jié)果，同時(shí)使輸出使能信號(hào)有效。
【文檔編號(hào)】G06F7/52GK104090737SQ201410319001
【公開日】2014年10月8日 申請日期:2014年7月4日 優(yōu)先權(quán)日:2014年7月4日
【發(fā)明者】張萌, 李保申, 閆成剛 申請人:東南大學(xué)