一種基于fpga的掉電保護(hù)系統(tǒng)及方法
【專利摘要】本發(fā)明涉及一種基于FPGA的掉電保護(hù)系統(tǒng)及方法，包括掉電檢測(cè)模塊、電源模塊、CPU最小系統(tǒng)、FPGA處理模塊，復(fù)位控制模塊。電源模塊的分別對(duì)其他四個(gè)部分進(jìn)行供電；掉電檢測(cè)模塊用于檢測(cè)是否掉電，并輸出監(jiān)控信號(hào)；FPGA處理模塊與掉電檢測(cè)模塊相連，用于檢測(cè)掉電檢測(cè)模塊輸出的監(jiān)控信號(hào)；CPU最小系統(tǒng)與FPGA處理模塊相連，接收來自FPGA處理模塊的掉電告警信號(hào)，并輸出復(fù)位控制信號(hào)；復(fù)位控制模塊與CPU最小系統(tǒng)相連，用于對(duì)其進(jìn)行復(fù)位。本發(fā)明克服了使用備用電池體積大，成本高，壽命短，可靠性差等缺點(diǎn)，利用系統(tǒng)本身自有資源，提供了一種在系統(tǒng)突然掉電情況下，及時(shí)備份和保護(hù)系統(tǒng)數(shù)據(jù)及程序的方法。具有體積小，成本低，實(shí)現(xiàn)容易，可靠性高等優(yōu)點(diǎn)。
【專利說明】—種基于FPGA的掉電保護(hù)系統(tǒng)及方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及通信電子【技術(shù)領(lǐng)域】，尤其是涉及一種基于FPGA的掉電保護(hù)系統(tǒng)及方法。
【背景技術(shù)】
[0002]隨著通信及電子技術(shù)的發(fā)展，對(duì)設(shè)備的可靠性能提出了越來越高的要求，在各種突發(fā)情況下設(shè)備能夠保護(hù)系統(tǒng)，之后正常啟動(dòng)及運(yùn)行成為衡量可靠性必不可少的標(biāo)準(zhǔn)之一。在設(shè)備突然掉電的過程中，由于系統(tǒng)的各個(gè)部分處于不可控的電平狀態(tài)，程序文件及數(shù)據(jù)就可能被破壞，影響系統(tǒng)正常運(yùn)行。因此，在可靠性要求高的設(shè)備中，必須提供掉電保護(hù)電路。
[0003]目前，有幾種掉電保護(hù)的方法:一種可以為設(shè)備提供備用電源，保證在主電源出現(xiàn)故障或者掉電的情況下，備用電源可以工作為設(shè)備進(jìn)行供電；也有通過備用電池配合充放電電路或電源管理芯片，在系統(tǒng)電源掉電后，利用備用電池為設(shè)備供電，保證設(shè)備在一段時(shí)間內(nèi)部分功能工作正常。
[0004]上面的幾種方法均能夠保證設(shè)備在掉電后正常運(yùn)行或部分正常運(yùn)行，但也實(shí)際應(yīng)用中也存在一些問題:
1.使用備份電源，需要衡量設(shè)備功耗，成本，體積等諸多方面要求，尤其在目前成本要求越來越高的情況下，備份電源只有在特殊要求下才會(huì)使用。
[0005]2.使用電池，配合充放電電路或電源管理芯片，為節(jié)省成本和平衡設(shè)備掉電后的功能需求，使用電池成為很多情況下不錯(cuò)的選擇。但電池電池在PCB布局時(shí)會(huì)占用較大面積，即使對(duì)設(shè)備體積要求不是很高的情況，也存在壽命短，可靠性較差，成本高等缺點(diǎn)，況且充放電電路大多比較復(fù)雜,增加電源管理芯片又成本較高。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的是為了克服傳統(tǒng)方法存在的缺陷，利用設(shè)備現(xiàn)有資源，在不增加成本的情況下，提供了一種簡(jiǎn)單快速的方法，能夠在掉電瞬間，檢測(cè)出掉電信號(hào)，并控制復(fù)位控制模塊，對(duì)設(shè)備的CPU最小系統(tǒng)進(jìn)行復(fù)位，以保護(hù)系統(tǒng)程序文件及數(shù)據(jù)，保證之后的系統(tǒng)正常啟動(dòng)和運(yùn)行。
[0007]本發(fā)明提供一種基于FPGA的掉電保護(hù)系統(tǒng),包括掉電檢測(cè)模塊、電源模塊、CPU最小系統(tǒng)、FPGA處理模塊、復(fù)位控制模塊；
電源模塊的輸入端與掉電檢測(cè)模塊的輸入端相連；電源模塊的輸出端分別與掉電檢測(cè)模塊、FPGA處理模塊、CPU最小系統(tǒng)及復(fù)位控制模塊相連，對(duì)其進(jìn)行供電；
掉電檢測(cè)模塊與電源模塊相連接，用于檢測(cè)是否掉電，并輸出監(jiān)控信號(hào)；
FPGA處理模塊的輸入端與掉電檢測(cè)模塊的輸出端相連，用于檢測(cè)掉電檢測(cè)模塊輸出的監(jiān)控信號(hào)；
(PU最小系統(tǒng)的輸入端與FPGA處理模塊的輸出端相連，接收來自FPGA處理模塊的掉電告警信號(hào)，并輸出復(fù)位控制信號(hào)；
復(fù)位控制模塊與CPU最小系統(tǒng)相連，用于對(duì)其進(jìn)行復(fù)位。
[0008]進(jìn)一步，所述掉電檢測(cè)模塊包括連接在一起的穩(wěn)壓管Dl和光耦H1。
[0009]進(jìn)一步，所述掉電檢測(cè)模塊的電源輸入經(jīng)過分壓電阻Rl和R2與穩(wěn)壓管Dl —端相連。
[0010]進(jìn)一步，所述穩(wěn)壓管Dl另一端與光耦Hl之間，是由R3和R4組成的電流通路。
[0011]進(jìn)一步，所述光耦Hl的輸出端連接有上拉電阻R5，并輸出掉電檢測(cè)信號(hào)。
[0012]進(jìn)一步，所述FPGA處理模塊包括接收1/0，發(fā)送1/0，Ir接口模塊，接收I/O分別與發(fā)送1/0，Ir接口模塊連接；
接收I/O用于接收掉電檢測(cè)模塊輸出的掉電信號(hào)；發(fā)送I/O用于將掉電信號(hào)轉(zhuǎn)發(fā)給CPU最小系統(tǒng)；此外，F(xiàn)PGA還需要通過Ir接口，將掉電信號(hào)上報(bào)給主設(shè)備，產(chǎn)生告警信號(hào)。
[0013]進(jìn)一步，所述CPU最小系統(tǒng)主要包括連接在一起的CPU處理模塊，F(xiàn)LASH程序存儲(chǔ)模塊。
[0014]進(jìn)一步，所述CPU處理模塊用于接收來自FPGA處理模塊的掉電信號(hào)，并和FLASH程序存儲(chǔ)模塊一起接收來自復(fù)位控制模塊的復(fù)位信號(hào)；
進(jìn)一步，所述的復(fù)位控制模塊包括系統(tǒng)監(jiān)控芯片，用于接收來自CPU處理模塊的控制信號(hào)，同時(shí)產(chǎn)生復(fù)位信號(hào)，將CPU最小系統(tǒng)復(fù)位。
[0015]進(jìn)一步，所述電源模塊包括依次連接的DC-DC轉(zhuǎn)換芯片、儲(chǔ)能電感L1、儲(chǔ)能電容Cl。
[0016]此外，本發(fā)明還提供一種掉電保護(hù)方法，所述方法包括以下步驟:
步驟1、掉電檢測(cè)模塊輸出電壓的波動(dòng)，若電壓波動(dòng)到達(dá)閾值，則引起檢測(cè)模塊電壓輸出變化；
步驟2、FPGA處理模塊通過I/0接口檢測(cè)電平，并進(jìn)行判斷，若為高電平，說明是掉電狀態(tài)；判斷為低電平，為正常狀態(tài)；
步驟3、CPU最小系統(tǒng)檢測(cè)到FPGA處理模塊輸出的高電平，發(fā)送復(fù)位控制信號(hào)至復(fù)位控制模塊；
步驟4、復(fù)位控制模塊在接收到控制信號(hào)后，立即啟動(dòng)，向CPU最小系統(tǒng)發(fā)出復(fù)位信號(hào)。
[0017]具體過程為:電源模塊的輸入正常情況下，輸出端經(jīng)過儲(chǔ)能電感LI及儲(chǔ)能電容Cl為FPGA處理模塊，CPU最小系統(tǒng)，掉電檢測(cè)電路及復(fù)位控制模塊供電，保證其正常工作。掉電檢測(cè)電路檢測(cè)的掉電信號(hào)正常。當(dāng)系統(tǒng)出現(xiàn)掉電情況，電源模塊輸入電壓下降到一定閾值，經(jīng)過掉電檢測(cè)電路后，輸出異常信號(hào)給FPGA處理模塊，F(xiàn)PGA處理模塊檢測(cè)到異常信號(hào)，轉(zhuǎn)發(fā)給CPU最小系統(tǒng)的CPU處理模塊，CPU處理模塊發(fā)出控制信號(hào)，控制復(fù)位控制模塊，復(fù)位控制模塊立即發(fā)出復(fù)位信號(hào)給CPU最小系統(tǒng)，將其中的CPU處理模塊和FLASH程序存儲(chǔ)模塊等模塊復(fù)位，以此來保護(hù)系統(tǒng)程序和數(shù)據(jù)，保證系統(tǒng)能夠在電源輸入恢復(fù)正常后，正常啟動(dòng)和運(yùn)行。
[0018]本發(fā)明的優(yōu)點(diǎn)在于:
克服了使用備用電池體積大，成本高，壽命短，可靠性差等缺點(diǎn)，利用系統(tǒng)本身自有資源，在不增加額外電路成本的情況下，提供了一種在系統(tǒng)突然掉電情況下，快速及時(shí)備份和保護(hù)系統(tǒng)數(shù)據(jù)及程序的方法。具有體積小，成本低，實(shí)現(xiàn)容易，可靠性高等優(yōu)點(diǎn)?！緦＠綀D】

【附圖說明】
[0019]圖1為本發(fā)明實(shí)施例的電路原理框圖。
[0020]圖2為本發(fā)明實(shí)施例的電源模塊，掉電檢測(cè)電路框圖。
[0021]圖3為本發(fā)明實(shí)施例的FPGA處理模塊，CPU最小系統(tǒng)，復(fù)位控制模塊框圖。
[0022]圖4為本發(fā)明實(shí)施例的掉電保護(hù)方法流程圖。
[0023]【具體實(shí)施方式】
下面結(jié)合附圖及實(shí)施例對(duì)本發(fā)明作進(jìn)一步說明。
[0024]如圖f圖3所示，本發(fā)明涉及一種基于FPGA的掉電保護(hù)系統(tǒng)，包括電源模塊，由于給系統(tǒng)各部分供電及提供檢測(cè)電壓；掉電檢測(cè)模塊，用于檢測(cè)是否掉電；FPGA處理模塊，用于接收并轉(zhuǎn)發(fā)掉電檢測(cè)信號(hào)；(PU最小系統(tǒng)，用于接收掉電檢測(cè)信號(hào)，并發(fā)出復(fù)位控制信號(hào)；復(fù)位控制模塊，用于輸出復(fù)位信號(hào)。
[0025]電源模塊的輸入端連接設(shè)備的輸入電源電壓，即被檢測(cè)電壓，輸出端連接有儲(chǔ)能電感LI和儲(chǔ)能電容Cl，經(jīng)過儲(chǔ)能電感及電容后，輸出電壓連接后級(jí)鏈路，對(duì)其進(jìn)行供電。
[0026]由于設(shè)備的電源往往遠(yuǎn)高于FPGA，CPU等I/O工作及接口電壓，需要將檢測(cè)電壓進(jìn)行分壓和處理。正常工作輸入電壓先經(jīng)過電阻Rl和R2組成的一級(jí)分壓，再經(jīng)過穩(wěn)壓管Dl后，變成3.2V左右的直流電壓,輸入給具有隔離和開關(guān)功能的光電稱合器。光電稱合器有兩部分組成，分別為發(fā)光二極管和具有開關(guān)功能的三極管。三極管的集電極連接上拉電阻到3.3V (Power).R2與R3組成的電路在發(fā)光二極管處于斷路狀態(tài)時(shí)，提供電流通路。發(fā)光二極管的正極接穩(wěn)壓管Dl輸出，負(fù)極接分壓電阻R3的一端。發(fā)光二極管還與R4相連，R3的另一端接地。電源電壓正常時(shí)，發(fā)光二極管發(fā)光處于導(dǎo)通狀態(tài)時(shí)，光電三極管處于導(dǎo)通狀態(tài)，集電極為低電平，即掉電檢測(cè)信號(hào)為低電平；電源電壓下降，降到某一閾值，發(fā)光二極管不發(fā)光處于斷路狀態(tài)時(shí)，光電三極管處于截止?fàn)顟B(tài)，集電極為高電平，即掉電檢測(cè)信號(hào)為高電平。
[0027]FPGA處理模塊通過I/O接口，接收掉的檢測(cè)電壓，判斷是否掉電，一方面將狀態(tài)信息，通過Ir接口，上報(bào)給上一級(jí)設(shè)備，同時(shí)，通過I/O接口，將狀態(tài)信息傳遞給CPU最小系統(tǒng)的CPU處理模塊。CPU處理模塊接收到掉電狀態(tài)，如為掉電狀態(tài)，就發(fā)出復(fù)位控制信號(hào)，給復(fù)位控制電路。復(fù)位控制電路在接收到CPU處理模塊發(fā)出的控制信號(hào)后，立即將CPU最小系統(tǒng)進(jìn)行復(fù)位。設(shè)備的系統(tǒng)文件等均存儲(chǔ)在Flash模塊中，在掉電前將其包括Flash在內(nèi)的CPU最小系統(tǒng)復(fù)位，有效的保護(hù)了系統(tǒng)文件。
[0028]如圖4所示，本發(fā)明實(shí)施例還涉及一種電路掉電保護(hù)方法，包括以下步驟:
S401，設(shè)備供電電壓，是市電(-48V直流或者220V交流電)經(jīng)過直流穩(wěn)壓電源，轉(zhuǎn)換成
直流電源，一般情況下都是穩(wěn)定輸出的。但是在某些情況下，市電可能不穩(wěn)或者異常斷電，造成穩(wěn)壓源輸出有波動(dòng)設(shè)備的供電電壓波動(dòng)可能會(huì)達(dá)到閾值；
S402，掉電檢測(cè)模塊輸出，電壓的波動(dòng)到達(dá)閾值，引起檢測(cè)模塊電壓輸出變化，轉(zhuǎn)步驟S403 ；
S403，F(xiàn)PGA處理模塊通過I/O接口掉電檢測(cè)電平，判斷如為高電平，說明是掉電狀態(tài)，轉(zhuǎn)步驟S404 ;判斷為低電平，為正常狀態(tài)，轉(zhuǎn)步驟S401 ；
S404，CPU檢測(cè)到FPGA處理模塊輸出的高電平，轉(zhuǎn)步驟S405 ； S405，發(fā)送復(fù)位控制信號(hào)，轉(zhuǎn)步驟S406 ；
S406，復(fù)位控制電路，在接收到控制信號(hào)后，立即啟動(dòng)，發(fā)出復(fù)位信號(hào)，轉(zhuǎn)步驟S407 ； S407，復(fù)位CPU最小系統(tǒng)。
[0029]由上述實(shí)例可以看出，本發(fā)明提供了一種掉電保護(hù)保護(hù)方法及電路，克服了使用備用電池體積大，成本高，壽命短，可靠性差等缺點(diǎn)，在不增加額外電路成本的情況下，提供了一種在系統(tǒng)突然掉電情況下，快速及時(shí)備份和保護(hù)系統(tǒng)數(shù)據(jù)及程序的方法。
[0030]本發(fā)明的上述實(shí)例僅僅為說明本發(fā)明的方法實(shí)現(xiàn)，任何熟悉該技術(shù)的人在本發(fā)明所揭露的技術(shù)范圍內(nèi)，都可輕易想到其變化和替換，因此本發(fā)明保護(hù)范圍都應(yīng)涵蓋在由權(quán)利要求書所限定的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種基于FPGA的掉電保護(hù)系統(tǒng),其特征在于:包括掉電檢測(cè)模塊、電源模塊、CPU最小系統(tǒng)、FPGA處理模塊、復(fù)位控制模塊； 電源模塊的輸入端與掉電檢測(cè)模塊的輸入端相連；電源模塊的輸出端分別與掉電檢測(cè)模塊、FPGA處理模塊、CPU最小系統(tǒng)及復(fù)位控制模塊相連，對(duì)其進(jìn)行供電； 掉電檢測(cè)模塊，與電源模塊相連接，用于檢測(cè)是否掉電，并輸出監(jiān)控信號(hào)； FPGA處理模塊的輸入端與掉電檢測(cè)模塊的輸出端相連，用于檢測(cè)掉電檢測(cè)模塊輸出的監(jiān)控信號(hào)； (PU最小系統(tǒng)的輸入端與FPGA處理模塊的輸出端相連，接收來自FPGA處理模塊的掉電告警信號(hào)，并輸出復(fù)位控制信號(hào)； 復(fù)位控制模塊與CPU最小系統(tǒng)相連，用于對(duì)其進(jìn)行復(fù)位。
2.如權(quán)利要求1所述的一種基于FPGA的掉電保護(hù)系統(tǒng),其特征在于:所述掉電檢測(cè)模塊包括連接在一起的穩(wěn)壓管Dl和光耦Hl。
3.如權(quán)利要求2所述的一種基于FPGA的掉電保護(hù)系統(tǒng),其特征在于:所述掉電檢測(cè)模塊的電源輸入經(jīng)過分壓電阻Rl和R2與穩(wěn)壓管Dl —端相連。
4.如權(quán)利要求3所述的一種基于FPGA的掉電保護(hù)裝置，其特征在于:所述穩(wěn)壓管Dl另一端與光耦Hl之間是由R3和R4組成的電流通路。
5.如權(quán)利要求4所述的一種基于FPGA的掉電保護(hù)系統(tǒng),其特征在于:所述光稱Hl的輸出端連接有上拉電阻R5，并輸出掉電檢測(cè)信號(hào)。
6.如權(quán)利要求1所述的一種基于FPGA的掉電保護(hù)系統(tǒng),其特征在于:所述FPGA處理模塊包括接收1/0，發(fā)送1/0，Ir接口模塊，接收I/o分別與發(fā)送I/O、Ir接口模塊連接。
7.如權(quán)利要求1所述的一種基于FPGA的掉電保護(hù)系統(tǒng)，其特征在于:所述CPU最小系統(tǒng)包括連接在一起的CPU處理模塊和FLASH程序存儲(chǔ)模塊。
8.如權(quán)利要求7所述的一種基于FPGA的掉電保護(hù)系統(tǒng),其特征在于:所述CPU處理模塊用于接收來自FPGA處理模塊的掉電信號(hào)，并和FLASH程序存儲(chǔ)模塊一起接收來自復(fù)位控制模塊的復(fù)位信號(hào)；所述的復(fù)位控制模塊包括系統(tǒng)監(jiān)控芯片，用于接收來自CPU處理模塊的控制信號(hào)，同時(shí)產(chǎn)生復(fù)位信號(hào)，將CPU最小系統(tǒng)復(fù)位。
9.如權(quán)利要求1所述的一種基于FPGA的掉電保護(hù)系統(tǒng),其特征在于:所述電源模塊包括依次連接的DC-DC轉(zhuǎn)換芯片、儲(chǔ)能電感L1、儲(chǔ)能電容Cl。
10.一種利用權(quán)利要求1~9所述的掉電保護(hù)系統(tǒng)進(jìn)行掉電保護(hù)的方法，其特征在于:包括以下步驟， 步驟1、掉電檢測(cè)模塊輸出電壓的波動(dòng)，若電壓波動(dòng)到達(dá)閾值，則引起檢測(cè)模塊電壓輸出變化； 步驟2、FPGA處理模塊通過I/0接口檢測(cè)電平，并進(jìn)行判斷，若為高電平，說明是掉電狀態(tài)；判斷為低電平，為正常狀態(tài)； 步驟3、CPU最小系統(tǒng)檢測(cè)到FPGA處理模塊輸出的高電平，發(fā)送復(fù)位控制信號(hào)至復(fù)位控制模塊； 步驟4、復(fù)位控制模塊在接收到控制信號(hào)后，立即啟動(dòng)，向CPU最小系統(tǒng)發(fā)出復(fù)位信號(hào)。
【文檔編號(hào)】G06F11/14GK103984610SQ201410257482
【公開日】2014年8月13日 申請(qǐng)日期:2014年6月11日 優(yōu)先權(quán)日:2014年6月11日
【發(fā)明者】王曉靜, 游為華, 張明利, 周世軍, 楊浩 申請(qǐng)人:武漢郵電科學(xué)研究院