一種基于etx模塊的標(biāo)準(zhǔn)儀器總線嵌入式控制器的制造方法
【專利摘要】本實(shí)用新型涉及復(fù)雜系統(tǒng)自動(dòng)測(cè)試設(shè)備相關(guān)【技術(shù)領(lǐng)域】，特別是一種基于ETX模塊的標(biāo)準(zhǔn)儀器總線嵌入式控制器，包括：主控計(jì)算機(jī)模塊1、PCI總線控制器2、現(xiàn)場(chǎng)可編程門陣列4、VXI板結(jié)構(gòu)自定義總線5和晶振模塊8，其中：所述主控計(jì)算機(jī)模塊1通過(guò)PCI總線控制器2與現(xiàn)場(chǎng)可編程門陣列4連接，所述主控計(jì)算機(jī)模塊1用于提供人機(jī)交互界面，所述PCI總線控制器用于將主控計(jì)算機(jī)模塊1的PCI總線信號(hào)轉(zhuǎn)換為本地總線信號(hào)并發(fā)送到現(xiàn)場(chǎng)可編程門陣列4。本實(shí)用新型通過(guò)采用現(xiàn)場(chǎng)可編程門陣列將PCI總線信號(hào)轉(zhuǎn)換為VXI總線信號(hào)，使得主控計(jì)算機(jī)模塊的命令能夠成功地解釋成VXI信號(hào)。
【專利說(shuō)明】一種基于ETX模塊的標(biāo)準(zhǔn)儀器總線嵌入式控制器
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及復(fù)雜系統(tǒng)自動(dòng)測(cè)試設(shè)備相關(guān)【技術(shù)領(lǐng)域】，特別是一種基于ETX模塊的標(biāo)準(zhǔn)儀器總線嵌入式控制器。
【背景技術(shù)】
[0002]20世紀(jì)80年代后期，儀器制造商發(fā)現(xiàn)GPIB總線和VME總線產(chǎn)品無(wú)法再滿足軍用測(cè)控系統(tǒng)的需求了。在這種情況下，HP、Tekronix等五家國(guó)際著名的儀器公司成立了VXIbus聯(lián)合體，并于1987年發(fā)布了 VXI規(guī)范的第一個(gè)版本。幾經(jīng)修改和完善，與1992年被IEEE 接納為 IEEE-1155-1992 標(biāo)準(zhǔn)。
[0003]VXI板結(jié)構(gòu)總線儀器系統(tǒng)是一種適用于模塊化儀器的標(biāo)準(zhǔn)總線系統(tǒng)，是21世紀(jì)自動(dòng)測(cè)試系統(tǒng)的優(yōu)秀平臺(tái)，它把計(jì)算機(jī)技術(shù)、數(shù)字接口技術(shù)和儀器測(cè)量技術(shù)有機(jī)地結(jié)合起來(lái)，并集中了智能儀器、個(gè)人儀器和自動(dòng)測(cè)試系統(tǒng)的很多特長(zhǎng)。由于其具有優(yōu)良的交互操作性、數(shù)傳速率高、可移動(dòng)性好及軟件結(jié)構(gòu)標(biāo)準(zhǔn)化等特點(diǎn)，易于集成為不同用途的自動(dòng)測(cè)試系統(tǒng)，近年來(lái)已廣泛應(yīng)用于航天測(cè)控、軍事預(yù)研和標(biāo)準(zhǔn)計(jì)量等領(lǐng)域。VXI板結(jié)構(gòu)系統(tǒng)嵌入式控制器作為VXI測(cè)試平臺(tái)的核心模塊，擔(dān)負(fù)著整個(gè)測(cè)試系統(tǒng)的控制和管理工作。現(xiàn)有的VXI板結(jié)構(gòu)系統(tǒng)嵌入式控制器結(jié)構(gòu)復(fù)雜，未能解決嵌入式控制器通信與控制，任務(wù)調(diào)度、信息處理以及總線接口轉(zhuǎn)換等復(fù)雜功能電路的實(shí)現(xiàn)。
實(shí)用新型內(nèi)容
[0004]基于此，針對(duì)現(xiàn)有技術(shù)未能實(shí)現(xiàn)嵌入式控制器進(jìn)行信息處理以及總線接口轉(zhuǎn)換的技術(shù)問(wèn)題，提供一種基于ETX模塊的標(biāo)準(zhǔn)儀器總線嵌入式控制器。
[0005]一種基于ETX模塊的標(biāo)準(zhǔn)儀器總線嵌入式控制器，包括:
[0006]主控計(jì)算機(jī)模塊、PCI總線控制器、現(xiàn)場(chǎng)可編程門陣列、VXI板結(jié)構(gòu)自定義總線和晶振模塊，其中:
[0007]所述主控計(jì)算機(jī)模塊通過(guò)PCI總線控制器與現(xiàn)場(chǎng)可編程門陣列連接，所述主控計(jì)算機(jī)模塊用于提供人機(jī)交互界面，所述PCI總線控制器用于將主控計(jì)算機(jī)模塊的PCI總線信號(hào)轉(zhuǎn)換為本地總線信號(hào)并發(fā)送到現(xiàn)場(chǎng)可編程門陣列；
[0008]所述現(xiàn)場(chǎng)可編程門陣列一端與PCI總線控制器連接，另一端與VXI板結(jié)構(gòu)自定義總線連接，用于將PCI總線控制器的本地總線信號(hào)根據(jù)VXI協(xié)議轉(zhuǎn)換為適應(yīng)所述VXI總線的VXI板結(jié)構(gòu)自定義總線的VXI總線信號(hào)；
[0009]所述晶振模塊與PCI總線控制器和現(xiàn)場(chǎng)可編程門陣列連接，向PCI總線控制器和現(xiàn)場(chǎng)可編程門陣列提供時(shí)鐘和同步信號(hào)。
[0010]優(yōu)選地，所述主控計(jì)算機(jī)模塊為ETX模塊。
[0011]優(yōu)選地，所述現(xiàn)場(chǎng)可編程門陣列接收并響應(yīng)主控計(jì)算機(jī)模塊發(fā)出的中斷。
[0012]優(yōu)選地，還包括:與所述現(xiàn)場(chǎng)可編程門陣列連接的擴(kuò)展I/O接口。
[0013]優(yōu)選地，所述現(xiàn)場(chǎng)可編程門陣列通過(guò)四路三態(tài)差分發(fā)送器、接收器/驅(qū)動(dòng)器芯片與所述擴(kuò)展I/O接口連接。
[0014]優(yōu)選地于，所述擴(kuò)展I/O接口包括兩個(gè)同步串口和至少一個(gè)并行I/O接口。
[0015]優(yōu)選地，所述現(xiàn)場(chǎng)可編程門陣列包括提供差分控制的差分控制端口和對(duì)信號(hào)進(jìn)行檢測(cè)的檢測(cè)信號(hào)端口，所述四路三態(tài)差分發(fā)送器與所述差分控制端口連接，所述接收器/驅(qū)動(dòng)器芯片與所述檢測(cè)信號(hào)端口連接。
[0016]優(yōu)選地，還包括:與所述現(xiàn)場(chǎng)可編程門陣列連接的芯片控制信號(hào)接口，所述現(xiàn)場(chǎng)可編程門陣列向芯片控制信號(hào)接口提供芯片控制信號(hào)。
[0017]優(yōu)選地，所述芯片控制信號(hào)接口包括:多路單端測(cè)試點(diǎn)接口、監(jiān)測(cè)信號(hào)接口、FPGA復(fù)位信號(hào)接口、LED顯示接口、JTAG總線接口。
[0018]優(yōu)選地，還包括與現(xiàn)場(chǎng)可編程門陣列連接的總線收發(fā)器/緩沖器芯片，所述現(xiàn)場(chǎng)可編程門陣列通過(guò)總線收發(fā)器/緩沖器芯片與外接按鍵總線接口連接。
[0019]本實(shí)用新型通過(guò)采用現(xiàn)場(chǎng)可編程門陣列將PCI總線信號(hào)轉(zhuǎn)換為VXI總線信號(hào)，使得主控計(jì)算機(jī)模塊的命令能夠成功地解釋成VXI信號(hào)。解決了嵌入式控制器通信與控制，任務(wù)調(diào)度、信息處理以及總線接口轉(zhuǎn)換等復(fù)雜功能電路的實(shí)現(xiàn)問(wèn)題，有利于VXI總線儀器系統(tǒng)的推廣應(yīng)用?？煞奖愕貞?yīng)用于工業(yè)自動(dòng)化檢測(cè)、航天測(cè)控、軍事預(yù)研和標(biāo)準(zhǔn)計(jì)量等領(lǐng)域VXI總線測(cè)試平臺(tái)中，作為平臺(tái)的嵌入式控制器實(shí)現(xiàn)對(duì)整個(gè)系統(tǒng)的管理和控制。
【專利附圖】

【附圖說(shuō)明】
[0020]圖1為本實(shí)用新型一種基于ETX模塊的標(biāo)準(zhǔn)儀器總線嵌入式控制器的結(jié)構(gòu)示意圖；
[0021]圖2為本實(shí)用新型一個(gè)例子中現(xiàn)場(chǎng)可編程門陣列4的內(nèi)部結(jié)構(gòu)示意圖；
[0022]圖3為本實(shí)用新型一種基于ETX模塊的標(biāo)準(zhǔn)儀器總線嵌入式控制器的對(duì)外接口圖其中:X3為VGA接口，X4為PS/2，X5為串口，X6為100芯J30自定義總線接口 ；
[0023]圖4為本實(shí)用新型一個(gè)例子的結(jié)構(gòu)框圖。
【具體實(shí)施方式】
[0024]下面結(jié)合附圖和具體實(shí)施例對(duì)本實(shí)用新型做進(jìn)一步詳細(xì)的說(shuō)明。
[0025]如圖1所示為本實(shí)用新型一種基于ETX模塊的標(biāo)準(zhǔn)儀器總線嵌入式控制器的結(jié)構(gòu)示意圖，包括:
[0026]主控計(jì)算機(jī)模塊1、PCI總線控制器2、現(xiàn)場(chǎng)可編程門陣列4、VXI板結(jié)構(gòu)自定義總線5和晶振|吳塊8,其中:
[0027]所述主控計(jì)算機(jī)模塊I通過(guò)PCI總線控制器2與現(xiàn)場(chǎng)可編程門陣列4連接，所述主控計(jì)算機(jī)模塊I用于提供人機(jī)交互界面，所述PCI總線控制器用于將主控計(jì)算機(jī)模塊I的PCI總線信號(hào)轉(zhuǎn)換為本地總線信號(hào)并發(fā)送到現(xiàn)場(chǎng)可編程門陣列4 ；
[0028]所述現(xiàn)場(chǎng)可編程門陣列4 一端與PCI總線控制器2連接，另一端與VXI板結(jié)構(gòu)自定義總線5連接，用于將PCI總線控制器2的本地總線信號(hào)根據(jù)VXI協(xié)議轉(zhuǎn)換為適應(yīng)所述VXI總線的VXI板結(jié)構(gòu)自定義總線5的VXI總線信號(hào)；
[0029]所述晶振模塊8與PCI總線控制器2和現(xiàn)場(chǎng)可編程門陣列4連接，向PCI總線控制器2和現(xiàn)場(chǎng)可編程門陣列4提供時(shí)鐘和同步信號(hào)。[0030]在其中一個(gè)實(shí)施例中，所述主控計(jì)算機(jī)模塊I為ETX模塊。
[0031]在其中一個(gè)實(shí)施例中，所述現(xiàn)場(chǎng)可編程門陣列4接收并響應(yīng)主控計(jì)算機(jī)模塊I發(fā)出的中斷。
[0032]在其中一個(gè)實(shí)施例中，還包括:與所述現(xiàn)場(chǎng)可編程門陣列4連接的擴(kuò)展I/O接口6。
[0033]在其中一個(gè)實(shí)施例中，所述現(xiàn)場(chǎng)可編程門陣列4通過(guò)四路三態(tài)差分發(fā)送器、接收器/驅(qū)動(dòng)器芯片與所述擴(kuò)展I/o接口 6連接。
[0034]在其中一個(gè)實(shí)施例中，所述擴(kuò)展I/O接口 6包括兩個(gè)同步串口和至少一個(gè)并行I/
O接口。
[0035]在其中一個(gè)實(shí)施例中，所述現(xiàn)場(chǎng)可編程門陣列4包括提供差分控制的差分控制端口和對(duì)信號(hào)進(jìn)行檢測(cè)的檢測(cè)信號(hào)端口，所述四路三態(tài)差分發(fā)送器與所述差分控制端口連接，所述接收器/驅(qū)動(dòng)器芯片與所述檢測(cè)信號(hào)端口連接。
[0036]在其中一個(gè)實(shí)施例中，還包括:與所述現(xiàn)場(chǎng)可編程門陣列4連接的芯片控制信號(hào)接口 7，所述現(xiàn)場(chǎng)可編程門陣列4向芯片控制信號(hào)接口 7提供芯片控制信號(hào)。
[0037]在其中一個(gè)實(shí)施例中，所述芯片控制信號(hào)接口 7包括:多路單端測(cè)試點(diǎn)接口、監(jiān)測(cè)信號(hào)接口、FPGA復(fù)位信號(hào)接口、LED顯示接口、JTAG總線接口。
[0038]在其中一個(gè)實(shí)施例中，還包括與現(xiàn)場(chǎng)可編程門陣列4連接的總線收發(fā)器/緩沖器芯片，所述現(xiàn)場(chǎng)可編程門陣列4通過(guò)總線收發(fā)器/緩沖器芯片與外接按鍵總線接口連接。
[0039]作為一個(gè)例子，主控計(jì)算機(jī)模塊I可以采用德國(guó)控創(chuàng)ETX模塊，該模塊為通用的單板機(jī)，內(nèi)裝Windows XP操作系統(tǒng)，有良好的人機(jī)交互界面。對(duì)外提供標(biāo)準(zhǔn)的USB、VGA、PS/2、LAN、IDE接口。它通過(guò)PCI總線控制器2與可編程門陣列FPGA4連接。PCI總線控制器2可以選用PLX Tech公司提供的PCI9054總線控制器，該控制器是一種支持32bit/33MHzPCI總線橋芯片,本地總線支持復(fù)用/非復(fù)用的32位地址/數(shù)據(jù)，支持主模式、從模式以及DMA傳輸模式。在本實(shí)用新型中采用C模式(MODE [1: O] =00)，將主控計(jì)算機(jī)模塊I的PCI總線橋接轉(zhuǎn)換成本地(LOCAL)及ISA總線，實(shí)現(xiàn)主控計(jì)算機(jī)模塊I與現(xiàn)場(chǎng)可編程門陣列FPGA4的通信控制。
[0040]現(xiàn)場(chǎng)可編程門陣列4選用美國(guó)ALTERA公司的Cyclone系列現(xiàn)場(chǎng)可編程門陣列FPGA，，其內(nèi)部結(jié)構(gòu)圖如圖2所示，用于完成與主控計(jì)算機(jī)模塊I的通信與控制，任務(wù)調(diào)度、信息處理，實(shí)現(xiàn)PCI總線到VXI總線的接口轉(zhuǎn)換和控制，其中VXI接口是實(shí)現(xiàn)VXI協(xié)議的關(guān)鍵，它負(fù)責(zé)將本地總線轉(zhuǎn)換為VXI總線，該模塊包含的功能塊為:中斷、仲裁、數(shù)據(jù)寬度控制(D08，D16，D32)、模塊識(shí)別(MODID)線驅(qū)動(dòng)、觸發(fā)等。本實(shí)用新型中現(xiàn)場(chǎng)可編程門陣列4采用VHDL語(yǔ)言代碼控制門陣列實(shí)現(xiàn)總線控制器接口功能，作為從現(xiàn)場(chǎng)可編程門陣列4 一端的PCI總線到另一端的VXI板結(jié)構(gòu)自定義總線轉(zhuǎn)換，實(shí)現(xiàn)VXI板結(jié)構(gòu)自定義總線5功能。
[0041]通過(guò)在現(xiàn)場(chǎng)可編程門陣列4內(nèi)實(shí)現(xiàn)差分控制和檢測(cè)信號(hào)邏輯功能，使本實(shí)用新型的VXI板結(jié)構(gòu)自定義總線嵌入式控制器對(duì)外提供LVDS差分信號(hào)控制和檢測(cè)擴(kuò)展I/O接口
6。具體實(shí)現(xiàn)時(shí)采用DS26C31/C32四路三態(tài)差分發(fā)送器、接收器/驅(qū)動(dòng)器芯片對(duì)現(xiàn)場(chǎng)可編程門陣列4的差分控制和檢測(cè)信號(hào)端口進(jìn)行擴(kuò)展實(shí)現(xiàn)兩個(gè)同步串口 1、2和一個(gè)16位并行I/O 口，同時(shí)通過(guò)74HLVTH16224總線收發(fā)器/緩沖器芯片使其具有外接按鍵總線接口。
[0042]另外，對(duì)現(xiàn)場(chǎng)可編程門陣列4進(jìn)行編程，使其對(duì)外提供芯片控制信號(hào)到芯片控制信號(hào)接口 7，包括20路單端測(cè)試點(diǎn)接口、監(jiān)測(cè)信號(hào)接口、FPGA復(fù)位信號(hào)接口、LED顯示接口、JTAG總線接口。
[0043]本實(shí)用新型中，電源模塊3為通用電源模塊，主要功能是給本實(shí)用新型的VXI板結(jié)構(gòu)自定義總線嵌入式控制器提供驅(qū)動(dòng)電源。晶振模塊8給PCI總線控制器2、現(xiàn)場(chǎng)可編程門陣列4提供時(shí)鐘和同步信號(hào)。
[0044]表1~3所示為本實(shí)用新型實(shí)施例的VXI板結(jié)構(gòu)自定義總線嵌入式控制器的部分接口、管腳定義與功能。
[0045]VXI板結(jié)構(gòu)自定義總線5中Pl和P2的B行與VME總線管腳定義一致，包括(I)數(shù)據(jù)傳輸總線:數(shù)據(jù)總線(D31-D0)、地址總線(A31-A0)、地址修改符(AM5-AM0)、讀/寫控制(WRITE)、中斷應(yīng)答(IACK)、地址選通(AS)、字長(zhǎng)(LW0RD)、數(shù)據(jù)選通(DSO，DSl)、數(shù)據(jù)傳送應(yīng)答(DTACK)、總線出錯(cuò)(BERR); (2 )仲裁總線:總線請(qǐng)求(BR0-BR3 )、總線忙(BBSY)、總線允許輸出(BG00UT-BG30UT)、總線清除(BCLK)、總線允許輸入(BG0IN-BG3IN) ；(3)中斷總線:中斷請(qǐng)求(IRQ1-1RQ7)、中斷應(yīng)答(IACK)、中斷應(yīng)答輸入(IACKIN)、中斷應(yīng)答輸出(IACK0UT)；
(4)公用總線:系統(tǒng)時(shí)鐘16MHz (SYSCLK)、系統(tǒng)復(fù)位(SYSRST)、系統(tǒng)失效(SYSYFAIL)、交流電源失效(ACFAIL)、5V電源(+5V)、12V電源(+12V)、-12V電源(_12V)、5V備用電源(+5VSTDBY)不再贅述。
[0046]這里列出P2的A、C行、JTAG和J30連接器部分管腳定義及功能。
[0047]表1VXI板結(jié)構(gòu)自定義總線P2部分管腳定義及功能
[0048]
【權(quán)利要求】
1.一種基于ETX模塊的標(biāo)準(zhǔn)儀器總線嵌入式控制器，其特征在于，包括: 主控計(jì)算機(jī)模塊(1)、PCI總線控制器(2)、現(xiàn)場(chǎng)可編程門陣列(4)、VXI板結(jié)構(gòu)自定義總線(5)和晶振I旲塊(8),其中: 所述主控計(jì)算機(jī)模塊(I)通過(guò)PCI總線控制器(2)與現(xiàn)場(chǎng)可編程門陣列(4)連接； 所述現(xiàn)場(chǎng)可編程門陣列(4)一端與PCI總線控制器(2)連接，另一端與VXI板結(jié)構(gòu)自定義總線(5)連接； 所述晶振模塊(8)與PCI總線控制器(2)和現(xiàn)場(chǎng)可編程門陣列(4)連接。
2.根據(jù)權(quán)利要求1所述的基于ETX模塊的標(biāo)準(zhǔn)儀器總線嵌入式控制器，其特征在于，所述主控計(jì)算機(jī)模塊(I)為ETX模塊。
3.根據(jù)權(quán)利要求1所述的基于ETX模塊的標(biāo)準(zhǔn)儀器總線嵌入式控制器，其特征在于，還包括:與所述現(xiàn)場(chǎng)可編程門陣列(4)連接的擴(kuò)展I/O接口(6)。
4.根據(jù)權(quán)利要求3所述的基于ETX模塊的標(biāo)準(zhǔn)儀器總線嵌入式控制器，其特征在于，所述現(xiàn)場(chǎng)可編程門陣列(4)通過(guò)四路三態(tài)差分發(fā)送器、接收器/驅(qū)動(dòng)器芯片與所述擴(kuò)展I/O接口(6)連接。
5.根據(jù)權(quán)利要求4所述的基于ETX模塊的標(biāo)準(zhǔn)儀器總線嵌入式控制器，其特征在于，所述擴(kuò)展I/o接口(6)包括兩個(gè)同步串口和至少一個(gè)并行I/O接口。
6.根據(jù)權(quán)利要求5所述的基于ETX模塊的標(biāo)準(zhǔn)儀器總線嵌入式控制器，其特征在于，所述現(xiàn)場(chǎng)可編程門陣列(4)包括提供差分控制的差分控制端口和對(duì)信號(hào)進(jìn)行檢測(cè)的檢測(cè)信號(hào)端口，所述四路三態(tài)差分發(fā)送器與所述差分控制端口連接，所述接收器/驅(qū)動(dòng)器芯片與所述檢測(cè)信號(hào)端口連接。
7.根據(jù)權(quán)利要求1所述的基于ETX模塊的標(biāo)準(zhǔn)儀器總線嵌入式控制器，其特征在于，還包括:與所述現(xiàn)場(chǎng)可編程門陣列(4)連接的芯片控制信號(hào)接口(7)。
8.根據(jù)權(quán)利要求7所述的基于ETX模塊的標(biāo)準(zhǔn)儀器總線嵌入式控制器，其特征在于，所述芯片控制信號(hào)接口(7)包括:多路單端測(cè)試點(diǎn)接口、監(jiān)測(cè)信號(hào)接口、FPGA復(fù)位信號(hào)接口、LED顯示接口、JTAG總線接口。
9.根據(jù)權(quán)利要求1所述的基于ETX模塊的標(biāo)準(zhǔn)儀器總線嵌入式控制器，其特征在于，還包括與現(xiàn)場(chǎng)可編程門陣列(4)連接的總線收發(fā)器/緩沖器芯片，所述現(xiàn)場(chǎng)可編程門陣列(4)通過(guò)總線收發(fā)器/緩沖器芯片與外接按鍵總線接口連接。
【文檔編號(hào)】G06F13/38GK203433510SQ201320598492
【公開日】2014年2月12日 申請(qǐng)日期:2013年9月26日 優(yōu)先權(quán)日:2013年9月26日
【發(fā)明者】黃日乾, 安幼林, 周平 申請(qǐng)人:黃日乾, 安幼林, 周平