專利名稱：一種多模塊時(shí)序控制的嵌入式系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型屬于嵌入式系統(tǒng)領(lǐng)域，尤其涉及一種多模塊時(shí)序控制的嵌入式系統(tǒng)。
背景技術(shù)：
隨著嵌入式系統(tǒng)設(shè)備功能越來(lái)越復(fù)雜，各功能模塊之間耦合及關(guān)聯(lián)度也隨之提高，因此，相關(guān)聯(lián)模塊之間會(huì)存在信號(hào)沖突的問(wèn)題，假設(shè)A和B分別是某嵌入式系統(tǒng)中的兩個(gè)功能模塊，用以實(shí)現(xiàn)不同的功能應(yīng)用，其中:1)B模塊接收A模塊的輸出信號(hào)；2) B模塊在上電時(shí)需要對(duì)B模塊的處理器單元進(jìn)行硬件配置，如設(shè)置某些寄存器上電初始狀態(tài)為高或低，配置其啟動(dòng)時(shí)系統(tǒng)狀態(tài)等；3)很多情況下，上電配置管腳和正常工作時(shí)的信號(hào)I/O管腳是復(fù)用的；在上述三點(diǎn)的約束條件下，則會(huì)導(dǎo)致一種情況，即上電時(shí)A正常工作輸出給B模塊的信號(hào)，與B模塊上電配置腳產(chǎn)生沖突。

實(shí)用新型內(nèi)容有鑒于此，需要提供一種多模塊時(shí)序控制的嵌入式系統(tǒng)，可以對(duì)相關(guān)聯(lián)功能模塊的時(shí)序要求進(jìn)行控制，確保系統(tǒng)穩(wěn)定可靠。本實(shí)用新型提供一種多模塊時(shí)序控制的嵌入式系統(tǒng)，包括主控芯片、前級(jí)功能模塊、后級(jí)功能模塊及開(kāi)關(guān)電路；所述主控芯片包括通用可編程輸入輸出接口，通過(guò)通用可編程輸入輸出接口耦接所述后級(jí)功能模塊及所述開(kāi)關(guān)電路；所述開(kāi)關(guān)電路耦接所述前級(jí)功能模塊；所述后級(jí)功能模塊耦接所述前級(jí)功能模塊，可接收所述前級(jí)功能模塊的輸出信號(hào)。較優(yōu)地，所述主控芯片通過(guò)其通用可編程輸入輸出接口輸出復(fù)位信號(hào)；所述后級(jí)功能模塊接收所述復(fù)位信號(hào)進(jìn)入復(fù)位狀態(tài)；所述開(kāi)關(guān)電路接收所述復(fù)位信號(hào)，輸出關(guān)斷的開(kāi)關(guān)信號(hào)至所述前級(jí)功能模塊，以使所述前級(jí)功能模塊進(jìn)入高阻狀態(tài)。較優(yōu)地，所述前級(jí)功能模塊包括通用可編程輸入輸出接口，通過(guò)其通用可編程輸入輸出接口接收所述開(kāi)關(guān)電路的開(kāi)關(guān)信號(hào)。較優(yōu)地，所述后級(jí)功能模塊包括復(fù)位接口，通過(guò)所述復(fù)位接口接收所述主控芯片的復(fù)位信號(hào)。較優(yōu)地，所述開(kāi)關(guān)電路包括三極管、場(chǎng)效應(yīng)管、第一電阻、第二電阻、第三電阻及第四電阻；所述三極管的基極連接所述主控芯片的通用可編程輸入輸出接口，發(fā)射極接地，集電極通過(guò)第三電阻串聯(lián) 第二電阻連接第一電源；[0019]所述場(chǎng)效應(yīng)管的源極連接于所述第一電源、第二電阻之間，柵極連接于第二電阻、第三電阻之間，漏極連接所述前級(jí)功能模塊并通過(guò)第四電阻接地。由于該嵌入式系統(tǒng)所包括的主控芯片通過(guò)通用可編程輸入輸出接口耦接后級(jí)功能模塊及開(kāi)關(guān)電路，通過(guò)開(kāi)關(guān)電路耦接前級(jí)功能模塊，從而簡(jiǎn)單可靠的實(shí)現(xiàn)相關(guān)聯(lián)功能模塊的上電時(shí)序控制，確保系統(tǒng)穩(wěn)定可靠。

圖1為本實(shí)用新型實(shí)施例提供的一種多模塊時(shí)序控制的嵌入式系統(tǒng)框圖；圖2為本實(shí)用新型實(shí)施例提供的開(kāi)關(guān)電路。
具體實(shí)施方式
為了使本實(shí)用新型的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，
以下結(jié)合附圖及實(shí)施例，對(duì)本實(shí)用新型進(jìn)行進(jìn)一步詳細(xì)說(shuō)明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本實(shí)用新型，并不用于限定本實(shí)用新型。圖1為本實(shí)用新型實(shí)施例提供的一種多模塊時(shí)序控制的嵌入式系統(tǒng)框圖。該實(shí)施例中以模塊A用以說(shuō)明前級(jí)功能模塊，模塊B用以說(shuō)明后級(jí)功能模塊，其中，通用可編程輸入輸出接口將以 GPIO(General Purpose Input Output)進(jìn)行說(shuō)明。如圖1所示，多模塊時(shí)序控制的嵌入式系統(tǒng)100，包括主控芯片110、模塊A120、模塊B130及開(kāi)關(guān)電路140，主控芯片110包括通用可編程輸入輸出接口 GP101，通過(guò)GPIOl耦接模塊B130及開(kāi)關(guān)電路140，通過(guò)GPIOl輸出信號(hào)至模塊A120、開(kāi)關(guān)電路140，開(kāi)關(guān)電路140耦接模塊A120 ;模塊B130耦接模塊A120，可接收模塊A120的輸出信號(hào)，即模塊A120與模塊B130為關(guān)聯(lián)模塊。
主控芯片110為該嵌入式系統(tǒng)100的中央處理單元，GPIOl是主控芯片110的通用可編程輸入輸出接口，通過(guò)軟件配置可以將其設(shè)置輸出狀態(tài)為高電平或低電平。該實(shí)施例中，模塊A120包括通用可編程輸入輸出接口 GP102，通過(guò)GP102接收開(kāi)關(guān)電路140依據(jù)主控芯片110GP101的輸出信號(hào)輸出的開(kāi)關(guān)信號(hào)。模塊B130包括復(fù)位接口RESET，通過(guò)RESET接收主控芯片110的GPIOl的復(fù)位信號(hào)。主控芯片110通過(guò)其通用可編程輸入輸出接口 GPIOl輸出復(fù)位信號(hào)，模塊B130接收復(fù)位信號(hào)進(jìn)入復(fù)位狀態(tài)，開(kāi)關(guān)電路140接收復(fù)位信號(hào)，輸出關(guān)斷的開(kāi)關(guān)信號(hào)至模塊A120，以使模塊A120進(jìn)入高阻狀態(tài)。該實(shí)施例中，模塊A120包括通用可編程輸入輸出接口 GP102，通過(guò)GP102接收開(kāi)關(guān)電路140的開(kāi)關(guān)信號(hào)。模塊B130包括復(fù)位接口 RESET，通過(guò)RESET接收主控芯片110的復(fù)
位信號(hào)。圖2為本實(shí)用新型實(shí)施例提供的開(kāi)關(guān)電路，以NPN型三極管Ql、PMOS管Q2、第一電源3.3V，并結(jié)合圖1加以說(shuō)明。如圖所示，開(kāi)關(guān)電路140包括三極管Q1、PM0S管Q2、電阻R1、電阻R2、電阻R3及電阻R4 ;三極管Ql的基極連接主控芯片110的GPIOl，發(fā)射極接地，集電極通過(guò)電阻R3串聯(lián)電阻R2連接第一電源3.3V ；PM0S管Q2的源極連接于3.3V電源、電阻R2之間，柵極連接于電阻R2、電阻R3之間，漏極連接模塊A120的GP102，并通過(guò)電阻R4接地。[0031]以下結(jié)合上述系統(tǒng)結(jié)構(gòu)，對(duì)其工作原理加以說(shuō)明。該例中以后級(jí)功能模塊模塊B130低電平復(fù)位加以說(shuō)明，主控芯片110通過(guò)GPIOl輸出復(fù)位信號(hào)至模塊B130，即GPIOl輸出低電平，則三極管Ql截止，進(jìn)而PMOS管Q2截止，則GP102輸出使模塊A120進(jìn)入高阻狀態(tài)，即相當(dāng)于模塊A120與模塊B130斷路。模塊B130在從復(fù)位狀態(tài)進(jìn)入正常啟動(dòng)后，GPIOl的輸出狀態(tài)由復(fù)位狀態(tài)的低電平轉(zhuǎn)為高電平，則三極管Ql導(dǎo)通，進(jìn)而PMOS管Q2導(dǎo)通，GP102輸出3.3V，模塊A120進(jìn)入正常工作狀態(tài)，即模塊A120與模塊B130之間保持通路，模塊A120可正常輸出信號(hào)至模塊B130。當(dāng)前級(jí)功能模塊及后級(jí)功能模塊均正常啟動(dòng)后，若后級(jí)功能模塊因?yàn)槟撤N意外情況，如異常中斷，非法操作，計(jì)數(shù)溢出等，需要主控芯片對(duì)后級(jí)功能模塊進(jìn)行復(fù)位，開(kāi)關(guān)模塊可以實(shí)時(shí)檢測(cè)到主控芯片輸出的復(fù)位信號(hào)，進(jìn)而對(duì)復(fù)位的后級(jí)功能模塊(該實(shí)施例中的模塊B130)相關(guān)聯(lián)的前級(jí)功能模塊(該實(shí)施例中的模塊A120)輸出進(jìn)入高阻狀態(tài)，有效控制相關(guān)聯(lián)功能模塊的時(shí)序，避免在復(fù)位的后級(jí)功能模塊進(jìn)入復(fù)位狀態(tài)期間，前級(jí)功能模塊依舊正常輸出，影響后級(jí)功能模塊的正常啟動(dòng)。本實(shí)用新型僅通過(guò)一個(gè)簡(jiǎn)單的開(kāi)關(guān)電路即可有效監(jiān)測(cè)、控制相關(guān)聯(lián)功能模塊的時(shí)序而無(wú)需增加軟件開(kāi)銷(xiāo)，且無(wú)需為了時(shí)序控制而占用多個(gè)GPIO資源。在本實(shí)用新型另一實(shí)施例中，如遇到更多的模塊在上電給需要有時(shí)序控制要求時(shí)，即系統(tǒng)至少包括一個(gè)前級(jí)功能模塊和一個(gè)后級(jí)功能模塊，本領(lǐng)域技術(shù)人員可參考此方法依此類(lèi)推實(shí)現(xiàn)控制，在此不再贅述。以上所述僅為本實(shí)用新型的較佳實(shí)施例而已，并不用以限制本實(shí)用新型，凡在本實(shí)用新型的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本實(shí)用新型的保護(hù)范圍之內(nèi)。·
權(quán)利要求1.一種多模塊時(shí)序控制的嵌入式系統(tǒng)，其特征在于，包括主控芯片、前級(jí)功能模塊、后級(jí)功能模塊及開(kāi)關(guān)電路； 所述主控芯片包括通用可編程輸入輸出接口，通過(guò)通用可編程輸入輸出接口耦接所述后級(jí)功能模塊及所述開(kāi)關(guān)電路； 所述開(kāi)關(guān)電路耦接所述前級(jí)功能模塊； 所述后級(jí)功能模塊耦接所述前級(jí)功能模塊，可接收所述前級(jí)功能模塊的輸出信號(hào)。
2.如權(quán)利要求1所述的系統(tǒng)，其特征在于，所述主控芯片通過(guò)其通用可編程輸入輸出接口輸出復(fù)位信號(hào)； 所述后級(jí)功能模塊接收所述復(fù)位信號(hào)進(jìn)入復(fù)位狀態(tài)； 所述開(kāi)關(guān)電路接收所述復(fù)位信號(hào)，輸出關(guān)斷的開(kāi)關(guān)信號(hào)至所述前級(jí)功能模塊，以使所述如級(jí)功能I旲塊進(jìn)入聞阻狀態(tài)。
3.如權(quán)利要求2所述的系統(tǒng)，其特征在于，所述前級(jí)功能模塊包括通用可編程輸入輸出接口，通過(guò)其通用可編程輸入輸出接口接收所述開(kāi)關(guān)電路的開(kāi)關(guān)信號(hào)。
4.如權(quán)利要求2所述的系統(tǒng)，其特征在于，所述后級(jí)功能模塊包括復(fù)位接口，通過(guò)所述復(fù)位接口接收所述主控芯片的復(fù)位信號(hào)。
5.如權(quán)利要求2所述的系統(tǒng)，其特征在于，所述開(kāi)關(guān)電路包括三極管、場(chǎng)效應(yīng)管、第一電阻、第二電阻、第三電阻及第四電阻； 所述三極管的基極連接所述主控芯片的通用可編程輸入輸出接口，發(fā)射極接地，集電極通過(guò)第三電阻串聯(lián)第二電 阻連接第一電源； 所述場(chǎng)效應(yīng)管的源極連接于所述第一電源、第二電阻之間，柵極連接于第二電阻、第三電阻之間，漏極連接所述前級(jí)功能模塊并通過(guò)第四電阻接地。
專利摘要本實(shí)用新型提供了一種多模塊時(shí)序控制的嵌入式系統(tǒng)，包括包括主控芯片、前級(jí)功能模塊、后級(jí)功能模塊及開(kāi)關(guān)電路；所述主控芯片包括通用可編程輸入輸出接口，通過(guò)通用可編程輸入輸出接口耦接所述后級(jí)功能模塊及所述開(kāi)關(guān)電路；所述開(kāi)關(guān)電路耦接所述前級(jí)功能模塊；所述后級(jí)功能模塊耦接所述前級(jí)功能模塊，可接收所述前級(jí)功能模塊的輸出信號(hào)。由于該嵌入式系統(tǒng)所包括的主控芯片通過(guò)通用可編程輸入輸出接口耦接后級(jí)功能模塊及開(kāi)關(guān)電路，通過(guò)開(kāi)關(guān)電路耦接前級(jí)功能模塊，從而簡(jiǎn)單可靠的實(shí)現(xiàn)相關(guān)聯(lián)功能模塊的上電時(shí)序控制，確保系統(tǒng)穩(wěn)定可靠。
文檔編號(hào)G06F1/26GK203117884SQ201220643079
公開(kāi)日2013年8月7日 申請(qǐng)日期2012年11月29日 優(yōu)先權(quán)日2012年11月29日
發(fā)明者高戰(zhàn) 申請(qǐng)人:深圳市同洲電子股份有限公司