專利名稱：具有同步性能的雙路信號(hào)高速采集緩存電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種雙路信號(hào)采集緩存電路。
背景技術(shù)：
高速A/D轉(zhuǎn)換與高速緩存是高速信號(hào)采集系統(tǒng)的核心，雙路高速信號(hào)采集電路的應(yīng)用廣泛。AD9288是一款雙8位高速A/D轉(zhuǎn)換器芯片，兩路A/D轉(zhuǎn)換器ADCA和ADCB分別內(nèi)置采樣保持電路?；贏D9288的雙路高速A/D轉(zhuǎn)換電路如圖I所示。對(duì)于寬帶信號(hào)測(cè)試和分析時(shí)，對(duì)數(shù)據(jù)采集電路設(shè)計(jì)提出了兩個(gè)方面的要求一是，要采用高速A/D轉(zhuǎn)換器，以滿足采樣定理要求；另一方面，由于數(shù)據(jù)量通常都較大，要有較大容量且高速的數(shù)據(jù)緩沖電路的支持。雖然目前單片機(jī)的工作頻率不斷提高，但仍然無法 滿足要求，因此，對(duì)信號(hào)的采集一般需要更高速的CPLD來處理，尤其是電子測(cè)量?jī)x器更是如此。也就是說，對(duì)于高速數(shù)據(jù)采集系統(tǒng)而言，除了采用高速的A/D轉(zhuǎn)換器之外，還要考慮采取何種高速存儲(chǔ)器，如何高速尋址和控制總線邏輯，以及如何方便地與嵌入式系統(tǒng)交換數(shù)據(jù)等問題。對(duì)于高速數(shù)據(jù)采集系統(tǒng)，數(shù)據(jù)無法實(shí)時(shí)處理，只能是分兩步走。首先，采集數(shù)據(jù)到高速緩存器，然后再將緩存器中的數(shù)據(jù)以相對(duì)較低的速度讀取處理?；诟咚貴IFO的方案可以實(shí)現(xiàn)緩存，但是FIFO的容量小且不易擴(kuò)展，對(duì)于有較高存儲(chǔ)深度要求的應(yīng)用不宜使用。雙口 SRAM的緩存方案也夠滿足高速數(shù)據(jù)傳輸?shù)囊?，且能夠作為系統(tǒng)存儲(chǔ)器完成大量復(fù)雜的數(shù)據(jù)處理工作，但是雙口 RAM的容量小且為8位寬數(shù)據(jù)線寬，不宜擴(kuò)展成多路采集系統(tǒng)。并且，雙路信號(hào)高速采集需要具備嚴(yán)格的同步，而目前，其同步性較低。

實(shí)用新型內(nèi)容本實(shí)用新型是為了解決現(xiàn)有的高速數(shù)據(jù)采集系統(tǒng)中由于單片機(jī)處理數(shù)據(jù)速度低導(dǎo)致采集系統(tǒng)的數(shù)據(jù)處理速度較低，以及雙路信號(hào)高速采集的同步性較低的問題，從而提供一種具有同步性能的雙路信號(hào)高速采集緩存電路。具有同步性能的雙路信號(hào)高速采集緩存電路，它包括單片機(jī)，它還包括一號(hào)A/D轉(zhuǎn)換器、二號(hào)A/D轉(zhuǎn)換器、一號(hào)比較器、二號(hào)比較器、一號(hào)異或門、二號(hào)異或門、一號(hào)D觸發(fā)器、二號(hào)D觸發(fā)器、一號(hào)選擇電路、采樣時(shí)鐘源、分頻器、二號(hào)選擇電路、與門、反相器、計(jì)數(shù)器、十六個(gè)一號(hào)三態(tài)門、二號(hào)高速A/D轉(zhuǎn)換器、一號(hào)高速A/D轉(zhuǎn)換器、高速SRAM、二號(hào)三態(tài)門、三號(hào)三態(tài)門、四號(hào)三態(tài)門、五號(hào)三態(tài)門和數(shù)據(jù)總線；單片機(jī)的MODE信號(hào)輸出端同時(shí)與十六個(gè)號(hào)三態(tài)門的控制信號(hào)輸入端、二號(hào)三態(tài)門的控制信號(hào)輸入端、三號(hào)三態(tài)門的控制信號(hào)輸入端、四號(hào)三態(tài)門的控制信號(hào)輸入端、五號(hào)三態(tài)門的控制信號(hào)輸入端和二號(hào)選擇電路的一號(hào)信號(hào)輸入端連接；單片機(jī)的DIN信號(hào)輸出端同時(shí)與一號(hào)A/D轉(zhuǎn)換器的DIN信號(hào)輸入端和二號(hào)A/D轉(zhuǎn)換器的DIN信號(hào)輸入端連接；[0010]單片機(jī)的CLK信號(hào)輸出端同時(shí)與一號(hào)A/D轉(zhuǎn)換器的CLK信號(hào)輸入端和二號(hào)A/D轉(zhuǎn)換器的CLK信號(hào)輸入端連接；[0011]一號(hào)A/D轉(zhuǎn)換器的數(shù)字信號(hào)輸出端與一號(hào)比較器的數(shù)字信號(hào)輸入端連接；一號(hào)比較器的數(shù)字信號(hào)輸出端與一號(hào)異或門的數(shù)字信號(hào)輸入端連接；一號(hào)A/D轉(zhuǎn)換器的狀態(tài)信號(hào)輸出端與一號(hào)異或門的狀態(tài)信號(hào)輸入端連接；一號(hào)異或門的信號(hào)輸出端與一號(hào)D觸發(fā)器的信號(hào)輸入端連接；一號(hào)D觸發(fā)器的信號(hào)輸出端與一號(hào)選擇電路的一號(hào)信號(hào)輸入端連接；二號(hào)A/D轉(zhuǎn)換器的數(shù)字信號(hào)輸出端與二號(hào)比較器的數(shù)字信號(hào)輸入端連接；二號(hào)比較器的數(shù)字信號(hào)輸出端與二號(hào)異或門的數(shù)字信號(hào)輸入端連接；二號(hào)A/D轉(zhuǎn)換器的狀態(tài)信號(hào)輸出端與二號(hào)異或門的狀態(tài)信號(hào)輸入端連接；二號(hào)異或門的信號(hào)輸出端與二號(hào)D觸發(fā)器的信號(hào)輸入端連接；二號(hào)D觸發(fā)器的信號(hào)輸出端與一號(hào)選擇電路的二號(hào)信號(hào)輸入端連接；單片機(jī)的一號(hào)CLR信號(hào)輸出端同時(shí)與一號(hào)D觸發(fā)器的CLR信號(hào)輸入端和二號(hào)D觸發(fā)器的CLR信號(hào)輸入端連接；—號(hào)選擇電路的數(shù)字量信號(hào)輸入端同時(shí)與一號(hào)A/D轉(zhuǎn)換器的數(shù)字量信號(hào)輸出端和二號(hào)A/D轉(zhuǎn)換器的數(shù)字量信號(hào)輸出端連接；—號(hào)選擇電路的信號(hào)輸出端與與門的一號(hào)信號(hào)輸入端連接；單片機(jī)的數(shù)據(jù)輸出或輸入口通過數(shù)據(jù)總線與高速SRAM的數(shù)據(jù)輸入或輸出端連接;單片機(jī)的二號(hào)CLR信號(hào)輸出端與計(jì)數(shù)器的CLR信號(hào)輸入端連接；計(jì)數(shù)器的計(jì)數(shù)器信號(hào)輸出端與反相器的輸入端連接；反相器的輸出端同時(shí)與單片機(jī)的計(jì)數(shù)器信號(hào)輸入端和與門的二號(hào)信號(hào)輸入端連接；采樣時(shí)鐘源的時(shí)鐘信號(hào)輸出端與分頻器的時(shí)鐘信號(hào)輸入端連接；單片機(jī)的分頻控制信號(hào)輸出端與分頻器的分頻控制信號(hào)輸入端連接；所述分頻器的分頻信號(hào)輸出端同時(shí)與二號(hào)選擇電路的分頻器信號(hào)輸入端、一號(hào)高速A/D轉(zhuǎn)換器的CLK信號(hào)輸入端和二號(hào)高速A/D轉(zhuǎn)換器的CLK信號(hào)輸入端連接；單片機(jī)的選擇控制信號(hào)輸出端同時(shí)與二號(hào)選擇電路的選擇控制信號(hào)輸入端和五號(hào)三態(tài)門的信號(hào)輸入端連接；五號(hào)三態(tài)門的信號(hào)輸出端同時(shí)與四號(hào)三態(tài)門的信號(hào)輸出端和高速SRAM的讀信號(hào)輸入端連接；二號(hào)選擇電路的信號(hào)輸出端與與門的三號(hào)信號(hào)輸入端連接；與門的輸出端同時(shí)與計(jì)數(shù)器的CP信號(hào)輸入端和三號(hào)三態(tài)門的信號(hào)輸出端連接；所述三號(hào)三態(tài)門的信號(hào)輸出端同時(shí)與二號(hào)三態(tài)門的信號(hào)輸入端和高速SRAM的寫信號(hào)輸入端連接；計(jì)數(shù)器的模擬信號(hào)輸出端與高速SRAM的模擬信號(hào)輸入端連接；一號(hào)高速A/D轉(zhuǎn)換器的八個(gè)數(shù)據(jù)信號(hào)輸出端分別通過八個(gè)一號(hào)三態(tài)門接入數(shù)據(jù)總線；二號(hào)高速A/D轉(zhuǎn)換器的八個(gè)數(shù)據(jù)信號(hào)輸出端分別通過八個(gè)一號(hào)三態(tài)門接入數(shù)據(jù)總線；—號(hào)高速A/D轉(zhuǎn)換器的外部信號(hào)輸入端和一號(hào)高速A/D轉(zhuǎn)換器的外部信號(hào)輸入端分別作為雙路信號(hào)X1 (t)和12(0的輸入端。本實(shí)用新型能夠?qū)崿F(xiàn)雙路信號(hào)采集數(shù)據(jù)并緩存，高速數(shù)據(jù)采集系統(tǒng)擺脫了單片機(jī)處理數(shù)據(jù)速度的束縛，數(shù)據(jù)處理速度快；并且雙路信號(hào)高速采集的同步性高。
圖I是背景技術(shù)中的基于AD9288的雙路聞速A/D轉(zhuǎn)換電路的電路連接不意圖；圖2是本實(shí)用新型的結(jié)構(gòu)示意圖；圖3是本實(shí)用新型的原理示意圖。
具體實(shí)施方式具體實(shí)施方式
一、結(jié)合圖2說明本具體實(shí)施方式
，具有同步性能的雙路信號(hào)高速采集緩存電路，它包括單片機(jī)I，它還包括一號(hào)A/D轉(zhuǎn)換器21、二號(hào)A/D轉(zhuǎn)換器22、一號(hào)比較器31、二號(hào)比較器32、一號(hào)異或門41、二號(hào)異或門42、一號(hào)D觸發(fā)器51、二號(hào)D觸發(fā)器52、一號(hào)選擇電路6、采樣時(shí)鐘源7、分頻器8、二號(hào)選擇電路9、與門10、反相器11、計(jì)數(shù)器12、十六個(gè)一號(hào)三態(tài)門13、二號(hào)高速A/D轉(zhuǎn)換器14、一號(hào)高速A/D轉(zhuǎn)換器15、高速SRAM16、二號(hào)三態(tài)門17、三號(hào)三態(tài)門18、四號(hào)三態(tài)門19、五號(hào)三態(tài)門20和數(shù)據(jù)總線30 ；單片機(jī)I的MODE信號(hào)輸出端同時(shí)與十六個(gè)號(hào)三態(tài)門13的控制信號(hào)輸入端、二號(hào)三態(tài)門17的控制信號(hào)輸入端、三號(hào)三態(tài)門18的控制信號(hào)輸入端、四號(hào)三態(tài)門19的控制信號(hào)輸入端、五號(hào)三態(tài)門20的控制信號(hào)輸入端和二號(hào)選擇電路9的一號(hào)信號(hào)輸入端連接；單片機(jī)I的DIN信號(hào)輸出端同時(shí)與一號(hào)A/D轉(zhuǎn)換器21的DIN信號(hào)輸入端和二號(hào)A/D轉(zhuǎn)換器22的DIN信號(hào)輸入端連接；單片機(jī)I的CLK信號(hào)輸出端同時(shí)與一號(hào)A/D轉(zhuǎn)換器21的CLK信號(hào)輸入端和二號(hào)A/D轉(zhuǎn)換器22的CLK信號(hào)輸入端連接；一號(hào)A/D轉(zhuǎn)換器21的數(shù)字信號(hào)輸出端與一號(hào)比較器31的數(shù)字信號(hào)輸入端連接；一號(hào)比較器31的數(shù)字信號(hào)輸出端與一號(hào)異或門41的數(shù)字信號(hào)輸入端連接；一號(hào)A/D轉(zhuǎn)換器21的狀態(tài)信號(hào)輸出端與一號(hào)異或門41的狀態(tài)信號(hào)輸入端連接；一號(hào)異或門41的信號(hào)輸出端與一號(hào)D觸發(fā)器51的信號(hào)輸入端連接；一號(hào)D觸發(fā)器51的信號(hào)輸出端與一號(hào)選擇電路6的一號(hào)信號(hào)輸入端連接；二號(hào)A/D轉(zhuǎn)換器22的數(shù)字信號(hào)輸出端與二號(hào)比較器32的數(shù)字信號(hào)輸入端連接；二號(hào)比較器32的數(shù)字信號(hào)輸出端與二號(hào)異或門42的數(shù)字信號(hào)輸入端連接；二號(hào)A/D轉(zhuǎn)換器22的狀態(tài)信號(hào)輸出端與二號(hào)異或門42的狀態(tài)信號(hào)輸入端連接；二號(hào)異或門42的信號(hào)輸出端與二號(hào)D觸發(fā)器52的信號(hào)輸入端連接；二號(hào)D觸發(fā)器53的信號(hào)輸出端與一號(hào)選擇電路6的二號(hào)信號(hào)輸入端連接；單片機(jī)I的一號(hào)CLR信號(hào)輸出端同時(shí)與一號(hào)D觸發(fā)器51的CLR信號(hào)輸入端和二號(hào)D觸發(fā)器52的CLR信號(hào)輸入端連接；—號(hào)選擇電路6的數(shù)字量信號(hào)輸入端同時(shí)與一號(hào)A/D轉(zhuǎn)換器21的數(shù)字量信號(hào)輸出端和二號(hào)A/D轉(zhuǎn)換器22的數(shù)字量信號(hào)輸出端連接；—號(hào)選擇電路6的信號(hào)輸出端與與門10的一號(hào)信號(hào)輸入端連接；單片機(jī)I的數(shù)據(jù)輸出或輸入口通過數(shù)據(jù)總線30與高速SRAM16的數(shù)據(jù)輸入或輸出端連接；單片機(jī)I的二號(hào)CLR信號(hào)輸出端與計(jì)數(shù)器12的CLR信號(hào)輸入端連接；計(jì)數(shù)器12的計(jì)數(shù)器信號(hào)輸出端與反相器11的輸入端連接；反相器11的輸出端同時(shí)與單片機(jī)I的計(jì)數(shù)器信號(hào)輸入端和與門10的二號(hào)信號(hào)輸入端連接；[0040]采樣時(shí)鐘源7的時(shí)鐘信號(hào)輸出端與分頻器8的時(shí)鐘信號(hào)輸入端連接；單片機(jī)I的分頻控制信號(hào)輸出端與分頻器8的分頻控制信號(hào)輸入端連接；所述分頻器8的分頻信號(hào)輸出端同時(shí)與二號(hào)選擇電路9的分頻器信號(hào)輸入端、一號(hào)高速A/D轉(zhuǎn)換器14的CLK信號(hào)輸入端和二號(hào)高速A/D轉(zhuǎn)換器15的CLK信號(hào)輸入端連接；單片機(jī)I的選擇控制信號(hào)輸出端同時(shí)與二號(hào)選擇電路9的選擇控制信號(hào)輸入端和五號(hào)三態(tài)門20的信號(hào)輸入端連接；五號(hào)三態(tài)門20的信號(hào)輸出端同時(shí)與四號(hào)三態(tài)門19的信號(hào)輸出端和高速SRAM16的讀信號(hào)輸入端連接；二號(hào)選擇電路9的信號(hào)輸出端與與門10的三號(hào)信號(hào)輸入端連接；與門10的輸出端同時(shí)與計(jì)數(shù)器12的CP信號(hào)輸入端和三號(hào)三態(tài)門18的信號(hào)輸出端連接；所述三號(hào)三態(tài)門18的信號(hào)輸出端同時(shí)與二號(hào)三態(tài)門17的信號(hào)輸入端和高速SRAM16的寫信號(hào)輸入端連接；計(jì)數(shù)器12的模擬信號(hào)輸出端與高速SRAM16的模擬信號(hào)輸入端連接；一號(hào)高速A/D轉(zhuǎn)換器15的八個(gè)數(shù)據(jù)信號(hào)輸出端分別通過八個(gè)一號(hào)三態(tài)門13接入數(shù)據(jù)總線30 ；二號(hào)高速A/D轉(zhuǎn)換器14的八個(gè)數(shù)據(jù)信號(hào)輸出端分別通過八個(gè)一號(hào)三態(tài)門13接入數(shù)據(jù)總線30 ；—號(hào)高速A/D轉(zhuǎn)換器15的外部信號(hào)輸入端和一號(hào)高速A/D轉(zhuǎn)換器15的外部信號(hào)輸入端分別作為雙路信號(hào)X1 (t)和&(0的輸入端。單片機(jī)I是型號(hào)為M0516LBN的單片機(jī)。高速SRAM16 是型號(hào)為 IS61LV25616 的 16 位寬 SRAM。工作原理對(duì)于高速SRAM，容量大且有多種數(shù)據(jù)總線寬度芯片可供選擇，同時(shí)，采用CPLD，分頻控制、地址計(jì)數(shù)器等所有輔助邏輯都可集中在一片CPLD中，電路簡(jiǎn)潔。尤其是，當(dāng)直接采用16位數(shù)據(jù)總線寬高速SRAM時(shí)，可以直接實(shí)現(xiàn)雙路信號(hào)采集數(shù)據(jù)并緩存，采用256kX 16位容量IS61LV25616高速SRAM實(shí)現(xiàn)雙路信號(hào)采集及緩存。其中，CPLD用于橋接A/D轉(zhuǎn)換器和高速SRAM，用于作為工作時(shí)鐘分頻器、地址鎖存器，用于地址發(fā)生的加法計(jì)數(shù)器，以及產(chǎn)生橋接SRAM和高速A/D轉(zhuǎn)換器的控制時(shí)序等。嵌入式微處理器可以通過CPLD的橋接，利用其系統(tǒng)總線直接訪問高速SRAM。圖中，嵌入式微處理器的T0_M0DE功能引腳的輸出邏輯決定了緩沖系統(tǒng)的工作模式，各個(gè)三態(tài)緩沖器用于兩種工作模式下采集數(shù)據(jù)通道的切換。當(dāng)T0_M0DE的輸出為低電平時(shí)，高速A/D轉(zhuǎn)換器在外部的驅(qū)動(dòng)時(shí)鐘工作節(jié)拍下將采樣數(shù)據(jù)存儲(chǔ)到SRAM中進(jìn)行緩存。同樣，單片機(jī)通過T0_CLR引腳清零地址計(jì)數(shù)器啟動(dòng)一次數(shù)據(jù)采集過程，當(dāng)?shù)刂酚?jì)數(shù)器的Q16引腳由低到高時(shí)高速SRAM緩存填充滿，同時(shí)觸發(fā)單片機(jī)外中斷。若T0_M0DE輸出高電平，則高速SRAM的三總線與高速A/D轉(zhuǎn)換器的連接被斷開，而形成與單片機(jī)存儲(chǔ)器訪問的通路，此時(shí)，單片機(jī)可讀取采集數(shù)據(jù)進(jìn)行分析或通過其他電路上傳計(jì)算機(jī)。即，通過T0_M0DE切換采集信號(hào)和讀取信號(hào)兩個(gè)工作狀態(tài)。IS61LV25616 具有 TS0P44 和 BGA48 兩種封裝，具有 8ns、10ns、12ns 和 15ns 四個(gè)速度級(jí)別，IOOMHz存儲(chǔ)速度一般采用8ns級(jí)別，以預(yù)留一點(diǎn)余量?？梢钥闯?，數(shù)據(jù)采集及緩存過程中，每次存儲(chǔ)的16位寬數(shù)據(jù)分別是兩個(gè)A/D轉(zhuǎn)換器的轉(zhuǎn)換結(jié)果高8位和低8位，同步實(shí)現(xiàn)雙路信號(hào)的高速采集及緩存。[0054]任何信號(hào)分析設(shè)備的存儲(chǔ)器都是有限容量的，且應(yīng)該測(cè)試和捕捉到感興趣的信號(hào)事件(即波形中的問題或結(jié)論)，因此必須使用觸發(fā)功能。同時(shí)，觸發(fā)是信號(hào)時(shí)域顯示的重要手段，以同步(并穩(wěn)定)波形，便于觀察。圖3中采用數(shù)字比較的方法實(shí)現(xiàn)邊沿觸發(fā)及設(shè)置。移位寄存器中的內(nèi)容即為設(shè)置信息，其中，I個(gè)位用于設(shè)定觸發(fā)通道選擇，且每個(gè)通道都有上升沿和下降沿觸發(fā)選擇位。單片機(jī)根據(jù)上位機(jī)的增益設(shè)置計(jì)算預(yù)置值，并將觸發(fā)邏輯的D
觸發(fā)器清零，實(shí)際數(shù)據(jù)流自動(dòng)與其持續(xù)比較，滿足條件后D觸發(fā)器輸出高電平，地址計(jì)數(shù)器
時(shí)鐘使能。
權(quán)利要求1.具有同步性能的雙路信號(hào)高速采集緩存電路，它包括單片機(jī)(1)，其特征是它還包括一號(hào)A/D轉(zhuǎn)換器(21)、二號(hào)A/D轉(zhuǎn)換器(22)、一號(hào)比較器(31)、二號(hào)比較器(32)、一號(hào)異或門(41)、二號(hào)異或門(42)、一號(hào)D觸發(fā)器(51)、二號(hào)D觸發(fā)器(52)、一號(hào)選擇電路(6)、米樣時(shí)鐘源(7)、分頻器(8)、二號(hào)選擇電路(9)、與門(10)、反相器(11)、計(jì)數(shù)器(12)、十六個(gè)一號(hào)三態(tài)門(13)、二號(hào)高速A/D轉(zhuǎn)換器(14)、一號(hào)高速A/D轉(zhuǎn)換器(15)、高速SRAM( 16)、二號(hào)三態(tài)門(17)、三號(hào)三態(tài)門(18)、四號(hào)三態(tài)門(19)、五號(hào)三態(tài)門(20)和數(shù)據(jù)總線(30)；單片機(jī)(I)的MODE信號(hào)輸出端同時(shí)與十六個(gè)號(hào)三態(tài)門(13)的控制信號(hào)輸入端、二號(hào)三態(tài)門(17)的控制信號(hào)輸入端、三號(hào)三態(tài)門(18)的控制信號(hào)輸入端、四號(hào)三態(tài)門(19)的控制信號(hào)輸入端、五號(hào)三態(tài)門(20)的控制信號(hào)輸入端和二號(hào)選擇電路(9)的一號(hào)信號(hào)輸入端連接； 單片機(jī)(I)的DIN信號(hào)輸出端同時(shí)與一號(hào)A/D轉(zhuǎn)換器(21)的DIN信號(hào)輸入端和二號(hào)A/D轉(zhuǎn)換器(22)的DIN信號(hào)輸入端連接； 單片機(jī)(I)的CLK信號(hào)輸出端同時(shí)與一號(hào)A/D轉(zhuǎn)換器(21)的CLK信號(hào)輸入端和二號(hào)A/D轉(zhuǎn)換器(22)的CLK信號(hào)輸入端連接； 一號(hào)A/D轉(zhuǎn)換器(21)的數(shù)字信號(hào)輸出端與一號(hào)比較器(31)的數(shù)字信號(hào)輸入端連接；一號(hào)比較器(31)的數(shù)字信號(hào)輸出端與一號(hào)異或門(41)的數(shù)字信號(hào)輸入端連接；一號(hào)A/D轉(zhuǎn)換器(21)的狀態(tài)信號(hào)輸出端與一號(hào)異或門(41)的狀態(tài)信號(hào)輸入端連接；一號(hào)異或門(41)的信號(hào)輸出端與一號(hào)D觸發(fā)器(51)的信號(hào)輸入端連接；一號(hào)D觸發(fā)器(51)的信號(hào)輸出端與一號(hào)選擇電路(6)的一號(hào)信號(hào)輸入端連接； 二號(hào)A/D轉(zhuǎn)換器(22)的數(shù)字信號(hào)輸出端與二號(hào)比較器(32)的數(shù)字信號(hào)輸入端連接；二號(hào)比較器(32)的數(shù)字信號(hào)輸出端與二號(hào)異或門(42)的數(shù)字信號(hào)輸入端連接；二號(hào)A/D轉(zhuǎn)換器(22)的狀態(tài)信號(hào)輸出端與二號(hào)異或門(42)的狀態(tài)信號(hào)輸入端連接；二號(hào)異或門(42)的信號(hào)輸出端與二號(hào)D觸發(fā)器(52)的信號(hào)輸入端連接；二號(hào)D觸發(fā)器(53)的信號(hào)輸出端與一號(hào)選擇電路(6)的二號(hào)信號(hào)輸入端連接； 單片機(jī)(I)的一號(hào)CLR信號(hào)輸出端同時(shí)與一號(hào)D觸發(fā)器(51)的CLR信號(hào)輸入端和二號(hào)D觸發(fā)器(52)的CLR信號(hào)輸入端連接； 一號(hào)選擇電路(6)的數(shù)字量信號(hào)輸入端同時(shí)與一號(hào)A/D轉(zhuǎn)換器(21)的數(shù)字量信號(hào)輸出端和二號(hào)A/D轉(zhuǎn)換器(22)的數(shù)字量信號(hào)輸出端連接； 一號(hào)選擇電路(6)的信號(hào)輸出端與與門(10)的一號(hào)信號(hào)輸入端連接； 單片機(jī)(I)的數(shù)據(jù)輸出或輸入口通過數(shù)據(jù)總線(30)與高速SRAM (16)的數(shù)據(jù)輸入或輸出端連接； 單片機(jī)(I)的二號(hào)CLR信號(hào)輸出端與計(jì)數(shù)器(12)的CLR信號(hào)輸入端連接； 計(jì)數(shù)器(12)的計(jì)數(shù)器信號(hào)輸出端與反相器(11)的輸入端連接；反相器(11)的輸出端同時(shí)與單片機(jī)(I)的計(jì)數(shù)器信號(hào)輸入端和與門(10)的二號(hào)信號(hào)輸入端連接； 采樣時(shí)鐘源(7)的時(shí)鐘信號(hào)輸出端與分頻器(8)的時(shí)鐘信號(hào)輸入端連接；單片機(jī)(I)的分頻控制信號(hào)輸出端與分頻器(8)的分頻控制信號(hào)輸入端連接；所述分頻器(8)的分頻信號(hào)輸出端同時(shí)與二號(hào)選擇電路(9)的分頻器信號(hào)輸入端、一號(hào)高速A/D轉(zhuǎn)換器(14)的CLK信號(hào)輸入端和二號(hào)高速A/D轉(zhuǎn)換器(15)的CLK信號(hào)輸入端連接； 單片機(jī)(I)的選擇控制信號(hào)輸出端同時(shí)與二號(hào)選擇電路(9)的選擇控制信號(hào)輸入端和五號(hào)三態(tài)門(20)的信號(hào)輸入端連接；五號(hào)三態(tài)門(20)的信號(hào)輸出端同時(shí)與四號(hào)三態(tài)門(19)的信號(hào)輸出端和高速SRAM (16)的讀信號(hào)輸入端連接； 二號(hào)選擇電路(9)的信號(hào)輸出端與與門(10)的三號(hào)信號(hào)輸入端連接；與門(10)的輸出端同時(shí)與計(jì)數(shù)器(12)的CP信號(hào)輸入端和三號(hào)三態(tài)門(18)的信號(hào)輸出端連接；所述三號(hào)三態(tài)門(18)的信號(hào)輸出端同時(shí)與二號(hào)三態(tài)門(17)的信號(hào)輸入端和高速SRAM (16)的寫信號(hào)輸入端連接； 計(jì)數(shù)器(12)的模擬信號(hào)輸出端與高速SRAM (16)的模擬信號(hào)輸入端連接； 一號(hào)高速A/D轉(zhuǎn)換器(15)的八個(gè)數(shù)據(jù)信號(hào)輸出端分別通過八個(gè)一號(hào)三態(tài)門(13)接入數(shù)據(jù)總線(30)； 二號(hào)高速A/D轉(zhuǎn)換器(14)的八個(gè)數(shù)據(jù)信號(hào)輸出端分別通過八個(gè)一號(hào)三態(tài)門(13)接入數(shù)據(jù)總線(30)； 一號(hào)高速A/D轉(zhuǎn)換器(15)的外部信號(hào)輸入端和一號(hào)高速A/D轉(zhuǎn)換器(15)的外部信號(hào)輸入端分別作為雙路信號(hào)X1 (t)和&(0的輸入端。
2.根據(jù)權(quán)利要求I所述的具有同步性能的雙路信號(hào)高速采集緩存電路，其特征在于單片機(jī)(I)是型號(hào)為M0516LBN的單片機(jī)。
3.根據(jù)權(quán)利要求I所述的具有同步性能的雙路信號(hào)高速采集緩存電路，其特征在于高速 SRAM (16)是型號(hào)為 IS61LV25616 的 16 位寬 SRAM。
專利摘要具有同步性能的雙路信號(hào)高速采集緩存電路，涉及一種雙路信號(hào)采集緩存電路。它是為了解決現(xiàn)有的高速數(shù)據(jù)采集系統(tǒng)中由于單片機(jī)處理數(shù)據(jù)速度低導(dǎo)致采集系統(tǒng)的數(shù)據(jù)處理速度較低，以及雙路信號(hào)高速采集的嚴(yán)格同步性較低的問題。其通過單片機(jī)、一號(hào)A/D轉(zhuǎn)換器、二號(hào)A/D轉(zhuǎn)換器、一號(hào)比較器、二號(hào)比較器、一號(hào)異或門、二號(hào)異或門、一號(hào)D觸發(fā)器、二號(hào)D觸發(fā)器、一號(hào)選擇電路、采樣時(shí)鐘源、分頻器、二號(hào)選擇電路、與門、反相器、計(jì)數(shù)器、十六個(gè)一號(hào)三態(tài)門、二號(hào)高速A/D轉(zhuǎn)換器、一號(hào)高速A/D轉(zhuǎn)換器、高速SRAM、二號(hào)三態(tài)門、三號(hào)三態(tài)門、四號(hào)三態(tài)門、五號(hào)三態(tài)門和數(shù)據(jù)總線的對(duì)應(yīng)連接實(shí)現(xiàn)。本實(shí)用新型適用于雙路信號(hào)高速采集并緩存。
文檔編號(hào)G06F3/05GK202661997SQ20122035765
公開日2013年1月9日 申請(qǐng)日期2012年7月23日 優(yōu)先權(quán)日2012年7月23日
發(fā)明者劉海成, 秦進(jìn)平 申請(qǐng)人:黑龍江工程學(xué)院