專利名稱：一種fpga嵌入式系統(tǒng)的時(shí)鐘裝置的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及FPGA (Field-Programmable Gate Array,現(xiàn)場(chǎng)可編程門陣列)嵌入式系統(tǒng)，特別涉及一種FPGA嵌入式系統(tǒng)的時(shí)鐘裝置。
背景技術(shù)：
嵌入式系統(tǒng)是一個(gè)面向應(yīng)用、技術(shù)密集、資金密集、高度分散、不可壟斷的產(chǎn)業(yè)，隨著各個(gè)領(lǐng)域應(yīng)用需求的多樣化，嵌入式設(shè)計(jì)技術(shù)和芯片技術(shù)也經(jīng)歷著一次又一次的革新。可編程邏輯器件(Programmable Logical Device)設(shè)計(jì)靈活、功能強(qiáng)大,尤其是FPGA(Field-Programmable Gate Array,現(xiàn)場(chǎng)可編程門陣列)在嵌入式系統(tǒng)設(shè)計(jì)領(lǐng)域已占據(jù)著越來越重要的地位。FPGA嵌入式系統(tǒng)廣應(yīng)用于通信，天文儀器，測(cè)量等領(lǐng)域，對(duì)系統(tǒng)時(shí)間精度有很高要求。但是，目前的FPGA嵌入式系統(tǒng)的時(shí)鐘只能精確到秒級(jí)，而且誤差會(huì)隨設(shè)備運(yùn)行時(shí)間長短而產(chǎn)生累計(jì)。

實(shí)用新型內(nèi)容本實(shí)用新型解決的技術(shù)問題就是克服現(xiàn)有技術(shù)FPGA嵌入式系統(tǒng)的時(shí)鐘精確度較差的問題，提出一種FPGA嵌入式系統(tǒng)的時(shí)鐘裝置，其時(shí)鐘可以精確到微秒級(jí)，時(shí)間誤差不積累。為了解決上述問題，本發(fā)明提供一種FPGA嵌入式系統(tǒng)的時(shí)鐘裝置，包括FPGA模塊、全球定位系統(tǒng)GPS模塊、串口收發(fā)模塊和恒溫晶振模塊，所述FPGA模塊與所述串口收發(fā)模塊相連，所述串口收發(fā)模塊與所述GPS模塊的串口相連，所述FPGA模塊經(jīng)所述串口收發(fā)模塊從所述GPS模塊獲得當(dāng)前時(shí)間信息；所述FPGA模塊還直接與所述GPS模塊相連，從所述GPS模塊獲得秒脈沖信號(hào)前沿；所述FPGA模塊與所述恒溫晶振模塊相連，從所述恒溫晶振模塊獲得脈沖信號(hào)。優(yōu)選地，上述時(shí)鐘裝置還具有以下特點(diǎn)所述FPGA模塊包括CPU子模塊、通用異步接收發(fā)送器UART子模塊和時(shí)鐘子模塊，其中，所述CPU子模塊分別與所述UART子模塊和時(shí)鐘子模塊相連，所述UART子模塊與所述串口收發(fā)模塊相連，經(jīng)所述串口收發(fā)模塊從所述GPS模塊獲得當(dāng)前時(shí)間信息；所述時(shí)鐘子模塊分別與所述恒溫晶振模塊和GPS模塊相連，從所述恒溫晶振模塊獲得脈沖信號(hào)，從所述GPS模塊獲得秒脈沖信號(hào)前沿。優(yōu)選地,上述時(shí)鐘裝置還具有以下特點(diǎn)所述時(shí)鐘子模塊包括微秒計(jì)數(shù)器以及依次相連的小時(shí)計(jì)數(shù)器、分計(jì)數(shù)器和秒計(jì)數(shù)器，其中，所述微秒計(jì)數(shù)器分別與所述恒溫晶振模塊和GPS模塊相連，從所述恒溫晶振模塊獲得脈沖信號(hào)，從所述GPS模塊獲得秒脈沖信號(hào)前沿；所述秒計(jì)數(shù)器與所述GPS模塊相連，從所述GPS模塊獲得秒脈沖信號(hào)前沿。優(yōu)選地，上述時(shí)鐘裝置還具有以下特點(diǎn)[0011]所述CPU子模塊通過片上外圍總線OPB與所述UART子模塊和時(shí)鐘子模塊相連。優(yōu)選地，上述時(shí)鐘裝置還具有以下特點(diǎn)所述串口收發(fā)模塊為Max3232芯片。優(yōu)選地，上述時(shí)鐘裝置還具有以下特點(diǎn)
·[0015]所述恒溫晶振模塊的晶振頻率為1MHZ。優(yōu)選地，上述時(shí)鐘裝置還具有以下特點(diǎn)所述串口為RS-232接口。本發(fā)明克服了現(xiàn)有的嵌入式系統(tǒng)自身時(shí)鐘精度不夠，且誤差會(huì)產(chǎn)生累積的問題，能夠提供微秒級(jí)高精度時(shí)鐘，時(shí)間誤差不積累；而且實(shí)現(xiàn)簡單，在成本上有很大優(yōu)勢(shì)，有很好的實(shí)用前景

圖I是本實(shí)用新型的組成示意圖。
具體實(shí)施方式
如圖I所示，本實(shí)用新型的時(shí)鐘裝置包括FPGA模塊、GPS (Global PositioningSystem,全球定位系統(tǒng))模塊、串口收發(fā)模塊和恒溫晶振模塊，所述FPGA模塊與所述串口收發(fā)模塊相連，所述串口收發(fā)模塊與所述GPS模塊的串口(通常是RS-232接口)相連，所述FPGA模塊經(jīng)所述串口收發(fā)模塊從所述GPS模塊獲得當(dāng)前時(shí)間信息；所述FPGA模塊還直接與所述GPS模塊相連，從所述GPS模塊獲得秒脈沖信號(hào)前沿；所述FPGA模塊與所述恒溫晶振模塊相連，從所述恒溫晶振模塊獲得脈沖信號(hào)。所述FPGA 模塊包括 CPU 子模塊、UART (Universal Asynchronous Receiver/Transmitter,通用異步接收發(fā)送器)子模塊和時(shí)鐘子模塊,其中，所述CPU子模塊通過OPB(On-Chip Peripheral Bus，片上外圍總線)總線分別與所述UART子模塊和時(shí)鐘子模塊相連，所述UART子模塊與所述串口收發(fā)模塊相連，經(jīng)所述串口收發(fā)模塊從所述GPS模塊獲得當(dāng)前時(shí)間信息；所述時(shí)鐘子模塊分別與所述恒溫晶振模塊和GPS模塊相連，從所述恒溫晶振模塊獲得脈沖信號(hào)，從所述GPS模塊獲得秒脈沖信號(hào)前沿。所述時(shí)鐘子模塊包括微秒計(jì)數(shù)器以及依次相連的小時(shí)計(jì)數(shù)器、分計(jì)數(shù)器和秒計(jì)數(shù)器，其中，所述微秒計(jì)數(shù)器分別與所述恒溫晶振模塊和GPS模塊相連，從所述恒溫晶振模塊獲得脈沖信號(hào)，從所述GPS模塊獲得秒脈沖信號(hào)前沿；所述秒計(jì)數(shù)器與所述GPS模塊相連，從所述GPS模塊獲得秒脈沖信號(hào)前沿。FPGA嵌入式系統(tǒng)啟動(dòng)后，所述CPU子模塊通過UART子模塊從GPS模塊獲得當(dāng)前時(shí)間信息(當(dāng)前的年月日時(shí)分秒)，在下一個(gè)秒脈沖前沿到來之前對(duì)小時(shí)計(jì)數(shù)器，分計(jì)數(shù)器，秒計(jì)數(shù)器進(jìn)行初始化；當(dāng)時(shí)鐘子模塊收到秒脈沖前沿時(shí)，CPU子模塊對(duì)微秒計(jì)數(shù)器清零，秒計(jì)時(shí)器的值加1，通過IMHZ恒溫晶振模塊輸出脈沖對(duì)微秒計(jì)數(shù)器計(jì)數(shù)(即，微秒計(jì)數(shù)器收到恒溫晶振模塊輸出的一個(gè)脈沖信號(hào)前沿，就其值加I);當(dāng)秒計(jì)數(shù)器計(jì)數(shù)為60時(shí)，分計(jì)數(shù)器加1，秒計(jì)數(shù)器清零；當(dāng)分計(jì)數(shù)器計(jì)數(shù)為60時(shí)，小時(shí)計(jì)數(shù)器加1，分計(jì)數(shù)器清零。這樣，由于根據(jù)GPS模塊發(fā)出的秒脈沖前沿精確計(jì)時(shí)，提供了微秒級(jí)高精度時(shí)鐘供FPGA嵌入式系統(tǒng)使用。[0024]下面以一具體應(yīng)用實(shí)例說明本實(shí)用新型。時(shí)鐘裝置由基于Xilinx spartan系統(tǒng)FPGA芯片、GPS模塊、Max3232芯片(串口收發(fā)模塊)和IMHZ恒溫晶振組成。Xilinx XC3S500E FPGA芯片內(nèi)部添加Microblaze 32位CPU和OPB總線，在OPB 總線上添加UART異步通信IP核，添加自定義GPS_clock時(shí)鐘子模塊。系統(tǒng)啟動(dòng)時(shí)通過UART異步通信端口讀取GPS時(shí)間，在下一個(gè)秒脈沖前沿到來之前，對(duì)小時(shí)計(jì)數(shù)器，分計(jì)數(shù)器，秒計(jì)數(shù)器進(jìn)行初始化。GPS秒脈沖前沿對(duì)秒計(jì)數(shù)器進(jìn)行計(jì)數(shù)，秒脈沖前沿對(duì)微秒計(jì)數(shù)器進(jìn)行清零，IMHZ恒溫晶振輸出脈沖上升沿對(duì)微秒計(jì)數(shù)器計(jì)數(shù)。
權(quán)利要求1.一種現(xiàn)場(chǎng)可編程門陣列FPGA嵌入式系統(tǒng)的時(shí)鐘裝置，包括FPGA模塊，其特征在于，所述時(shí)鐘裝置還包括全球定位系統(tǒng)GPS模塊、串口收發(fā)模塊和恒溫晶振模塊，所述FPGA模塊與所述串口收發(fā)模塊相連，所述串口收發(fā)模塊與所述GPS模塊的串口相連，所述FPGA模塊經(jīng)所述串口收發(fā)模塊從所述GPS模塊獲得當(dāng)前時(shí)間信息；所述FPGA模塊還直接與所述GPS模塊相連，從所述GPS模塊獲得秒脈沖信號(hào)前沿；所述FPGA模塊與所述恒溫晶振模塊相連，從所述恒溫晶振模塊獲得脈沖信號(hào)。
2.如權(quán)利要求I所述時(shí)鐘裝置，其特征在于，所述FPGA模塊包括CPU子模塊、通用異步接收發(fā)送器UART子模塊和時(shí)鐘子模塊，其中，所述CPU子模塊分別與所述UART子模塊和時(shí)鐘子模塊相連，所述UART子模塊與所述串口收發(fā)模塊相連，經(jīng)所述串口收發(fā)模塊從所述GPS模塊獲得當(dāng)前時(shí)間信息；所述時(shí)鐘子模塊分別與所述恒溫晶振模塊和GPS模塊相連，從所述恒溫晶振模塊獲得脈沖信號(hào)，從所述GPS模塊獲得秒脈沖信號(hào)前沿。
3.如權(quán)利要求2所述時(shí)鐘裝置，其特征在于，所述時(shí)鐘子模塊包括微秒計(jì)數(shù)器以及依次相連的小時(shí)計(jì)數(shù)器、分計(jì)數(shù)器和秒計(jì)數(shù)器，其中，所述微秒計(jì)數(shù)器分別與所述恒溫晶振模塊和GPS模塊相連，從所述恒溫晶振模塊獲得脈沖信號(hào)，從所述GPS模塊獲得秒脈沖信號(hào)前沿；所述秒計(jì)數(shù)器與所述GPS模塊相連，從所述GPS模塊獲得秒脈沖信號(hào)前沿。
4.如權(quán)利要求2所述時(shí)鐘裝置，其特征在于，所述CPU子模塊通過片上外圍總線OPB與所述UART子模塊和時(shí)鐘子模塊相連。
5.如權(quán)利要求I 4中任意一項(xiàng)所述時(shí)鐘裝置，其特征在于，所述串口收發(fā)模塊為Max3232 芯片。
6.如權(quán)利要求I 4中任意一項(xiàng)所述時(shí)鐘裝置，其特征在于，所述恒溫晶振模塊的晶振頻率為IMHZ。
7.如權(quán)利要求I 4中任意一項(xiàng)所述時(shí)鐘裝置，其特征在于，所述串口為RS-232接□。
專利摘要本實(shí)用新型公開了一種FPGA嵌入式系統(tǒng)的時(shí)鐘裝置，包括FPGA模塊、GPS模塊、串口收發(fā)模塊和恒溫晶振模塊，所述FPGA模塊與所述串口收發(fā)模塊相連，所述串口收發(fā)模塊與所述GPS模塊的串口相連，所述FPGA模塊經(jīng)所述串口收發(fā)模塊從所述GPS模塊獲得當(dāng)前時(shí)間信息；所述FPGA模塊還直接與所述GPS模塊相連，從所述GPS模塊獲得秒脈沖信號(hào)前沿；所述FPGA模塊與所述恒溫晶振模塊相連，從所述恒溫晶振模塊獲得脈沖信號(hào)。本實(shí)用新型能夠提供微秒級(jí)高精度時(shí)鐘，時(shí)間誤差不積累，且實(shí)現(xiàn)簡單，在成本上有很大優(yōu)勢(shì)，有很好的實(shí)用前景。
文檔編號(hào)G06F1/08GK202632155SQ20122016116
公開日2012年12月26日 申請(qǐng)日期2012年4月16日 優(yōu)先權(quán)日2012年4月16日
發(fā)明者王金虎 申請(qǐng)人:中國科學(xué)院國家天文臺(tái)