專利名稱：Cpu卡讀卡器的制作方法
技術領域：
本發(fā)明涉及集成射頻CPU卡讀卡器裝置，尤其是針對符合IS014443協(xié)議CPU卡規(guī) 范的手機射頻SIM卡，為射頻卡應用尤其是手機射頻SIM卡應用提供終端讀寫功能。
背景技術：
傳統(tǒng)的射頻卡讀卡器針對頻段區(qū)包括高頻與中頻射頻卡。高頻射頻卡主要為 915MHz,2. 4GHz，應用于需要較短的讀寫距離和高讀寫速度的場合。中頻射頻卡頻率主要應 用13. 56MHz，中頻系統(tǒng)用于門禁控制、消費、公交和需傳送大量數(shù)據(jù)的應用系統(tǒng)，在當前射 頻卡業(yè)務中得到廣泛應用；其中使用13. 56MHz波段的手機射頻SIM卡廣泛應用在移動支付 業(yè)務中。
在現(xiàn)有情況下，傳統(tǒng)的射頻IC卡也存在存儲空間小，應用扇區(qū)不容易規(guī)劃缺點的 影響，限制移動支付多領域業(yè)務的集成。針對移動支付對射頻卡安全性、存儲空間、空間規(guī) 劃的要求，CPU卡在輸入輸出接口、安全邏輯、加密解密協(xié)處理的特殊設計，極大加強數(shù)據(jù)的 安全性與可靠性要求。CPU卡對存儲空間以文件系統(tǒng)方式進行訪問，大大改善智能卡的交 互界面，使智能卡更易于管理和訪問控制。目前，電信領域的SIM卡(移動電話身份識別卡) 多應用集成，及金融領域的信用卡已成為CPU卡應用的幾大領域。
隨著CPU卡應用領域的擴展與進步，原有應用在金融、門禁、公交、計算機系統(tǒng)、手 機支付、消費支付等領域的讀卡終端，需要針對CPU卡規(guī)范進行硬軟件的升級，同時需要兼 容原有射頻卡規(guī)范。發(fā)明內容
為了克服已有CPU卡的不能兼容射頻卡規(guī)范和CPU卡規(guī)范的不足，本發(fā)明提供一 種CPU卡讀卡器，能夠實現(xiàn)多卡類型讀寫的讀卡器裝置，以便對原卡類型與CPU類型卡都能讀寫。
本發(fā)明解決其技術問題所采用的技術方案是
一種CPU卡讀卡器，包括電源電路、微處理器、感應天線和讀寫電路、JTAG接口電 路、蜂鳴器電路、韋根信號電路；其中，
所述的電源電路包括USB接口電路和+5V轉+3. 3V電源電路；
所述的微處理器包括基于ARM體系的32位處理器STM32F103R8、時鐘信號發(fā)生電 路和復位電路；
所述的JTAG接口電路為讀卡器調試接口，用于對下位機微處理器軟件進行調試；
所述的蜂鳴器電路包括信號放大電路及蜂鳴器，用于讀卡器對射頻卡識別通知和 錯誤狀態(tài)報警；
所述的感應天線和讀寫電路包括非接觸式集成讀寫芯片MFRC522、MFRC522型天 線，2. 4GHz讀寫模塊SNHM100及PSAM接口，所述非接觸式集成讀寫芯片MFRC522通過模擬 SPI接口與微處理器進行串行數(shù)據(jù)通信，MFRC522引腳TX1、TX2和TVSS連接所述天線，驅動所述天線與iso 14443A型卡和應答機通信，同時提供解調與譯碼電路處理兼容型卡與應答機信號；PSAM型接口 C0N10，用于與接觸式CPU卡連接，所述的2. 4GHz讀寫模塊為使用 2. 4GHz頻段的射頻卡通信模塊，兼容原有應用射頻卡讀寫。
所述的韋根信號電路包括三態(tài)緩沖器74HC244和瞬態(tài)抑制二極管SMBJ18CA，所述的三態(tài)緩沖器74HC244用于增強微處理器輸出的韋根信號強度，74HC244的輸入端口 A1、A2 連接微處理器PA0、PA1端口，輸出端口 Y1，Y2連接接口 CN1，通過外圍電路與外部主控制板連接，韋根信號電路用于雙頻讀卡器與主控制板的數(shù)據(jù)通信。
進一步，所述的USB接口電路包括USB供電接口、三極管ΜΜΒΤ3906、低頻高頻濾波電容07、回路反饋電阻1 6、1 7、1 8、低頻高頻濾波電容(12，C13 ;其中三極管ΜΜΒΤ3906與回路反饋電阻R6、R7、R8組成電源電壓反饋回路，調節(jié)USB 口輸入電壓；所述的+5V轉+3. 3V 電路包括電壓轉換芯片CAT6219-330TD-GT3，將輸入+5V電源轉換輸出+3. 3V。
更進一步，所述的復位電路包括電阻R13、電容C15，為微處理器提供復位信號，微處理器Β00Τ0接口連接啟動信號放大電路，信號放大電路信號連接J2接口，由外部信號輸入控制啟動；微處理機PA8、PC9分別連接兩個讀卡器狀態(tài)顯示LEDl和LED2，其中，LEDl顯示讀卡器電源連通狀態(tài)，LED2顯示處理器軟件狀態(tài)錯誤。
本發(fā)明的技術構思為讀卡器通過USB接口連接上位機，上位機為讀卡器提供控制信號及工作電源，同時與讀卡器交互卡控制信號，轉發(fā)命令條文及響應信號。讀卡器初始化完成后，MFRC522、SHNM100通信模塊同時檢測應用設備存在，通過讀卡器軟件根據(jù)通信標準協(xié)議識別射頻卡類型，交互命令條文及卡應用數(shù)據(jù)信息。本發(fā)明專利采用STM32F103 實現(xiàn)對通信模塊進行控制、數(shù)據(jù)傳輸、信息處理，并通過韋根信號線與控制面板交換數(shù)據(jù)信肩、O
將讀卡的讀寫電路和感應天線集成于同一 PCB板上，有效減小讀卡器的大小體積，降低成本并使結構簡單，并有效簡化數(shù)據(jù)處理過程和復雜度，增加系統(tǒng)可靠性。本發(fā)明專利對多卡類型的讀寫電路和天線的合理排布，有效控制讀寫的靈敏度和信號干擾程度。 讀卡器軟件設計的實現(xiàn)對的射頻卡類型進行智能識別。
本發(fā)明專利的有益效果主要表現(xiàn)在1、讀卡器裝置支持CPU類型卡，支持中國金融集成電路卡規(guī)范并兼容原有移動支付射頻卡。2、將13. 56MHz和2. 4GHz讀卡模塊的讀寫電路和感應天線集成于同一 PCB板上，能夠同時對13. 56MHz和2. 4GHz頻段的射頻卡進行讀寫，并預設接觸式CPU卡PSAM接口，降低成本并使結構簡單，并有效簡化數(shù)據(jù)處理過程和復雜度，增加系統(tǒng)可靠性。3、本發(fā)明專利對兩種頻段的讀寫電路和天線的合理排布，有效提高讀寫的靈敏度和信號干擾程度。4、針對CPU類型射頻卡，讀卡器在輸入輸出接口、安全邏輯、加密解密協(xié)處理的特殊設計，極大加強數(shù)據(jù)的安全性與可靠性要求。


圖1是本發(fā)明專利電路功能示意圖。
圖2、圖3是本發(fā)明專利讀卡模塊和射頻天線電路圖。
圖4是本發(fā)明專利讀卡器裝置USB接口電路圖。
圖5是本發(fā)明專利韋根信號通路電路圖。
具體實施方式
下面結合附圖對本發(fā)明作進一步描述。
參照圖1 圖5，一種CPU卡讀卡器，包括電源電路、微處理器電路、感應天線和讀寫電路、JTAG接口電路、蜂鳴器電路、韋根(WIEGAND)信號電路。
所述的電源電路包括USB接口電路、+5V轉+3. 3V電源電路。所述的USB接口電路包括USB供電接口、三極管MMBT3906、低頻高頻濾波電容C7，回路反饋電阻R6、R7、 R8。低頻高頻濾波電容C12，C13。其中三極管MMBT3906與回路反饋電阻R6、R7、R8組成電源電壓反饋回路，調節(jié)USB 口輸入電壓。所述的+5V轉+3. 3V電路包括電壓轉換芯片 CAT6219-330TD-GT3,將輸入+5V電源轉換輸出+3. 3V電路濾波電容C11，C16, C14。
所述的微處理器電路包括基于ARM體系的32位處理器STM32F103R8、時鐘信號發(fā)生電路、復位電路。所述的復位電路包括電阻R13、電容C15，為微處理器提供復位信號。微處理器Β00Τ0接口連接啟動信號放大電路，信號放大電路信號連接J2接口，由外部信號輸入控制啟動。微處理機PA8、PC9分別連接讀卡器狀態(tài)顯示LED，LEDl顯示讀卡器電源連通狀態(tài)，LED2顯示處理器軟件狀態(tài)錯誤。
所述的JTAG接口電路為讀卡器調試 接口，能夠對下位機微處理器軟件進行調試， R4 R8為對應引腳上拉電阻。所述的蜂鳴器電路包括信號放大電路及蜂鳴器，用于讀卡器對射頻卡識別通知和錯誤狀態(tài)報警。
所述的感應天線和讀寫電路包括非接觸式集成讀寫芯片MFRC522、MFRC522型天線，2. 4GHz讀寫模塊SNHM100及PSAM接口。所述非接觸式集成讀寫芯片MFRC522通過模擬 SPI接口與微處理器進行串行數(shù)據(jù)通信，MFRC522引腳TX1，TX2, TVSS連接模塊讀寫天線，驅動讀寫器天線與ISO 14443A型卡和應答機通信，同時提供解調與譯碼電路處理兼容型卡與應答機信號。讀卡器實現(xiàn)PSAM型接口 C0N10，預留實現(xiàn)接觸式CPU卡讀寫功能。所述的通信模塊SHNM100為使用2. 4GHz頻段的射頻卡通信模塊，兼容原有應用射頻卡讀寫。
所述的韋根(WIEGAND )信號電路包括三態(tài)緩沖器74HC244、瞬態(tài)抑制二極管 SMBJ18CA。所述的三態(tài)緩沖器74HC244用于增強微處理器輸出的韋根信號強度，74HC244的輸入端口 A1、A2連接微處理器PA0、PA1端口，輸出端口 Y1，Y2連接接口 CN1，通過外圍電路與外部主控制面板連接。韋根信號電路用于雙頻讀卡器與主控制面板的數(shù)據(jù)通信。所述的瞬態(tài)抑制二極管SMBJ18CA主要防止非正常高壓電流導致電路損壞。
參見圖1本發(fā)明專利電路功能示意圖。本發(fā)明專利CPU卡讀卡器裝置主電路，包括微處理器STM32F103電路、電源電路、感應天線和讀寫電路、JTAG接口電路、PSAM接口電路、韋根(WIEGAND)信號電路。所述的感應天線和讀寫電路包括非接觸式集成讀寫芯片 MFRC522、MFRC522型射頻天線，2. 4GHz讀寫模塊SNHM100及PSAM接口。微處理器STM32F103 通過讀卡模塊與外部射頻應用交換數(shù)據(jù)，用于命令條文及卡應用數(shù)據(jù)的傳送。應用于門禁的讀卡器在識別到射頻卡物理卡號信息后，微處理器將通過韋根電路傳遞卡號信息至主控制板。所述的JTAG電路起對下位機系統(tǒng)軟件升級和調試，電源電路為讀卡器所有部件進行供電。
參見圖2所述的感應天線和讀寫電路包括非接觸式集成讀寫芯片MFRC522、 MFRC522型射頻天線，圖3表示2. 4GHz讀寫模塊SNHM100及PSAM接口。所述的符合 IS014443協(xié)議讀寫卡模塊MFRC522，通過模擬SPI接口與微處理器進行串行數(shù)據(jù)通信。MFRC522芯片引腳TX1，TX2, TVSS連接模塊讀寫天線，驅動讀寫器天線與ISO 14443A型卡 和應答機通信，同時提供解調與譯碼電路處理兼容型卡與應答機信號。讀卡器實現(xiàn)PSAM型 接口 C0N10，預留實現(xiàn)接觸式CPU卡讀寫功能。所述的通信模塊SHNM100為使用2. 4GHz頻 段的射頻卡通信模塊，通過SHNM100串口引腳與微處理器串口 2相連接，用于兼容原有應用 2. 4GHz波段射頻卡讀寫。
參見圖4本發(fā)明專利CPU卡讀卡器USB電源電路和USB數(shù)據(jù)通訊電路，所述的電 源電路包括USB接口電路、+5V轉+3. 3V電源電路。所述的USB接口電路包括USB供電接 口、三極管MMBT3906、低頻高頻濾波電容C7，回路反饋電阻R6、R7、R8。低頻高頻濾波電容 C12，C13。其中三極管MMBT3906與回路反饋電阻R6、R7、R8組成電源電壓反饋回路，調節(jié) USB 口輸入電壓。所述的+5V轉+3. 3V電路包括電壓轉換芯片CAT6219-330TD-GT3，將輸入 +5V電源轉換輸出+3. 3V電路濾波電容C11，C16，C14。所述的微處理器USB引腳通過USB 接口 CNl與上位機進行數(shù)據(jù)交互通訊。
參見圖5，所述的韋根(WIEGAND)信號電路包括三態(tài)緩沖器74HC244、瞬態(tài)抑制 二極管SMBJ18CA。所述的三態(tài)緩沖器74HC244用于增強微處理器輸出的韋根信號強度， 74HC244的輸入端口 Al、A2連接微處理器PAO、PAl端口，輸出端口 Y1，Y2連接接口 CNl，通 過外圍電路與外部主控制面板連接。韋根信號電路用于雙頻讀卡器與主控制面板的數(shù)據(jù)通 信。為防止外部高壓電流損壞電路，瞬態(tài)抑制二極管SMBJ18CA分別與韋根信號線并聯(lián)。
權利要求
1.一種CPU卡讀卡器，其特征在于所述讀卡器包括電源電路、微處理器、感應天線和讀寫電路、JTAG接口電路、蜂鳴器電路、韋根信號電路；其中， 所述的電源電路包括USB接口電路和+5V轉+3. 3V電源電路； 所述的微處理器包括基于ARM體系的32位處理器STM32F103R8、時鐘信號發(fā)生電路和復位電路； 所述的JTAG接口電路為讀卡器調試接口，用于對下位機微處理器軟件進行調試； 所述的蜂鳴器電路包括信號放大電路及蜂鳴器，用于讀卡器對射頻卡識別通知和錯誤狀態(tài)報警； 所述的感應天線和讀寫電路包括非接觸式集成讀寫芯片MFRC522、MFRC522型天線，2.4GHz讀寫模塊SNHM100及PSAM接口，所述非接觸式集成讀寫芯片MFRC522通過模擬SPI接口與微處理器進行串行數(shù)據(jù)通信，MFRC522引腳TXl、TX2和TVSS連接所述天線，驅動所述天線與ISO 14443A型卡和應答機通信，同時提供解調與譯碼電路處理兼容型卡與應答機信號；PSAM型接口 C0N10，用于與接觸式CPU卡連接，所述的2. 4GHz讀寫模塊為使用2. 4GHz頻段的射頻卡通信模塊，兼容原有應用射頻卡讀寫； 所述的韋根信號電路包括三態(tài)緩沖器74HC244和瞬態(tài)抑制二極管SMBJ18CA，所述的三態(tài)緩沖器74HC244用于增強微處理器輸出的韋根信號強度，74HC244的輸入端口 Al、A2連接微處理器PA0、PA1端口，輸出端口 Y1，Y2連接接口 CN1，通過外圍電路與外部主控制板連接，韋根信號電路用于雙頻讀卡器與主控制板的數(shù)據(jù)通信。
2.如權利要求1所述的CPU卡讀卡器，其特征在于所述的USB接口電路包括USB供電接口、三極管MMBT3906、低頻高頻濾波電容C7、回路反饋電阻R6、R7、R8、低頻高頻濾波電容C12，C13 ;其中三極管MMBT3906與回路反饋電阻R6、R7、R8組成電源電壓反饋回路，調節(jié)USB 口輸入電壓；所述的+5V轉+3. 3V電路包括電壓轉換芯片CAT6219-330TD-GT3，將輸入+5V電源轉換輸出+3. 3V。
3.如權利要求1或2所述的CPU卡讀卡器，其特征在于所述的復位電路包括電阻R13、電容C15，為微處理器提供復位信號，微處理器B00T0接口連接啟動信號放大電路，信號放大電路信號連接J2接口，由外部信號輸入控制啟動；微處理機PA8、PC9分別連接兩個讀卡器狀態(tài)顯示LEDl和LED2，其中，LEDl顯示讀卡器電源連通狀態(tài)，LED2顯示處理器軟件狀態(tài)錯誤。
全文摘要
一種CPU卡讀卡器，包括電源電路、微處理器、感應天線和讀寫電路、JTAG接口電路、蜂鳴器電路、韋根信號電路；感應天線和讀寫電路包括非接觸式集成讀寫芯片MFRC522、MFRC522型天線；韋根信號電路包括三態(tài)緩沖器74HC244和瞬態(tài)抑制二極管SMBJ18CA，三態(tài)緩沖器74HC244用于增強微處理器輸出的韋根信號強度，74HC244的輸入端口A1、A2連接微處理器PA0、PA1端口，輸出端口Y1,Y2連接接口CN1，通過外圍電路與外部主控制板連接，韋根信號電路用于雙頻讀卡器與主控制板的數(shù)據(jù)通信。本發(fā)明能夠實現(xiàn)多卡類型讀寫的讀卡器裝置，以便對原卡類型與CPU類型卡都能讀寫。
文檔編號G06K7/00GK102999742SQ20121048503
公開日2013年3月27日 申請日期2012年11月23日 優(yōu)先權日2012年11月23日
發(fā)明者王涌, 張榮典, 馮敏航 申請人:杭州策望科技有限公司