專利名稱：一種系統(tǒng)拓撲結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及拓撲結(jié)構(gòu)技術(shù)領(lǐng)域，尤其涉及一種系統(tǒng)拓撲結(jié)構(gòu)。
背景技術(shù)：
隨著計算機技術(shù)和集成電路技術(shù)的飛速發(fā)展，高端服務器系統(tǒng)越來越成為經(jīng)濟社會發(fā)展的需要。龐大的數(shù)據(jù)計算和數(shù)據(jù)分析，復雜的圖形分析和科學預算等信息領(lǐng)域?qū)τ嬎銠C系統(tǒng)的性能要求越來越高，因此需要構(gòu)建龐大的計算機系統(tǒng)，以便更好地適應當今各領(lǐng)域的應用需求。但是，越是龐大的計算機系統(tǒng)需要用到的芯片越多，而最終要使用這些芯片，必須將這些芯片與處理器實現(xiàn)交叉互連。
設(shè)計芯片時都需要通過現(xiàn)場可編程門陣列(FPGA)來進行驗證，只有FPGA驗證通過才能制作流片。相關(guān)技術(shù)中在對設(shè)計芯片組時，通常都是與芯片組交叉互連使用的方式相一致，在驗證平臺中按照交叉互連的方式進行芯片組設(shè)計驗證。以同構(gòu)的兩套雙路服務器互連系統(tǒng)為例，如圖I所示，各個CPU的PortO(PO)由FPGAO互連管理，portl(Pl)由FPGAl互連管理，即FPGAO實現(xiàn)的驗證芯片組實現(xiàn)兩個互連port (PO、Pl)，分別完成CPUO-portO和CPUl-portl的通信管理，F(xiàn)PGAl實現(xiàn)的驗證芯片組實現(xiàn)兩個互連port (PO、Pl)，分別完成CPUO-portO和CPUl-portl的通信管理。兩顆FPGA芯片分別實現(xiàn)兩個驗證芯片組邏輯。這種交叉互連的驗證方式存在以下問題使得拓撲結(jié)構(gòu)復雜化，而復雜的拓撲結(jié)構(gòu)使得硬件設(shè)計難度加大，PCB布局布線更加復雜，同時也使信號傳輸質(zhì)量變差。尤其是對于龐大的計算機系統(tǒng)，上述問題將更加突出，不斷增加的布線層數(shù)使研制成本劇增，信號傳輸質(zhì)量也更差。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種系統(tǒng)拓撲結(jié)構(gòu)，其與交叉互連的拓撲結(jié)構(gòu)相比更加優(yōu)化。為了解決上述問題，本發(fā)明實施例提供了一種系統(tǒng)拓撲結(jié)構(gòu)，其特征在于，該拓撲結(jié)構(gòu)應用于驗證平臺，其中該拓撲結(jié)構(gòu)中，現(xiàn)場可編程門陣列FPGA實現(xiàn)的一芯片組的一端口的端口邏輯與FPGA實現(xiàn)的另外一芯片組的一端口的端口邏輯互換，使得處理器與FPGA不交叉相連。可選地，該拓撲結(jié)構(gòu)包括一套雙路服務器時，第一 FPGA所驗證的第一芯片組的第二端口的端口邏輯與第二 FPGA所驗證的第二芯片組的第一端口的端口邏輯互換，第一處理器和第二處理器與第一 FPGA和第二 FPGA均不交叉相連?？蛇x地，該拓撲結(jié)構(gòu)包括同構(gòu)的兩套或兩套以上雙路服務器時，在每一套雙路服務器中，第一 FPGA所驗證的第一芯片組的第二端口的端口邏輯與第二 FPGA所驗證的第二芯片組的第一端口的端口邏輯互換，所有的處理器和所有的FPGA均不交叉相連。
可選地，該拓撲結(jié)構(gòu)包括同構(gòu)的兩套或兩套以上雙路服務器時，在其中一套或一套以上雙路服務器中，第一 FPGA所驗證的第一芯片組的第二端口的端口邏輯與第二 FPGA所驗證的第二芯片組的第一端口的端口邏輯互換，部分處理器和FPGA不交叉相連，剩余的處理器和FPGA交叉相連。本發(fā)明實施例還提供了一種拓撲結(jié)構(gòu)的建立方法，其特征在于，該方法適用于對芯片組進行驗證，包括將現(xiàn)場可編程門陣列FPGA實現(xiàn)的一芯片組的一端口的端口邏輯與FPGA實現(xiàn)的另外一芯片組的一端口的端口邏輯互換，使得處理器與芯片組所在的FPGA相連時不交叉?？蛇x地，當該拓撲結(jié)構(gòu)包括一套雙路服務器時，將現(xiàn)場可編程門陣列FPGA實現(xiàn)的一芯片組的一端口的端口邏輯與現(xiàn)場可編程門陣列FPGA實現(xiàn)的另外一芯片組的一端口的端口邏輯互換的步驟包括將第一 FPGA所驗證的第一芯片組的第二端口的端口邏輯與第二 FPGA所驗證的第 二芯片組的第一端口的端口邏輯互換，使得第一處理器和第二處理器與第一 FPGA和第二FPGA均不交叉相連?？蛇x地，當該拓撲結(jié)構(gòu)包括同構(gòu)的兩套或兩套以上雙路服務器時，將現(xiàn)場可編程門陣列FPGA實現(xiàn)的一芯片組的一端口的端口邏輯與現(xiàn)場可編程門陣列FPGA實現(xiàn)的另外一芯片組的一端口的端口邏輯互換的步驟包括在每一套雙路服務器中，將第一 FPGA所驗證的第一芯片組的第二端口的端口邏輯與第二 FPGA所驗證的第二芯片組的第一端口的端口邏輯互換，使得所有的處理器和所有的FPGA均不交叉相連。可選地，該拓撲結(jié)構(gòu)包括同構(gòu)的兩套或兩套以上雙路服務器時，將現(xiàn)場可編程門陣列FPGA實現(xiàn)的一芯片組的一端口的端口邏輯與現(xiàn)場可編程門陣列FPGA實現(xiàn)的另外一芯片組的一端口的端口邏輯互換的步驟包括在其中一套或一套以上雙路服務器中，將第一 FPGA所驗證的第一芯片組的第二端口的端口邏輯與第二 FPGA所驗證的第二芯片組的第一端口的端口邏輯互換，使得部分處理器和FPGA不交叉相連，剩余的處理器和FPGA交叉相連。本發(fā)明實施例的優(yōu)化拓撲結(jié)構(gòu)減少了硬件線路的交叉設(shè)計，簡化了拓撲結(jié)構(gòu)特征；減少PCB布局布線的交叉走線，使硬件實現(xiàn)難度大大降低，有效減少了因總線交叉帶來的PCB布線層數(shù)；FPGA實現(xiàn)的系統(tǒng)芯片組對CPU傳輸端口的單獨管理，大大提升了系統(tǒng)芯片組代碼維護的復雜度；大大縮短了 CPU與FPGA之間高速走線的長度，有效避免了因走線長度帶來的對高速信號傳輸質(zhì)量的影響。


圖I為相關(guān)技術(shù)的拓撲結(jié)構(gòu)示意圖；圖2為本發(fā)明實施例的一套雙路服務器的拓撲結(jié)構(gòu)示意圖；圖3為本發(fā)明實施例的同構(gòu)的兩套雙路服務器的拓撲結(jié)構(gòu)示意圖之一；圖4為本發(fā)明實施例的同構(gòu)的兩套雙路服務器的拓撲結(jié)構(gòu)示意圖之二。
具體實施方式
下面將結(jié)合附圖及實施例對本發(fā)明的技術(shù)方案進行更詳細的說明。需要說明的是，如果不沖突，本發(fā)明實施例以及實施例中的各個特征可以相互結(jié)合，均在本發(fā)明的保護范圍之內(nèi)。另外，雖然在流程圖中示出了邏輯順序，但是在某些情況下，可以以不同于此處的順序執(zhí)行所示出或描述的步驟。本發(fā)明的技術(shù)方案中，將現(xiàn)場可編程門陣列FPGA實現(xiàn)的一芯片組的一端口的端口邏輯與現(xiàn)場可編程門陣列FPGA實現(xiàn)的另外一芯片組的一端口的端口邏輯互換，使得處理器與現(xiàn)場可編程門陣列FPGA不交叉相連。現(xiàn)有技術(shù)中，以同構(gòu)的雙路服務器互連為例，在每一套雙路服務器中，第一處理器由第一 FPGA所驗證的第一芯片組的第一端口和第二 FPGA所驗證的第二芯片組的第一端口互連管理，第二處理器由第一 FPGA所驗證的第一芯片組的第二端口和第二 FPGA所驗證的第二芯片組的第二端口互連管理。 本發(fā)明的一實施例中，拓撲結(jié)構(gòu)包括一套雙路服務器，此時第一 FPGA所驗證的第一芯片組的第二端口的端口邏輯與第二 FPGA所驗證的第二芯片組的第一端口的端口邏輯互換，第一處理器和第二處理器與第一 FPGA和第二 FPGA均不交叉相連。本發(fā)明的另一實施例中，拓撲結(jié)構(gòu)包括同構(gòu)的兩套或兩套以上雙路服務器，此時，在每一套雙路服務器中，第一 FPGA所驗證的第一芯片組的第二端口的端口邏輯與第二FPGA所驗證的第二芯片組的第一端口的端口邏輯互換，所有的處理器和所有的FPGA均不交叉相連。本發(fā)明的又一實施例中，拓撲結(jié)構(gòu)包括同構(gòu)的兩套或兩套以上雙路服務器，此時，在其中一套或一套以上雙路服務器中，第一 FPGA所驗證的第一芯片組的第二端口的端口邏輯與第二 FPGA所驗證的第二芯片組的第一端口的端口邏輯互換，部分處理器和FPGA不交叉相連，剩余的處理器和FPGA交叉相連。本發(fā)明實施例還提供了與上述拓撲結(jié)構(gòu)相對應的一種拓撲結(jié)構(gòu)的建立方法，該方法適用于對芯片組進行驗證，包括將現(xiàn)場可編程門陣列FPGA實現(xiàn)的一芯片組的一端口的端口邏輯與現(xiàn)場可編程門陣列FPGA實現(xiàn)的另外一芯片組的一端口的端口邏輯互換，使得處理器與芯片組所在的現(xiàn)場可編程門陣列FPGA相連時不交叉。上述實施方式同樣適用于一套服務器中處理器與FPGA的數(shù)目不相同的情況，這種情況下，只要將現(xiàn)場可編程門陣列FPGA實現(xiàn)的一芯片組的一端口的端口邏輯與現(xiàn)場可編程門陣列FPGA實現(xiàn)的另外一芯片組的一端口的端口邏輯互換，使得處理器與現(xiàn)場可編程門陣列FPGA不交叉相連即可實現(xiàn)本發(fā)明，至于具體的操作方法，在本發(fā)明實施例所公開的內(nèi)容的基礎(chǔ)上，對于本領(lǐng)域技術(shù)人員來說是很容易實現(xiàn)的，在此不再贅述。總之，在本發(fā)明實施例優(yōu)化的系統(tǒng)拓撲結(jié)構(gòu)中，充分考慮FPGA芯片邏輯可修改可重復的特性，將內(nèi)部同構(gòu)端口邏輯轉(zhuǎn)移，使第一 FPGA實現(xiàn)的驗證芯片組實現(xiàn)兩個互連，分別完成第一處理器到第一端口和第一處理器到第二端口的通信管理，第二 FPGA實現(xiàn)的驗證芯片組實現(xiàn)兩個互連，分別完成第二處理器到第一端口和第二處理器到第二端口的通信管理。以此實現(xiàn)的端口邏輯對等轉(zhuǎn)移策略時交叉布線的硬件設(shè)計得以改善，大大簡化了系統(tǒng)拓撲結(jié)構(gòu)設(shè)計，并且有效避免了因高速信號走線長度帶來的對信號傳輸質(zhì)量的影響。雙路服務器系統(tǒng)的同構(gòu)特性，以及同構(gòu)的邏輯轉(zhuǎn)移實現(xiàn)方法，使多套雙路服務器系統(tǒng)的外部互連并未發(fā)生改變，因此大大減少了系統(tǒng)調(diào)試驗證的復雜度。該優(yōu)化拓撲結(jié)構(gòu)減少了硬件線路的交叉設(shè)計，簡化了拓撲結(jié)構(gòu)特征；減少PCB布局布線的交叉走線，使硬件實現(xiàn)難度大大降低，有效減少了因總線交叉帶來的PCB布線層數(shù)；FPGA實現(xiàn)的系統(tǒng)芯片組對CPU傳輸端口的單獨管理，大大提升了系統(tǒng)芯片組代碼維護的復雜度；大大縮短了 CPU與FPGA之間高速走線的長度，有效避免了因走線長度帶來的對高速信號傳輸質(zhì)量的影響。下面用本發(fā)明的一個應用示例進一步加以說明。應用實例一該應用實例中，有一套雙路服務器，如圖2所示，與圖I相比，該應用實例中，將系統(tǒng)芯片組0的端口 Pl的端口邏輯與系統(tǒng)芯片組I的PO的端口邏輯進行互換，互換以后，CPUO的兩個端口均由FPGAO互連管理，CPUl的兩個端口也均由FPGAl互連管理，該拓撲結(jié)構(gòu)中不再出現(xiàn)交叉，這種不交叉的拓撲結(jié)構(gòu)將會降低硬件設(shè)計難度加大，PCB布局布線變得·簡單，同時也使信號傳輸質(zhì)量與交叉的拓撲結(jié)構(gòu)相比變好。應用實例二該應用實例中，有同構(gòu)的兩套雙路服務器，如圖3所示，每一套雙路服務器中，將系統(tǒng)芯片組0的端口 Pl的端口邏輯與系統(tǒng)芯片組I的PO的端口邏輯進行互換，互換以后，CPUO的兩個端口均由FPGAO互連管理，CPUl的兩個端口也均由FPGAl互連管理，該拓撲結(jié)構(gòu)中不再出現(xiàn)交叉，這種不交叉的拓撲結(jié)構(gòu)將會降低硬件設(shè)計難度加大，PCB布局布線變得簡單，同時也使信號傳輸質(zhì)量與交叉的拓撲結(jié)構(gòu)相比變好。應用實例三該應用實例中，有同構(gòu)的兩套雙路服務器，如圖4所示，在其中一套雙路服務器中，將系統(tǒng)芯片組0的端口 Pl的端口邏輯與系統(tǒng)芯片組I的PO的端口邏輯進行互換，互換以后，CPUO的兩個端口均由FPGAO互連管理，CPUl的兩個端口也均由FPGAl互連管理；在兩外一套雙路服務器中，按照現(xiàn)有的交叉連接。這種部分交叉，部分不交叉的拓撲結(jié)構(gòu)與完全交叉的拓撲結(jié)構(gòu)相比，也會降低硬件設(shè)計難度加大，PCB布局布線變得簡單，同時也使信號傳輸質(zhì)量與交叉的拓撲結(jié)構(gòu)相比變好。本領(lǐng)域普通技術(shù)人員可以理解上述方法中的全部或部分步驟可通過程序來指令相關(guān)硬件完成，所述程序可以存儲于計算機可讀存儲介質(zhì)中，如只讀存儲器、磁盤或光盤等?？蛇x地，上述實施例的全部或部分步驟也可以使用一個或多個集成電路來實現(xiàn)。相應地，上述實施例中的各模塊/單元可以采用硬件的形式實現(xiàn)，也可以采用軟件功能模塊的形式實現(xiàn)。本發(fā)明不限制于任何特定形式的硬件和軟件的結(jié)合。當然，本發(fā)明還可有其他多種實施例，在不背離本發(fā)明精神及其實質(zhì)的情況下，熟悉本領(lǐng)域的技術(shù)人員當可根據(jù)本發(fā)明作出各種相應的改變和變形，但這些相應的改變和變形都應屬于本發(fā)明的權(quán)利要求的保護范圍。
權(quán)利要求
1.一種系統(tǒng)拓撲結(jié)構(gòu)，其特征在于，該拓撲結(jié)構(gòu)應用于驗證平臺，其中 該拓撲結(jié)構(gòu)中，現(xiàn)場可編程門陣列FPGA實現(xiàn)的一芯片組的一端口的端口邏輯與FPGA實現(xiàn)的另外一芯片組的一端口的端口邏輯互換，使得處理器與FPGA不交叉相連。
2.如權(quán)利要求I所述的拓撲結(jié)構(gòu)，其特征在于該拓撲結(jié)構(gòu)包括一套雙路服務器時，第一 FPGA所驗證的第一芯片組的第二端口的端口邏輯與第二 FPGA所驗證的第二芯片組的第一端口的端口邏輯互換，第一處理器和第二處理器與第一 FPGA和第二 FPGA均不交叉相連。
3.如權(quán)利要求I所述的拓撲結(jié)構(gòu)，其特征在于該拓撲結(jié)構(gòu)包括同構(gòu)的兩套或兩套以上雙路服務器時，在每一套雙路服務器中，第一 FPGA所驗證的第一芯片組的第二端口的端口邏輯與第二 FPGA所驗證的第二芯片組的第一端口的端口邏輯互換，所有的處理器和所有的FPGA均不交叉相連。
4.如權(quán)利要求I所述的拓撲結(jié)構(gòu)，其特征在于該拓撲結(jié)構(gòu)包括同構(gòu)的兩套或兩套以上雙路服務器時，在其中一套或一套以上雙路服務器中，第一 FPGA所驗證的第一芯片組的第二端口的端口邏輯與第二 FPGA所驗證的第二芯片組的第一端口的端口邏輯互換，部分處理器和FPGA不交叉相連，剩余的處理器和FPGA交叉相連。
5.一種拓撲結(jié)構(gòu)的建立方法，其特征在于，該方法適用于對芯片組進行驗證，包括 將現(xiàn)場可編程門陣列FPGA實現(xiàn)的一芯片組的一端口的端口邏輯與FPGA實現(xiàn)的另外一芯片組的一端口的端口邏輯互換，使得處理器與芯片組所在的FPGA相連時不交叉。
6.如權(quán)利要求5所述的建立方法，其特征在于當該拓撲結(jié)構(gòu)包括一套雙路服務器時，將現(xiàn)場可編程門陣列FPGA實現(xiàn)的一芯片組的一端口的端口邏輯與現(xiàn)場可編程門陣列FPGA實現(xiàn)的另外一芯片組的一端口的端口邏輯互換的步驟包括 將第一 FPGA所驗證的第一芯片組的第二端口的端口邏輯與第二 FPGA所驗證的第二芯片組的第一端口的端口邏輯互換，使得第一處理器和第二處理器與第一 FPGA和第二 FPGA均不交叉相連。
7.如權(quán)利要求I所述的拓撲結(jié)構(gòu)，其特征在于當該拓撲結(jié)構(gòu)包括同構(gòu)的兩套或兩套以上雙路服務器時，將現(xiàn)場可編程門陣列FPGA實現(xiàn)的一芯片組的一端口的端口邏輯與現(xiàn)場可編程門陣列FPGA實現(xiàn)的另外一芯片組的一端口的端口邏輯互換的步驟包括 在每一套雙路服務器中，將第一 FPGA所驗證的第一芯片組的第二端口的端口邏輯與第二 FPGA所驗證的第二芯片組的第一端口的端口邏輯互換，使得所有的處理器和所有的FPGA均不交叉相連。
8.如權(quán)利要求I所述的拓撲結(jié)構(gòu)，其特征在于該拓撲結(jié)構(gòu)包括同構(gòu)的兩套或兩套以上雙路服務器時，將現(xiàn)場可編程門陣列FPGA實現(xiàn)的一芯片組的一端口的端口邏輯與現(xiàn)場可編程門陣列FPGA實現(xiàn)的另外一芯片組的一端口的端口邏輯互換的步驟包括 在其中一套或一套以上雙路服務器中，將第一 FPGA所驗證的第一芯片組的第二端口的端口邏輯與第二 FPGA所驗證的第二芯片組的第一端口的端口邏輯互換，使得部分處理器和FPGA不交叉相連，剩余的處理器和FPGA交叉相連。
全文摘要
一種系統(tǒng)拓撲結(jié)構(gòu)和一種拓撲結(jié)構(gòu)的建立方法，該拓撲結(jié)構(gòu)應用于驗證平臺，其中該拓撲結(jié)構(gòu)中，現(xiàn)場可編程門陣列FPGA實現(xiàn)的一芯片組的一端口的端口邏輯與FPGA實現(xiàn)的另外一芯片組的一端口的端口邏輯互換，使得處理器與FPGA不交叉相連。該拓撲結(jié)構(gòu)與交叉互連的拓撲結(jié)構(gòu)相比更加優(yōu)化。
文檔編號G06F15/16GK102799559SQ20121026457
公開日2012年11月28日 申請日期2012年7月27日 優(yōu)先權(quán)日2012年7月27日
發(fā)明者王恩東, 胡雷鈞, 李仁剛 申請人:浪潮(北京)電子信息產(chǎn)業(yè)有限公司