一種usb數(shù)據(jù)采集的方法、裝置及系統(tǒng)的制作方法
【專利摘要】本發(fā)明公開了一種USB數(shù)據(jù)采集的方法，包括：S1.將不斷采集到的數(shù)據(jù)存儲于第一組SDRAM中；S2.判斷所述的第一組SDRAM是否存滿，若是，進入步驟S3，若否，返回步驟S1；S3.將所述的第一組SDRAM數(shù)據(jù)讀回，同時，將不斷采集到的新數(shù)據(jù)存儲于第二組SDRAM中；S4.判斷所述的第二組SDRAM是否存滿，若是，進入步驟S5，若否，返回步驟S3；S5.將所述的第二組SDRAM數(shù)據(jù)讀回。本發(fā)明還公開了USB數(shù)據(jù)采集的裝置及系統(tǒng)。實施本發(fā)明，采用SDRAM作為數(shù)據(jù)緩存，一方面保證了數(shù)據(jù)存儲的帶寬和數(shù)據(jù)存儲的深度，另一方面大大降低了的硬件成本。
【專利說明】一種USB數(shù)據(jù)采集的方法、裝置及系統(tǒng)
【技術領域】
[0001]本發(fā)明涉及USB數(shù)據(jù)采集領域，具體涉及一種USB數(shù)據(jù)采集的方法、裝置及系統(tǒng)?！颈尘凹夹g】
[0002]USB，是英文Universal Serial BUS(通用串行總線)的縮寫，而其中文簡稱為“通串線，是一個外部總線標準，用于規(guī)范電腦與外部設備的連接和通訊。是應用在PC領域的接口技術。USB采用四線電纜，其中兩根是用來傳送數(shù)據(jù)的串行通道，另兩根為下游(Downstream)設備提供電源,對于高速且需要高帶寬的外設，USB以全速12Mbps的傳輸數(shù)據(jù)；對于低速外設，USB則以1.5Mbps的傳輸速率來傳輸數(shù)據(jù)。USB總線會根據(jù)外設情況在兩種傳輸模式中自動地動態(tài)轉(zhuǎn)換。USB是基于令牌的總線。類似于令牌環(huán)網(wǎng)絡或FDDI基于令牌的總線。USB主控制器廣播令牌，總線上設備檢測令牌中的地址是否與自身相符，通過接收或發(fā)送數(shù)據(jù)給主機來響應。USB通過支持懸掛/恢復操作來管理USB總線電源。USB系統(tǒng)采用級聯(lián)星型拓撲，該拓撲由三個基本部分組成:主機(Host)，集線器(Hub)和功能設備。
[0003]現(xiàn)有很多成熟的USB數(shù)據(jù)采集系統(tǒng)方案，如簡單的使用一個帶有USB控制器的MCU即可完成USB數(shù)據(jù)采集，此方案雖然成本低廉結(jié)構(gòu)簡單，但由于MCU的內(nèi)存較小，運行速度較慢，因此采集速度和傳輸都非常有限，很難應對高速的數(shù)據(jù)采集需求。較為常用的USB數(shù)據(jù)采集系統(tǒng)方案是FPGA芯片+USB控制器+SRAM的結(jié)構(gòu)，其中:FPGA (Field-ProgrammableGate Array)，即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎上進一步發(fā)展的產(chǎn)物，它是作為專用集成電路(ASIC)領域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點；SRAM是英文Static RAM的縮寫，它是一種具有靜止存取功能的內(nèi)存，不需要刷新電路即能保存它內(nèi)部存儲的數(shù)據(jù)。此方案可以實現(xiàn)高速的數(shù)據(jù)采集，但隨著對存儲深度要求的不斷提高，SRAM的成本將以指數(shù)規(guī)律增長。

【發(fā)明內(nèi)容】

[0004]為了解決以上的技術問題，本發(fā)明提供一種USB數(shù)據(jù)采集的方法、裝置及系統(tǒng)。
[0005]本發(fā)明公開了一種USB數(shù)據(jù)采集的方法，包括:
[0006]S1.將不斷采集到的數(shù)據(jù)存儲于第一組SDRAM中；
[0007]S2.判斷所述的第一組SDRAM是否存滿，若是，進入步驟S3，若否，返回步驟SI ;
[0008]S3.將所述的第一組SDRAM數(shù)據(jù)讀回，同時，將不斷采集到的新數(shù)據(jù)存儲于第二組SDRAM 中；
[0009]S4.判斷所述的第二組SDRAM是否存滿，若是，進入步驟S5，若否，返回步驟S3 ；
[0010]S5.將所述的第二組SDRAM數(shù)據(jù)讀回。
[0011]在本發(fā)明所述的USB數(shù)據(jù)采集的方法中，所述的步驟S2及S3之間還包括步驟:S21.置位第一組SDRAM存滿標志。[0012]在本發(fā)明所述的USB數(shù)據(jù)采集的方法中，所述的步驟S3及S4之間還包括步驟:S31.清除第一組SDRAM存滿標志。
[0013]在本發(fā)明所述的USB數(shù)據(jù)采集的方法中，所述的步驟S4及S5之間還包括步驟:S41.置位第二組SDRAM存滿標志。
[0014]在本發(fā)明所述的USB數(shù)據(jù)采集的方法中，所述的步驟S5之后還包括步驟:S6.清除第二組SDRAM存滿標志并返回步驟SI。
[0015]本發(fā)明公開了一種USB數(shù)據(jù)采集的裝置，包括:
[0016]第一組SDRAM單元:用于將不斷采集到的數(shù)據(jù)存儲于第一組SDRAM中；
[0017]第一組SDRAM存滿判斷單元:與所述的第一組SDRAM單元相連，用于判斷所述的第一組SDRAM是否存滿；
[0018]第一組SDRAM數(shù)據(jù)讀回及第二組SDRAM單元，與所述的第一組SDRAM存滿判斷單元相連，用于將所述的第一組SDRAM數(shù)據(jù)讀回，同時，將不斷采集到的新數(shù)據(jù)存儲于第二組SDRAM 中；
[0019]第二組SDRAM存滿判斷單元，與所述的第一組SDRAM讀回及第二組SDRAM單元相連，用于判斷所述的第二組SDRAM是否存滿；
[0020]第二組SDRAM數(shù)據(jù)讀回單元，與所述的第二組SDRAM存滿判斷單元相連，用于將所述的第二組SDRAM數(shù)據(jù)讀回。
[0021]在本發(fā)明所述的USB數(shù)據(jù)采集的裝置中，在所述的第一組SDRAM數(shù)據(jù)讀回及第二組SDRAM單元及第一組SDRAM存滿判斷單元之間還存在第一組SDRAM置位單元，用于置位第一組SDRAM存滿標志；在所述的第一組SDRAM數(shù)據(jù)讀回及第二組SDRAM單元及第二組SDRAM存滿判斷單元之間還存在第一組SDRAM清位單元，用于清除第一組SDRAM存滿標志。
[0022]在本發(fā)明所述的USB數(shù)據(jù)采集的裝置中，所述的第二組SDRAM存滿判斷單元及第二組SDRAM數(shù)據(jù)讀回單元之間還存在第二組SDRAM置位單元，用于置位第二組SDRAM存滿標志，在所述的第二組SDRAM數(shù)據(jù)讀回單元之后還存在第二組SDRAM清位單元，用于清除第二組SDRAM存滿標志并返回至第一組SDRAM單元。
[0023]本發(fā)明公開了一種USB數(shù)據(jù)采集的系統(tǒng)，包括USB控制器、用于控制數(shù)據(jù)采集、存儲以及傳輸?shù)腢SB數(shù)據(jù)控制器、第一組SDRAM、第二組SDRAM、用于電平轉(zhuǎn)換的信號調(diào)理電路，所述的USB控制器、第一組SDRAM、第二組SDRAM、信號調(diào)理電路均與USB數(shù)據(jù)控制器相連，所述的USB數(shù)據(jù)控制器具有權(quán)利要求6所述的USB數(shù)據(jù)采集的裝置。
[0024]在本發(fā)明所述的USB數(shù)據(jù)采集的系統(tǒng)中，所述的第一組SDRAM、第二組SDRAM至少包括一片SDRAM芯片。
[0025]實施本發(fā)明的一種USB數(shù)據(jù)采集的方法、裝置及系統(tǒng)，具有以下有益的技術效果:
[0026]兩組SDRAM可以交替存儲數(shù)據(jù)，保證了數(shù)據(jù)采集和數(shù)據(jù)的傳輸同時進行時不產(chǎn)生SDRAM的讀寫沖突，能夠很方便的完成連續(xù)數(shù)據(jù)采集，更有效的利用PC機的存儲資源，實現(xiàn)長時間的數(shù)據(jù)記錄。由于采用SDRAM作為數(shù)據(jù)緩存，一方面保證了數(shù)據(jù)存儲的帶寬和數(shù)據(jù)存儲的深度，另一方面大大降低了硬件的成本。
【專利附圖】

【附圖說明】
[0027]圖1是本發(fā)明實施例USB數(shù)據(jù)采集的方法流程圖；[0028]圖2是本發(fā)明實施例USB數(shù)據(jù)采集的裝置方框圖；
[0029]圖3為本發(fā)明實施例USB數(shù)據(jù)采集的系統(tǒng)方框圖；
[0030]圖4為本發(fā)明FPGA的功能框圖。
【具體實施方式】
[0031]為詳細說明本發(fā)明的技術內(nèi)容、構(gòu)造特征、所實現(xiàn)目的及效果，以下結(jié)合實施方式并配合附圖詳予說明。
[0032]SDRAMjP !Synchronous Dynamic Random Access Memory,同步動態(tài)隨機存儲器，同步是指Memory工作需要同步時鐘，內(nèi)部的命令的發(fā)送與數(shù)據(jù)的傳輸都以它為基準；動態(tài)是指存儲陣列需要不斷的刷新來保證數(shù)據(jù)不丟失；隨機是指數(shù)據(jù)不是線性依次存儲，而是自由指定地址進行數(shù)據(jù)讀寫。
[0033]本方案的結(jié)構(gòu)為FPGA芯片+高速USB2.0控制器+兩組SDRAM，另外還包括信號調(diào)理電路，其中FPGA用于完成數(shù)據(jù)的采集、存儲以及與USB2.0控制器傳輸?shù)臉蚪?，高速USB2.0控制器用于實現(xiàn)PC機與數(shù)據(jù)采集系統(tǒng)之間的USB高速數(shù)據(jù)傳輸，兩組SDRAM用于交替緩存采集到的數(shù)據(jù)，信號調(diào)理電路直接與外面的輸入信號相連，一方面用于保護FPGA芯片的10，另一方面用于電平轉(zhuǎn)換。
[0034]請參閱圖1、一種USB數(shù)據(jù)采集的方法，包括:
[0035]S1.將不斷采集到的數(shù)據(jù)存儲于第一組SDRAM中；
[0036]S2.判斷所述的第一組SDRAM是否存滿，若是，進入步驟S3，若否，返回步驟SI ;
[0037]S3.將所述的第 一組SDRAM數(shù)據(jù)讀回，同時，將不斷采集到的新數(shù)據(jù)存儲于第二組SDRAM 中；
[0038]S4.判斷所述的第二組SDRAM是否存滿，若是，進入步驟S5，若否，返回步驟S3 ；
[0039]S5.將所述的第二組SDRAM數(shù)據(jù)讀回。
[0040]較佳地，所述的步驟S2及S3之間還包括步驟:S21.置位第一組SDRAM存滿標志，所述的步驟S3及S4之間還包括步驟:S31.清除第一組SDRAM存滿標志。
[0041]較佳地，所述的步驟S4及S5之間還包括步驟:S41.置位第二組SDRAM存滿標志，所述的步驟S5之后還包括步驟:S6.清除第二組SDRAM存滿標志并返回步驟SI。
[0042]系統(tǒng)的運行由PC機通過USB控制，PC機通過USB可以讀取到采集系統(tǒng)的運行狀態(tài)信息以及采集到數(shù)據(jù)，同時，PC機也可以通過USB向采集系統(tǒng)發(fā)送指令。在數(shù)據(jù)采集過程中，PC機首先向采集系統(tǒng)發(fā)送啟動命令，采集系統(tǒng)接收到啟動命令后會向第一組SDRAM中存儲采集到的數(shù)據(jù)，在第一組SDRAM存滿后，采集系統(tǒng)會置位“第一組SDRAM存滿標志”，然后向第二組SDRAM中存儲數(shù)據(jù)，在第二組SDRAM存滿后，采集系統(tǒng)會置位“第二組SDRAM存滿標志”。與此同時，PC機在查詢到“第一組SDRAM存滿標志”后會將第一組SDRAM中的數(shù)據(jù)讀回，然后清除“第一組SDRAM存滿標志”，PC機在查詢到“第二組SDRAM存滿標志”后，會將第二組SDRAM中的數(shù)據(jù)讀回，然后清除“第二組SDRAM存滿標志”。如此反復進行，如果PC機同時查詢到“第一組SDRAM存滿標志”和“第二組SDRAM存滿標志”，則表示數(shù)據(jù)的存儲速度大于USB的傳輸速度，PC機此時會給出錯誤提示。通過合理的設計，如恰當選擇采樣頻率，提高USB傳輸效率等手段，可以避免此種情況的發(fā)生。
[0043]本方案中，數(shù)據(jù)的采集、存儲，SDRAM的控制以及系統(tǒng)通過高速USB2.0接口與PC機之間的交互等邏輯處理工作均由FPGA完成，因此FPGA是整個系統(tǒng)的核心。
[0044]請參閱圖2、一種USB數(shù)據(jù)采集的裝置，包括:
[0045]第一組SDRAM單元10、第一組SDRAM存滿判斷單元20、第一組SDRAM數(shù)據(jù)讀回及第二組SDRAM單元30、第二組SDRAM存滿判斷單元40、第二組SDRAM數(shù)據(jù)讀回單元50。
[0046]第一組SDRAM單元10:用于將不斷采集到的數(shù)據(jù)存儲于第一組SDRAM中；
[0047]第一組SDRAM存滿判斷單元20:與第一組SDRAM單元10相連，用于判斷所述的第一組SDRAM是否存滿；
[0048]第一組SDRAM數(shù)據(jù)讀回及第二組SDRAM單元30，與第一組SDRAM存滿判斷單元20相連，用于將所述的第一組SDRAM數(shù)據(jù)讀回，同時，將不斷采集到的新數(shù)據(jù)存儲于第二組SDRAM 中；
[0049]第二組SDRAM存滿判斷單元40，與第一組SDRAM讀回及第二組SDRAM單元30相連，用于判斷所述的第二組SDRAM是否存滿；
[0050]第二組SDRAM數(shù)據(jù)讀回單元50，與第二組SDRAM存滿判斷單元40相連，用于將所述的第二組SDRAM數(shù)據(jù)讀回。
[0051 ] 較佳地，在第一組SDRAM數(shù)據(jù)讀回及第二組SDRAM單元30及第一組SDRAM存滿判斷單元之間20還存在第一組SDRAM置位單元25，用于置位第一組SDRAM存滿標志；第一組SDRAM數(shù)據(jù)讀回及第二組SDRAM單元30及第二組SDRAM存滿判斷單元40之間還存在第一組SDRAM清位單元35，用于清除第一組SDRAM存滿標志。
[0052]較佳地，第二組SDRAM存滿判斷單元40及第二組SDRAM數(shù)據(jù)讀回單元50之間還存在第二組SDRAM置位單元45，用于置位第二組SDRAM存滿標志，在第二組SDRAM數(shù)據(jù)讀回單元50之后還存在第二組SDRAM清位單元60，用于清除第二組SDRAM存滿標志并返回至第一組SDRAM單元。
[0053]請參閱圖3、一種USB數(shù)據(jù)采集的系統(tǒng)，包括USB控制器100、用于控制數(shù)據(jù)采集、存儲以及傳輸?shù)腢SB數(shù)據(jù)控制器200、第一組SDRAM300、第二組SDRAM400、用于電平轉(zhuǎn)換的信號調(diào)理電路500，USB控制器100、第一組SDRAM300、第二組SDRAM400、信號調(diào)理電路500均與USB數(shù)據(jù)控制器200相連，USB數(shù)據(jù)控制器200具有上述的USB數(shù)據(jù)采集的裝置。
[0054]其中，USB數(shù)據(jù)控制器200為FPGA芯片，數(shù)據(jù)的采集、存儲，SDRAM的控制以及系統(tǒng)通過高速USB2.0接口與PC機之間的交互等邏輯處理工作均由FPGA完成，因此FPGA是整個系統(tǒng)的核心，F(xiàn)PGA的功能框圖圖4所示。
[0055]其中USB接口橋接模塊201的作用是將高速USB2.0控制器與FPGA的內(nèi)部邏輯橋接在一起，從而將上位機發(fā)送下來的指令轉(zhuǎn)換成相應的邏輯信號，控制FPGA內(nèi)部各個模塊的狀態(tài)。波形采樣模塊202的作用是以特定的采樣率對輸入信號進行采樣，并將采樣得到的數(shù)據(jù)送至波形存儲模塊203。波形存儲模塊203用于控制采樣數(shù)據(jù)的存儲。第一組SDRAM控制器204和第二組SDRAM控制器205用于控制片外兩組獨立SDRAM的刷新、預充電、讀、與等時序。
[0056]綜上，本方案為FPGA芯片+高速USB2.0控制器+兩組SDRAM的結(jié)構(gòu)，F(xiàn)PGA可以高效、靈活實現(xiàn)各種數(shù)字單元電路，并且FPGA芯片可以重配置，系統(tǒng)升級非常方便。高速USB2.0控制器可以以480Mbps的傳輸速率將采集到的數(shù)據(jù)傳輸給PC機，兩組SDRAM可以交替存儲數(shù)據(jù)，保證了數(shù)據(jù)采集和數(shù)據(jù)的傳輸同時進行時不產(chǎn)生SDRAM的讀寫沖突，能夠很方便的完成連續(xù)數(shù)據(jù)集，更有效的利用PC機的存儲資源，實現(xiàn)長時間的數(shù)據(jù)記錄。由于采用SDRAM作為數(shù)據(jù)緩存，一方面保證了數(shù)據(jù)存儲的帶寬和數(shù)據(jù)存儲的深度，另一方面大大降低了方案的硬件成本。
[0057]本技術方案構(gòu)思的特點在于:
[0058]1、本數(shù)據(jù)采集方案結(jié)構(gòu)為“FPGA芯片+高速USB2.0控制器+兩組SDRAM”兩組SDRAM的特點在于這兩組SDRAM的地址總線、數(shù)據(jù)總線和控制信號都是獨立的，每組SDRAM都可以獨立的控制和訪問，一組SDRAM可能是一片SDRAM芯片，也可能是多片SDRAM芯片。
[0059]2、本數(shù)據(jù)采集系統(tǒng)的工作方式為，兩組SDRAM交替進行數(shù)據(jù)存儲和讀取，數(shù)據(jù)采集系統(tǒng)通過“第一組SDRAM存滿標志”和“第二組SDRAM存滿標志”標識哪組SDRAM中的數(shù)據(jù)可以被PC機讀取，PC機通過這兩個標志判斷需要讀取哪組SDRAM中的數(shù)據(jù)，在PC讀取完SDRAM中的數(shù)據(jù)后，會將相應的標志清除。
[0060]3、本數(shù)據(jù)采集系統(tǒng)的運行控制由PC機通過高速USB2.0接口完成，采集到的數(shù)據(jù)由PC機通過高速USB2.0接口讀取，對采集到的數(shù)據(jù)的進一步分析工作由PC機完成。
[0061]實施本發(fā)明的一種USB數(shù)據(jù)采集的方法、裝置及系統(tǒng)，具有以下有益的技術效果:
[0062]兩組SDRAM可以交替存儲數(shù)據(jù)，保證了數(shù)據(jù)采集和數(shù)據(jù)的傳輸同時進行時不產(chǎn)生SDRAM的讀寫沖突，能夠很方便的完成連續(xù)數(shù)據(jù)集，更有效的利用PC機的存儲資源，實現(xiàn)長時間的數(shù)據(jù)記錄。由于采用SDRAM作為數(shù)據(jù)緩存，一方面保證了數(shù)據(jù)存儲的帶寬和數(shù)據(jù)存儲的深度，另一方面大大降低了的硬件成本。
[0063]上面結(jié)合附圖對本發(fā)明的實施例進行了描述，但是本發(fā)明并不局限于上述的【具體實施方式】，上述的【具體實施方式】僅僅是示意性的，而不是限制性的，本領域的普通技術人員在本發(fā)明的啟示下，在不脫離本發(fā)明宗旨和權(quán)利要求所保護的范圍情況下，還可做出很多形式，這些均屬于本發(fā)明的保護范圍之內(nèi)。
【權(quán)利要求】
1.一種USB數(shù)據(jù)采集的方法，其特征在于，包括: 51.將不斷采集到的數(shù)據(jù)存儲于第一組SDRAM中； 52.判斷所述的第一組SDRAM是否存滿，若是，進入步驟S3，若否，返回步驟SI； 53.將所述的第一組SDRAM數(shù)據(jù)讀回，同時，將不斷采集到的新數(shù)據(jù)存儲于第二組SDRAM 中； 54.判斷所述的第二組SDRAM是否存滿，若是，進入步驟S5，若否，返回步驟S3； 55.將所述的第二組SDRAM數(shù)據(jù)讀回。
2.根據(jù)權(quán) 利要求1所述的USB數(shù)據(jù)采集的方法，其特征在于，所述的步驟S2及S3之間還包括步驟:S21.置位第一組SDRAM存滿標志。
3.根據(jù)權(quán)利要求2所述的USB數(shù)據(jù)采集的方法，其特征在于，所述的步驟S3及S4之間還包括步驟:S31.清除第一組SDRAM存滿標志。
4.根據(jù)權(quán)利要求1所述的USB數(shù)據(jù)采集的方法，其特征在于，所述的步驟S4及S5之間還包括步驟:S41.置位第二組SDRAM存滿標志。
5.根據(jù)權(quán)利要求4所述的USB數(shù)據(jù)采集的方法，其特征在于，所述的步驟S5之后還包括步驟:S6.清除第二組SDRAM存滿標志并返回步驟SI。
6.一種USB數(shù)據(jù)采集的裝置，其特征在于，包括: 第一組SDRAM單元:用于將不斷采集到的數(shù)據(jù)存儲于第一組SDRAM中； 第一組SDRAM存滿判斷單元:與所述的第一組SDRAM單元相連，用于判斷所述的第一組SDRAM是否存滿； 第一組SDRAM數(shù)據(jù)讀回及第二組SDRAM單元，與所述的第一組SDRAM存滿判斷單元相連，用于將所述的第一組SDRAM數(shù)據(jù)讀回，同時，將不斷采集到的新數(shù)據(jù)存儲于第二組SDRAM 中； 第二組SDRAM存滿判斷單元，與所述的第一組SDRAM讀回及第二組SDRAM單元相連，用于判斷所述的第二組SDRAM是否存滿； 第二組SDRAM數(shù)據(jù)讀回單元，與所述的第二組SDRAM存滿判斷單元相連，用于將所述的第二組SDRAM數(shù)據(jù)讀回。
7.根據(jù)權(quán)利要求6所述的USB數(shù)據(jù)采集的裝置，其特征在于，在所述的第一組SDRAM數(shù)據(jù)讀回及第二組SDRAM單元及第一組SDRAM存滿判斷單元之間還存在第一組SDRAM置位單元，用于置位第一組SDRAM存滿標志；在所述的第一組SDRAM數(shù)據(jù)讀回及第二組SDRAM單元及第二組SDRAM存滿判斷單元之間還存在第一組SDRAM清位單元，用于清除第一組SDRAM存滿標志。
8.根據(jù)權(quán)利要求6所述的USB數(shù)據(jù)采集的裝置，其特征在于，所述的第二組SDRAM存滿判斷單元及第二組SDRAM數(shù)據(jù)讀回單元之間還存在第二組SDRAM置位單元，用于置位第二組SDRAM存滿標志，在所述的第二組SDRAM數(shù)據(jù)讀回單元之后還存在第二組SDRAM清位單元，用于清除第二組SDRAM存滿標志并返回至第一組SDRAM單元。
9.一種USB數(shù)據(jù)采集的系統(tǒng)，包括USB控制器、用于控制數(shù)據(jù)采集、存儲以及傳輸?shù)腢SB數(shù)據(jù)控制器、第一組SDRAM、第二組SDRAM、用于電平轉(zhuǎn)換的信號調(diào)理電路，所述的USB控制器、第一組SDRAM、第二組SDRAM、信號調(diào)理電路均與USB數(shù)據(jù)控制器相連，其特征在于，所述的USB數(shù)據(jù)控制器具有權(quán)利要求6所述的USB數(shù)據(jù)采集的裝置。
10.根據(jù)權(quán)利要求9所述的USB數(shù)據(jù)采集的系統(tǒng)，其特征在于，所述的第一組SDRAM、第二組SDRAM至少包括一片SDRAM芯 片。
【文檔編號】G06F13/16GK103455452SQ201210180922
【公開日】2013年12月18日 申請日期:2012年6月4日 優(yōu)先權(quán)日:2012年6月4日
【發(fā)明者】王波 申請人:廣州眾諾電子科技有限公司