專利名稱：片上系統(tǒng)實(shí)現(xiàn)的實(shí)時(shí)時(shí)鐘低功耗控制電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種實(shí)時(shí)時(shí)鐘控制電路，尤其涉及ー種片上系統(tǒng)實(shí)現(xiàn)的實(shí)時(shí)時(shí)鐘低功耗控制電路。
背景技術(shù)：
當(dāng)前實(shí)現(xiàn)實(shí)時(shí)時(shí)鐘控制的系統(tǒng)，是以微控制器(MCU)搭配ー顆單獨(dú)的實(shí)時(shí)時(shí)鐘(RTC)芯片實(shí)現(xiàn)的。這類單獨(dú)的實(shí)時(shí)時(shí)鐘芯片，多數(shù)內(nèi)置有晶體振蕩器、多位定時(shí)計(jì)數(shù)器，少數(shù)還內(nèi)置通用目的存儲(chǔ)器(RAM)、中斷輸出引腳、電池供電引腳等功能，通過(guò)串行接ロ與微控制器通信。単獨(dú)的實(shí)時(shí)時(shí)鐘芯片在非通信模式下運(yùn)行的時(shí)候，只消耗非常小的能量，所以小容量的電池就可以讓芯片保持運(yùn)行很長(zhǎng)時(shí)間。在和微控制器通信的時(shí)候，會(huì)消耗比較大 的能量，此時(shí)就要設(shè)計(jì)通過(guò)微控制器的供電系統(tǒng)補(bǔ)充一定的能量過(guò)來(lái)，以延長(zhǎng)電池壽命。這類系統(tǒng)的連接方式如圖I和圖2所示。在圖I、圖2中，主系統(tǒng)電源VDD和獨(dú)立RTC芯片電源RTCVDD通過(guò)ニ極管隔離。低功耗的片上系統(tǒng)(SOC)是目前芯片設(shè)計(jì)的方向。隨著半導(dǎo)體特征尺寸的縮小，芯片晶體管數(shù)目的增多，晶體管在關(guān)斷狀態(tài)下的漏電所消耗的功率所占的比例越來(lái)越大，已經(jīng)成為必須解決的問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明的目的是克服上述現(xiàn)有技術(shù)中的缺點(diǎn)，提供一種片上系統(tǒng)實(shí)現(xiàn)的實(shí)時(shí)時(shí)鐘控制電路。該實(shí)時(shí)時(shí)鐘控制電路包括與CPU位于同一片上系統(tǒng)且與CPU通過(guò)串行接ロ連接的一 RTC,以及分別連接CPU和RTC的電源模塊。其中，連接CPU和RTC的電源模塊可以為同一模塊，連接RTC的電源模塊也可以為一 RTC電池。進(jìn)ー步的，當(dāng)連接RTC的電源模塊為ー RTC電池時(shí)，連接RTC電池和CPU的電源模塊為ー單向開(kāi)關(guān)，所述單向開(kāi)關(guān)由第一 PMOS管、第二 PMOS管、第三PMOS管、限流電阻RSl及限流電阻RS2組成，限流電阻RSl和限流電阻RS2分別連接第一 PMOS管的源極和漏扱，限流電阻RSl和限流電阻RS2的另一端分別連接所述CPU和RTC的電源模塊，第一 PMOS管的柵極連接限流電阻RS2和所述RTC的電源模塊，第二 PMOS管的源極連接限流電阻RSl，第ニ PMOS管的漏極連接第三PMOS管的源極，第二 PMOS管的柵極連接所述RTC的電源模塊和限流電阻RS2，第三PMOS管的漏極連接限流電阻RS2，第三PMOS管的柵極連接所述CPU的電源模塊和限流電阻RS1。實(shí)時(shí)時(shí)鐘控制電路進(jìn)一歩包括所述RTC上的一喚醒引腳，一開(kāi)機(jī)模塊和第四PMOS管，所述開(kāi)機(jī)模塊包括ー開(kāi)機(jī)按鍵，一 NPN管和兩個(gè)電阻Rl、R2，所述開(kāi)機(jī)按鍵與所述連接CPU和所述RTC的電源模塊和電阻R2相連，電阻R2還與所述NPN管的基極相連，電阻Rl與所述NPN管的集電極和所述連接CPU和所述RTC的電源模塊相連，所述第四PMOS管的柵極與所述NPN管的集電極連接，第四PMOS管還與所述連接CPU和所述RTC的電源模塊和片上系統(tǒng)連接。實(shí)時(shí)時(shí)鐘控制電路還可以進(jìn)一歩包括所述RTC上的一喚醒引腳、一開(kāi)機(jī)模塊和第五PMOS管，所述開(kāi)機(jī)模塊包括ー開(kāi)機(jī)按鍵、一 NPN管和兩個(gè)電阻R3、R4，所述開(kāi)機(jī)按鍵一端接地，另一端與電阻R4連接，電阻R3與所述連接CPU和所述RTC的電源模塊相連，電阻R3、R4與所述NPN管的集電極相連，所述NPN管發(fā)射極接地，所述NPN管基極與所述喚醒引腳相連，所述第五PMOS管柵極與所述NPN管的集電極連接，所述PMOS管還與所述連接CPU和所述RTC的電源模塊和片上系統(tǒng)連接。其中，所述RTC進(jìn)ー步包括接ロ寄存器，內(nèi)部寄存器，通用RAM，RTC狀態(tài)機(jī)，32位定時(shí)器和4位分頻器，當(dāng)CPU處理完任務(wù)，設(shè)定所述RTC的定時(shí)鬧鐘，將需要保存的數(shù)據(jù)保存在所述通用RAM內(nèi)；當(dāng)設(shè)定的時(shí)間到達(dá)，所述RTC產(chǎn)生鬧鐘信號(hào)，通過(guò)所述喚醒引腳輸出高電平打開(kāi)所述NPN管，所述NPN管打開(kāi)所述PMOS管，系統(tǒng)上電。其中，所述喚醒引腳由第六PMOS管，一弱下拉電阻和一串聯(lián)電阻組成的喚醒引腳 驅(qū)動(dòng)器驅(qū)動(dòng)。本發(fā)明實(shí)現(xiàn)了整合實(shí)時(shí)時(shí)鐘芯片和微控制器芯片功能的ー種片上系統(tǒng)，降低了功耗，且通過(guò)低功耗運(yùn)行的實(shí)時(shí)時(shí)鐘模塊，控制整個(gè)片上系統(tǒng)的定時(shí)運(yùn)行和在需要的時(shí)候運(yùn)行，進(jìn)ー步降低了系統(tǒng)功耗，同時(shí)也降低了方案成本。


為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖I為現(xiàn)有技術(shù)的ー實(shí)時(shí)時(shí)鐘控制電路。圖2為現(xiàn)有技術(shù)的又一實(shí)時(shí)時(shí)鐘控制電路。圖3為本發(fā)明的RTC電池單獨(dú)供電的ー實(shí)時(shí)時(shí)鐘控制電路。圖4為本發(fā)明的由片上系統(tǒng)的電源供電給RTC的一實(shí)時(shí)時(shí)鐘控制電路。圖5為本發(fā)明ー實(shí)施例采用的開(kāi)機(jī)模塊的實(shí)時(shí)時(shí)鐘控制電路。圖6為本發(fā)明又ー實(shí)施例采用的開(kāi)機(jī)模塊的實(shí)時(shí)時(shí)鐘控制電路。圖7為RTC內(nèi)部結(jié)構(gòu)及與CPU的連接示例圖。圖8為RTC喚醒引腳驅(qū)動(dòng)器結(jié)構(gòu)圖。圖9為片上系統(tǒng)電源和RTC電源間的單向開(kāi)關(guān)結(jié)構(gòu)圖。
具體實(shí)施例方式以下將結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式
進(jìn)行詳細(xì)說(shuō)明。本發(fā)明的實(shí)時(shí)時(shí)鐘控制電路包括與CPU位于同一片上系統(tǒng)且與CPU通過(guò)串行接ロ連接的一 RTC，以及分別連接CPU和RTC的電源模塊。通過(guò)將CPU和RTC置于同一片上系統(tǒng)，大大降低了功耗。其中，連接CPU和RTC的電源模塊可以為同一模塊，連接RTC的電源模塊也可以為一 RTC電池。如圖3和圖4所示。在圖3和圖4中，片上系統(tǒng)芯片包含RTC和CPU、穩(wěn)壓器等模塊。圖3和圖4是面對(duì)不同的主電源而米用不一樣的RTC模塊供電方式,但實(shí)現(xiàn)方式是ー樣的。圖3中，RTC模塊擁有単獨(dú)的RTC電池，主電源可以移除而不會(huì)影響RTC模塊的運(yùn)行。圖4中，主電源是不可移除的大容量電池，通過(guò)電阻R5、R6和電容Cl實(shí)現(xiàn)對(duì)RTC模塊的不間斷供電，這樣可以省略單獨(dú)的RTC電池，節(jié)省方案成本。圖3和圖4所示的系統(tǒng)，還需ー個(gè)開(kāi)機(jī)啟動(dòng)過(guò)程，可用圖5和圖6所示的方式實(shí)現(xiàn)。圖5和圖6中，開(kāi)機(jī)信號(hào)通過(guò)按下按鍵，加在NPN三極管的基極或者PMOS管的柵極，讓系統(tǒng)上電。主CPU上電運(yùn)行后，控制RTC模塊的喚醒引腳輸出高電平信號(hào)，驅(qū)動(dòng)NPN管輸出低電平，從而完成開(kāi)機(jī)信號(hào)的鎖定。此時(shí)，可以釋放按鍵。開(kāi)機(jī)成功后，主CPU處理完既定任務(wù)后，設(shè)定RTC的定時(shí)鬧鐘等功能，把需要保存 的數(shù)據(jù)保存在RTC模塊的通用RAM里面，然后控制喚醒引腳輸出低電平關(guān)斷NPN管，從而關(guān)斷PMOS管，讓主系統(tǒng)斷電。在到達(dá)設(shè)定的時(shí)間時(shí)，RTC模塊產(chǎn)生一個(gè)鬧鐘信號(hào)，通過(guò)喚醒引腳輸出高電平打開(kāi)NPN三極管，從而打開(kāi)PMOS管，使得主CPU系統(tǒng)重新上電，查詢各種輸入信息，完成既定任務(wù)，然后又進(jìn)入斷電狀態(tài)。通過(guò)這種方式，讓整個(gè)SOC系統(tǒng)工作的時(shí)間很短，大部分時(shí)間處于功耗非常小(RTC模塊的運(yùn)行消耗)的狀態(tài)，從而大幅降低了整個(gè)系統(tǒng)的功耗。當(dāng)主電源也是由電池供電的時(shí)候，大大延長(zhǎng)了電池壽命。本發(fā)明的RTC模塊的功能設(shè)計(jì)如圖7所示。圖7中，RTC模塊和CPU系統(tǒng)通過(guò)串行接ロ連接，此外，RTC模塊還向CPU系統(tǒng)提供32. 768K赫茲和I赫茲的時(shí)鐘信號(hào)。RTC模塊的接ロ寄存器、內(nèi)部寄存器，通用RAM、RTC狀態(tài)機(jī)、32位定時(shí)器、4位分頻器，組合實(shí)現(xiàn)了 RTC模塊的定時(shí)、計(jì)數(shù)、鬧鐘、數(shù)據(jù)存儲(chǔ)等功能。通用RAM的大小按系統(tǒng)需要設(shè)定。因?yàn)镽TC模塊是不間斷供電，所以通用RAM里保存的數(shù)據(jù)也不會(huì)因主CPU系統(tǒng)的斷電而丟失，因此可以當(dāng)作非易失性存儲(chǔ)器使用。RTC振蕩器搭配相應(yīng)晶振產(chǎn)生32. 768K赫茲的時(shí)鐘供給定時(shí)器和其他部分。上電復(fù)位部分在RTC模塊初始上電的時(shí)候產(chǎn)生復(fù)位信號(hào)給RTC狀態(tài)機(jī),使其處于正確的起始狀態(tài)。RTC狀態(tài)機(jī)產(chǎn)生的喚醒信號(hào)通過(guò)喚醒引腳輸出，驅(qū)動(dòng)芯片外部NPN三極管，從而控制圖3和圖4中的PMOS電源開(kāi)關(guān)。電路如圖8所示。圖8中，喚醒引腳驅(qū)動(dòng)器由ー個(gè)PMOS管和I個(gè)弱下拉電阻、I個(gè)串聯(lián)電阻組成，以此可靠驅(qū)動(dòng)外部NPN三極管。另外，電源處理部分電路如圖9所示。圖9的電路實(shí)現(xiàn)的是單向開(kāi)關(guān)功能。電路中，第一 PMOS管Ml連接成ー個(gè)單向開(kāi)關(guān)，兩個(gè)限流電阻RS1、RS2和上面的第二 PMOS管M2、第三PMOS管M3實(shí)現(xiàn)襯底B點(diǎn)電位對(duì)VDD和RTCVDD的跟蹤，讓襯底B點(diǎn)處于合適的高電位，確保第一 PMOS管Ml的功能正常。圖9的單向開(kāi)關(guān)，在VDD電位低于RTCVDD的時(shí)候，處于關(guān)斷狀態(tài)，實(shí)現(xiàn)了 RTC模塊電源RTCVDD和主CPU電源VDD之間的隔離。在VDD電位高出RTCVDD引腳的電壓一定值(閾值電壓)的時(shí)候，單向開(kāi)關(guān)導(dǎo)通，由VDD供電給RTC模塊。并且當(dāng)系統(tǒng)如圖3所示，RTCVDD引腳連接的是RTC電池時(shí)，還可以對(duì)RTC電池補(bǔ)充電量。由于串聯(lián)限流電阻RSI、RS2的存在，使得對(duì)RTC電池的充電只能是微弱的涓流充電，所以不會(huì)傷害到電池。以上對(duì)本發(fā)明的優(yōu)選實(shí)施方案進(jìn)行了詳細(xì)描述，但本發(fā)明并不局限于上述實(shí)施方案，對(duì)本領(lǐng)域技術(shù)人員來(lái)說(shuō)各種顯而易見(jiàn)的修改和變 換，仍屬于本發(fā)明所要求保護(hù)的范圍。
權(quán)利要求
1.一種片上系統(tǒng)實(shí)現(xiàn)的實(shí)時(shí)時(shí)鐘低功耗控制電路，其特征在于包括與CPU位于同一片上系統(tǒng)且與所述CPU通過(guò)串行接ロ連接的一 RTC，以及分別連接CPU和所述RTC的電源模塊。
2.根據(jù)權(quán)利要求I所述的片上系統(tǒng)實(shí)現(xiàn)的實(shí)時(shí)時(shí)鐘低功耗控制電路，其特征在于所述連接CPU和RTC的電源模塊為同一模塊。
3.根據(jù)權(quán)利要求I所述的片上系統(tǒng)實(shí)現(xiàn)的實(shí)時(shí)時(shí)鐘低功耗控制電路，其特征在于所述連接RTC的電源模塊為ー RTC電池。
4.根據(jù)權(quán)利要求3所述的片上系統(tǒng)實(shí)現(xiàn)的實(shí)時(shí)時(shí)鐘低功耗控制電路，其特征在于連接所述RTC和CPU之間的電源模塊為ー單向開(kāi)關(guān)，所述單向開(kāi)關(guān)由第一 PMOS管、第二 PMOS管、第三PMOS管、限流電阻RSl及限流電阻RS2組成，限流電阻RSl和限流電阻RS2分別連接第一 PMOS管的源極和漏扱，限流電阻RSl和限流電阻RS2的另一端分別連接所述CPU和RTC的電源模塊，第一 PMOS管的柵極連接限流電阻RS2和所述RTC的電源模塊，第二 PMOS管的源極連接限流電阻RSl，第二 PMOS管的漏極連接第三PMOS管的源極，第二 PMOS管的柵極連接所述RTC的電源模塊和限流電阻RS2，第三PMOS管的漏極連接限流電阻RS2，第三PMOS管的柵極連接所述CPU的電源模塊和限流電阻RSl。
5.根據(jù)權(quán)利要求I所述的片上系統(tǒng)實(shí)現(xiàn)的實(shí)時(shí)時(shí)鐘低功耗控制電路，其特征在于進(jìn)一歩包括所述RTC上的一喚醒引腳，一開(kāi)機(jī)模塊和第四PMOS管，所述開(kāi)機(jī)模塊包括ー開(kāi)機(jī)按鍵，一 NPN管和兩個(gè)電阻Rl、R2，所述開(kāi)機(jī)按鍵與所述連接CPU和所述RTC的電源模塊和電阻R2相連，電阻R2還與所述NPN管的基極相連，電阻Rl與所述NPN管的集電極和所述連接CPU和所述RTC的電源模塊相連，所述第四PMOS管的柵極與所述NPN管的集電極連接，第四PMOS管還與所述連接CPU和所述RTC的電源模塊和片上系統(tǒng)連接。
6.根據(jù)權(quán)利要求I所述的片上系統(tǒng)實(shí)現(xiàn)的實(shí)時(shí)時(shí)鐘低功耗控制電路，其特征在于進(jìn)一歩包括所述RTC上的一喚醒引腳、ー開(kāi)機(jī)模塊和第五PMOS管，所述開(kāi)機(jī)模塊包括ー開(kāi)機(jī)按鍵、一 NPN管和兩個(gè)電阻R3、R4，所述開(kāi)機(jī)按鍵一端接地，另一端與電阻R4連接，電阻R3與所述連接CPU和所述RTC的電源模塊相連，電阻R3、R4與所述NPN管的集電極相連，所述NPN管發(fā)射極接地，所述NPN管基極與所述喚醒引腳相連，所述第五PMOS管柵極與所述NPN管的集電極連接，所述PMOS管還與所述連接CPU和所述RTC的電源模塊和片上系統(tǒng)連接。
7.根據(jù)權(quán)利要求5或6所述的片上系統(tǒng)實(shí)現(xiàn)的實(shí)時(shí)時(shí)鐘低功耗控制電路，其特征在于所述RTC進(jìn)ー步包括接ロ寄存器、內(nèi)部寄存器、通用RAM、RTC狀態(tài)機(jī)、32位定時(shí)器和4位分頻器，當(dāng)CPU處理完任務(wù)，設(shè)定所述RTC的定時(shí)鬧鐘，將需要保存的數(shù)據(jù)保存在所述通用RAM內(nèi)；當(dāng)設(shè)定的時(shí)間到達(dá)，所述RTC產(chǎn)生鬧鐘信號(hào)，通過(guò)所述喚醒引腳輸出高電平打開(kāi)所述NPN管，所述NPN管打開(kāi)所述PMOS管，系統(tǒng)上電。
8.根據(jù)權(quán)利要求5或6所述的片上系統(tǒng)實(shí)現(xiàn)的實(shí)時(shí)時(shí)鐘低功耗控制電路，其特征在于所述喚醒引腳由第六PMOS管、一弱下拉電阻和一串聯(lián)電阻組成的喚醒引腳驅(qū)動(dòng)器驅(qū)動(dòng)。
全文摘要
本發(fā)明涉及一種片上系統(tǒng)實(shí)現(xiàn)的低功耗實(shí)時(shí)時(shí)鐘控制電路，該實(shí)時(shí)時(shí)鐘控制電路包括與CPU位于同一片上系統(tǒng)且與CPU通過(guò)串行接口連接的一RTC，以及分別連接CPU和RTC的電源模塊，相比CPU和單獨(dú)搭配一顆RTC，極大的降低了功耗。進(jìn)一步的，本發(fā)明實(shí)時(shí)時(shí)鐘控制電路還包括一開(kāi)機(jī)模塊、RTC的喚醒引腳和與連接在片上系統(tǒng)、開(kāi)機(jī)模塊和系統(tǒng)電源間的PMOS管，控制整個(gè)片上系統(tǒng)的定時(shí)運(yùn)行和在需要的時(shí)候運(yùn)行，進(jìn)一步降低了系統(tǒng)功耗。
文檔編號(hào)G06F1/32GK102692948SQ20121015952
公開(kāi)日2012年9月26日 申請(qǐng)日期2012年5月21日 優(yōu)先權(quán)日2012年5月21日
發(fā)明者張啟明, 羅廣君, 陳春平 申請(qǐng)人:珠海市杰理科技有限公司