專利名稱：Sata接口的初始化階段后調(diào)整傳輸速度的方法及裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種調(diào)整傳輸速度的方法，特別是有關(guān)于一種在串行先進技術(shù)附加裝置 Gerial Advanced Technology Attachment, SATA)接口 的初始化階段 (initialization)后調(diào)整傳輸速度的方法及裝置。
背景技術(shù)：
請參考圖1。圖1為說明在現(xiàn)有技術(shù)中，一 SATA連結(jié)裝置LD與一 SATA配對連結(jié)裝置LP于SATA接口的初始化階段時設(shè)定傳輸速度的示意圖。在圖1中，SATA連結(jié)裝置LD為主控端(Host)，而SATA配對連結(jié)裝置LP為裝置端(Device)。C0MRESET、 C0MINIT、以及C0MWEAK皆為SATA接口所定義的帶外信號(Out of Band，00B)。一般而言， SATA接口的傳輸速度可為150MHz、75MHz或37. 5MHz。然而，當SATA裝置在傳送帶外信號時，會以較低的37. 5MHz為傳輸速度來傳輸。ALIGN為SATA接口所定義的對齊基層指令 (primitivecommand)。在SATA接口的初始化階段時，首先，SATA連結(jié)裝置LD傳送帶外信號 C0MRESET以表示要重置SATA接口，SATA配對連結(jié)裝置LP回復帶外信號C0MINIT以確認要重置SATA界面。SATA連結(jié)裝置LD與SATA配對連結(jié)裝置LP互相傳送帶外信號C0MWEAK。 接著，SATA連結(jié)裝置LD與SATA配對連結(jié)裝置LP開始執(zhí)行一對齊(alignment)程序。舉例而言，在對齊程序中，SATA連結(jié)裝置LD會以其支持的最高傳輸速度傳送多個對齊基層指令A(yù)LIGN，而SATA配對連結(jié)裝置LP也會以其支持的最高傳輸速度傳送多個對齊基層指令 ALIGN。設(shè)此時SATA連結(jié)裝置LD與SATA配對連結(jié)裝置LP以相同的傳輸速度(舉例而言， 150MHz)運行，則SATA連結(jié)裝置LD可接受到M個對齊基層指令A(yù)LIGN，且SATA配對連結(jié)裝置LP可接受到N個對齊基層指令A(yù)LIGN。當M與N皆大于等于一臨界數(shù)目NUMth時，也就是說，當SATA連結(jié)裝置LD與SATA配對連結(jié)裝置LP皆成功地接受到NUMth個以上的對齊基層指令A(yù)LIGN時，表示對齊程序完成。如此，SATA連結(jié)裝置LD與SATA配對連結(jié)裝置LP進入待機模式(IDLE mode)，且SATA連結(jié)裝置LD與SATA配對連結(jié)裝置LP可以對齊程序中的傳輸速度(如150MHz)互相傳送數(shù)據(jù)。更進一步地說，若SATA連結(jié)裝置LD可支持的傳輸速度為150MHz、75MHz與 37. 5MHz，SATA配對連結(jié)裝置LP可支持的傳輸速度為75MHz與37. 5MHz，則于對齊程序中， SATA連結(jié)裝置LD會以其最高傳輸速度150MHz來傳送對齊基層指令A(yù)LIGN，且SATA配對連結(jié)裝置LP會以其最高傳輸速度75MHz來傳送對齊基層指令A(yù)LIGN。此時，由于SATA連結(jié)裝置LD與SATA配對連結(jié)裝置LP運行在不同的傳輸速度，因此SATA連結(jié)裝置LD與SATA配對連結(jié)裝置LP無法接受到對方所傳送的對齊基層指令A(yù)LIGN。也就是說，SATA連結(jié)裝置LD 與SATA配對連結(jié)裝置LP無法完成對齊程序。如此，SATA連結(jié)裝置LD與SATA配對連結(jié)裝置LP皆會降低傳輸速度，并再次執(zhí)行對齊程序。此時，SATA連結(jié)裝置LD會先將傳輸速度降低為75MHz，而SATA配對連結(jié)裝置LP將傳輸速度降低為37. 5MHz。由于SATA連結(jié)裝置 LD與SATA配對連結(jié)裝置LP仍運行于不同的傳輸速度，因此SATA連結(jié)裝置LD與SATA配對連結(jié)裝置LP無法完成對齊程序。此時，SATA連結(jié)裝置LD會將傳輸速度降低為37. 5MHz。SATA配對連結(jié)裝置LP已經(jīng)運行于最低的傳輸速度，因此SATA配對連結(jié)裝置LP仍傳輸速度為37. 5MHz。如此一來，SATA連結(jié)裝置LD與SATA配對連結(jié)裝置LP運行于相同的傳輸速度 (37. 5MHz)，因此，SATA連結(jié)裝置LD與SATA配對連結(jié)裝置LP可完成對齊程序，并進入待機模式。由上述的說明可知，雖然SATA連結(jié)裝置LD與SATA配對連結(jié)裝置LP皆可以傳輸速度75MHz運行，然而借由上述SATA接口的初始化階段的設(shè)定傳輸速度的方法，SATA連結(jié)裝置LD與SATA配對連結(jié)裝置LP卻會以最低的傳輸速度(37. 5MHz)來傳送數(shù)據(jù)。更進一步地說，只要SATA連結(jié)裝置LD與SATA配對連結(jié)裝置LP所支持的最高的傳輸速度不同，SATA 連結(jié)裝置LD與SATA配對連結(jié)裝置LP會以最低的傳輸速度(37. 5MHz)來傳輸數(shù)據(jù)。換句話說，SATA連結(jié)裝置LD與SATA配對連結(jié)裝置LP無法以最有效率的傳輸速度來傳輸數(shù)據(jù)。 此外，在現(xiàn)有技術(shù)中，于SATA接口的初始化階段后，SATA連結(jié)裝置LD與SATA配對連結(jié)裝置LP僅能以固定的傳輸速度來傳送數(shù)據(jù)。也就是說，于初始化階段后，使用者無法借由降低SATA接口的傳輸速度以節(jié)省電能，或是借由提高SATA接口的傳輸速度以節(jié)省時間，帶給使用者很大的不便。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種串行先進技術(shù)附加裝置(Serial AdvancedTechnology Attachment, SATA)接口的初始化階段后調(diào)整傳輸速度的方法及裝置。為實現(xiàn)本發(fā)明的目的而提供一種SATA接口的初始化階段后調(diào)整傳輸速度的方法，該方法包含一 SATA連結(jié)裝置傳送一第一預(yù)設(shè)基層指令(primitivecommand)至一 SATA 配對連結(jié)裝置，以詢問是否可將該SATA連結(jié)裝置的一第一傳輸速度從一第一速度調(diào)整成一第二速度、該SATA配對連結(jié)裝置根據(jù)該第一預(yù)設(shè)基層指令，以一第二預(yù)設(shè)基層指令，回復該SATA連結(jié)裝置，以及該SATA連結(jié)裝置與該SATA配對連結(jié)裝置根據(jù)該第二預(yù)設(shè)基層指令，分別調(diào)整該SATA連結(jié)裝置的該第一傳輸速度與該SATA配對連結(jié)裝置的一第二傳輸速度。該SATA連結(jié)裝置與該SATA配對連結(jié)裝置根據(jù)該第二預(yù)設(shè)基層指令，分別調(diào)整該 SATA連結(jié)裝置的該第一傳輸速度與該SATA配對連結(jié)裝置的該第二傳輸速度包含當該第二預(yù)設(shè)基層指令表示接受時，該SATA連結(jié)裝置調(diào)整該SATA連結(jié)裝置的該第一傳輸速度為該第二速度，且該SATA配對連結(jié)裝置調(diào)整該SATA配對連結(jié)裝置的該第二傳輸速度為該第二速度；以及當該第二預(yù)設(shè)基層指令表示拒絕時，該SATA連結(jié)裝置維持該SATA連結(jié)裝置的該第一傳輸速度為該第一速度，且該SATA配對連結(jié)裝置維持該SATA配對連結(jié)裝置的該第二傳輸速度為該第一速度。當該第二預(yù)設(shè)基層指令表示接受時，該SATA連結(jié)裝置調(diào)整該SATA連結(jié)裝置的該第一傳輸速度為該第二速度，且該SATA配對連結(jié)裝置調(diào)整該SATA配對連結(jié)裝置的該第二傳輸速度為該第二速度包含該SATA連結(jié)裝置與該SATA配對連結(jié)裝置以該第二速度互相傳送多個第三預(yù)設(shè)基層指令，以使該SATA連結(jié)裝置與該SATA配對連結(jié)裝置完成一對齊程序；以及
于該對齊程序后，該SATA連結(jié)裝置與該SATA配對連結(jié)裝置進入一待機模式。該多個第三預(yù)設(shè)基層指令為SATA接口中的對齊基層指令。該SATA連結(jié)裝置與該SATA配對連結(jié)裝置以該第二速度互相傳送多個第三預(yù)設(shè)基層指令，以使該SATA連結(jié)裝置與該SATA配對連結(jié)裝置完成該對齊程序包含于該對齊程序中，該SATA連結(jié)裝置接收到M個該SATA配對連結(jié)裝置所傳送的第三預(yù)設(shè)基層指令；于該對齊程序中，該SATA配對連結(jié)裝置接收到N個該SATA連結(jié)裝置所傳送的第三預(yù)設(shè)基層指令；以及當M與N皆大于或等于一臨界數(shù)目時，表示該對齊程序完成；其中M、N為整數(shù)。于該對齊程序中，該SATA連結(jié)裝置接收到該M個該SATA配對連結(jié)裝置所傳送的第三預(yù)設(shè)基層指令包含該SATA連結(jié)裝置根據(jù)該M個該SATA配對連結(jié)裝置所傳送的第三預(yù)設(shè)基層指令， 以得到一第一數(shù)據(jù)讀取位準；其中該第一數(shù)據(jù)讀取位準用來指示該SATA配對連結(jié)裝置于傳送數(shù)據(jù)時的一第一起始位；其中于該對齊程序后，當該SATA連結(jié)裝置接收到該SATA配對連結(jié)裝置所傳送的數(shù)據(jù)時，該SATA連結(jié)裝置根據(jù)該第一起始位，以讀取該SATA配對連結(jié)裝置所傳送的數(shù)據(jù)。于該對齊程序中，該SATA配對連結(jié)裝置接收到該N個該SATA連結(jié)裝置所傳送的第三預(yù)設(shè)基層指令包含該SATA配對連結(jié)裝置根據(jù)該N個該SATA連結(jié)裝置所傳送的第三預(yù)設(shè)基層指令， 以得到一第二數(shù)據(jù)讀取位準；其中該第二數(shù)據(jù)讀取位準用來指示該SATA連結(jié)裝置于傳送數(shù)據(jù)時的一第二起始位；其中于該對齊程序后，當該SATA配對連結(jié)裝置接收到該SATA連結(jié)裝置所傳送的數(shù)據(jù)時，該SATA配對連結(jié)裝置根據(jù)該第二起始位，以讀取該SATA連結(jié)裝置所傳送的數(shù)據(jù)。當該SATA連結(jié)裝置傳送該第一預(yù)設(shè)基層指令時，該SATA連結(jié)裝置與該SATA配對連結(jié)裝置皆處于一待機模式。該第一預(yù)設(shè)基層指令為SATA接口中的對齊基層指令、持續(xù)基層指令，或是保持基層指令。該第一速度為150MHz、75MHz，或是37. 5MHz ；該第二速度為150MHz、75MHz，或是 37. 5MHz。為實現(xiàn)本發(fā)明的目的還提供一種串行先進技術(shù)附加裝置(SATA)接口的初始化階段后調(diào)整傳輸速度的裝置。該裝置包含一 SATA連結(jié)裝置，以及一 SATA配對連結(jié)裝置。該 SATA連結(jié)裝置包含一第一實體層裝置，以及一第一數(shù)據(jù)鏈路層裝置。該第一實體層裝置用來以一第一傳輸速度傳送與接收數(shù)據(jù)。該第一數(shù)據(jù)鏈路層裝置用來透過該第一實體層裝置傳送一第一預(yù)設(shè)基層指令，以詢問是否可將該第一實體層裝置的該第一傳輸速度從一第一速度調(diào)整成一第二速度。該SATA配對連結(jié)裝置包含一第二實體層裝置，以及一第二數(shù)據(jù)鏈路層裝置。該第二實體層裝置用來以一第二傳輸速度傳送與接收數(shù)據(jù)。該第二數(shù)據(jù)鏈路層裝置用來透過該第二實體層裝置傳送一第二預(yù)設(shè)基層指令。當該SATA連結(jié)裝置的該第一數(shù)據(jù)鏈路層裝置傳送該第一預(yù)設(shè)基層指令至該SATA配對連結(jié)裝置的該第二數(shù)據(jù)鏈路層裝置時，該SATA配對連結(jié)裝置的該第二數(shù)據(jù)鏈路層裝置以該第二預(yù)設(shè)基層指令，回復該SATA 連結(jié)裝置。當該第二預(yù)設(shè)基層指令表示接受時，該SATA連結(jié)裝置的該第一實體層裝置調(diào)整該第一傳輸速度為該第二速度，且該SATA配對連結(jié)裝置的該第二實體層裝置調(diào)整該第二傳輸速度為該第二速度。當該第二預(yù)設(shè)基層指令表示拒絕時，該SATA連結(jié)裝置的該第一實體層裝置維持該第一傳輸速度為該第一速度，且該SATA配對連結(jié)裝置的第二實體層裝置維持該第二傳輸速度為該第一速度。當該第二預(yù)設(shè)基層指令表示接受時，該SATA連結(jié)裝置與該SATA配對連結(jié)裝置執(zhí)行一對齊程序；于該對齊程序中，該SATA連結(jié)裝置的該第一數(shù)據(jù)鏈路層裝置與該SATA配對連結(jié)裝置的該第二數(shù)據(jù)鏈路層裝置分別透過該第一實體層裝置與該第二實體層裝置以該第二速度互相傳送多個第三預(yù)設(shè)基層指令。該多個第三預(yù)設(shè)基層指令為SATA接口中的對齊基層指令。于該對齊程序后，該SATA連結(jié)裝置與該SATA配對連結(jié)裝置皆進入一待機模式。于該對齊程序中，該SATA連結(jié)裝置的該第一數(shù)據(jù)鏈路層裝置接收到M個該SATA 配對連結(jié)裝置所傳送的第三預(yù)設(shè)基層指令，該SATA配對連結(jié)裝置的該第二數(shù)據(jù)鏈路層裝置接收到N個該SATA連結(jié)裝置所傳送的第三預(yù)設(shè)基層指令；當M與N皆大于或等于一臨界數(shù)目，表示該SATA連結(jié)裝置與該SATA配對連結(jié)裝置完成該對齊程序；其中M、N為整數(shù)。該SATA連結(jié)裝置的該第一數(shù)據(jù)鏈路層裝置根據(jù)該M個該SATA配對連結(jié)裝置所傳送的第三預(yù)設(shè)基層指令，以得到一第一數(shù)據(jù)讀取位準；該第一數(shù)據(jù)讀取位準用來指示該 SATA配對連結(jié)裝置于傳送數(shù)據(jù)時的一第一起始位；其中于該對齊程序后，當該SATA連結(jié)裝置接收到該SATA配對連結(jié)裝置所傳送的數(shù)據(jù)時，該SATA連結(jié)裝置的該第一數(shù)據(jù)鏈路層裝置根據(jù)該第一起始位，以讀取該SATA配對連結(jié)裝置所傳送的數(shù)據(jù)。該SATA配對連結(jié)裝置的該第二數(shù)據(jù)鏈路層裝置根據(jù)該N個該SATA連結(jié)裝置所傳送的第三預(yù)設(shè)基層指令，以得到一第二數(shù)據(jù)讀取位準；該第二數(shù)據(jù)讀取位準用來指示該 SATA連結(jié)裝置于傳送數(shù)據(jù)時的一第二起始位；其中于該對齊程序后，當該SATA配對連結(jié)裝置接收到該SATA連結(jié)裝置所傳送的數(shù)據(jù)時，該SATA配對連結(jié)裝置的該第二數(shù)據(jù)鏈路層裝置根據(jù)該第二數(shù)據(jù)讀取位準，以讀取該SATA連結(jié)裝置所傳送的數(shù)據(jù)。當該SATA連結(jié)裝置的該第一數(shù)據(jù)鏈路層裝置傳送該第一預(yù)設(shè)基層指令時，該 SATA連結(jié)裝置與該SATA配對連結(jié)裝置皆處于一待機模式。該第一預(yù)設(shè)基層指令為SATA接口中的對齊基層指令、持續(xù)基層指令，或是保持基層指令。該第一速度為150MHz、75MHz，或是37. 5MHz ；該第二速度為150MHz、75MHz，或是 37. 5MHz。以下結(jié)合附圖和具體實施例對本發(fā)明進行詳細描述，但不作為對本發(fā)明的限定。


圖1為說明在現(xiàn)有技術(shù)中SATA連結(jié)裝置與SATA配對連結(jié)裝置于SATA接口的初始化階段時設(shè)定傳輸速度的示意圖；圖2與圖3為說明本發(fā)明在SATA接口的初始化階段后調(diào)整傳輸速度的方法的示
意圖；圖4與圖5為說明本發(fā)明的對齊程序的工作原理的示意圖； 圖6為說明本發(fā)明在SATA接口的初始化階段后調(diào)整傳輸速度的裝置的示意圖。 其中，附圖標記200方法210~230 步驟600 裝置610、LDSATA連結(jié)裝置611、621實體層裝置611、622數(shù)據(jù)鏈路層裝置620、LP SATA接口配對連結(jié)裝置ALIGN、COND、HOLD、R_OKSATA借口的基層指令BITSTREAM1、BITSTREAM2 比特流BITST1、BITST2 起始位CMDPR1~CMDPR3 預(yù)設(shè)基層指令 COMRESET、COMINIT、COMWEAK 帶外信號SPD1、SPD2 速度
具體實施例方式請參考圖2與圖3。圖2與圖3為說明本發(fā)明的在SATA接口的初始化階段后調(diào)整傳輸速度的方法200的示意圖。在圖2與圖3中，設(shè)SATA連結(jié)裝置LD與SATA配對連結(jié)裝置LD己經(jīng)進行過初始化階段的對齊程序。SATA連結(jié)裝置LD的傳輸速度SPD111與SATA配對連結(jié)裝置LD的傳輸速度SPDuj皆為速度SPD1 (SPD1可為150MHz、75MHz，或是37. 5MHz)，且 SATA連結(jié)裝置LD與SATA配對連結(jié)裝置LD皆處于待機模式。方法200的步驟說明如下步驟210 =SATA連結(jié)裝置LD傳送一預(yù)設(shè)基層指令CMDpki至SATA配對連結(jié)裝置LP， 以詢問是否可將SATA連結(jié)裝置LD的傳輸速度SPDlp從速度SPD1調(diào)整為速度SPD2 ；步驟220 :SATA配對連結(jié)裝置LP根據(jù)預(yù)設(shè)基層指令CMDpki,以預(yù)設(shè)基層指令CMDpk2, 回復SATA連結(jié)裝置LD ；步驟230 =SATA連結(jié)裝置LD與SATA配對連結(jié)裝置LP根據(jù)預(yù)設(shè)基層指令CMDpk2,分別調(diào)整SATA連結(jié)裝置LD的傳輸速度SPDld與SATA配對連結(jié)裝置LP的傳輸速度SPDLP。在步驟210中，由于在SATA接口的協(xié)議中，當SATA連結(jié)裝置LD與SATA配對連結(jié)裝置LD處于待機模式時，SATA連結(jié)裝置LD與SATA配對連結(jié)裝置LD不會使用SATA接口的對齊基層指令(ALIGN)、持續(xù)基層指令(CONT)，或是保持基層指令(HOLD)，因此本發(fā)明的方法200，可利用對齊基層指令、持續(xù)基層指令與保持基層指令作為預(yù)設(shè)基層指令CMDPK1，以使 SATA連結(jié)裝置LD于待機模式時可詢問是否可將SATA連結(jié)裝置LD的傳輸速度SPDuj從速度SPD1調(diào)整為速度SPD2。舉例而言，當SATA連結(jié)裝置LD傳送對齊基層指令，表示SATA連結(jié)裝置LD詢問是否可將SATA連結(jié)裝置LD的傳輸速度SPDuj從速度SPD1調(diào)整為150MHz (也就是說，速度SPD2為150MHz)；當SATA連結(jié)裝置LD傳送對齊基層指令，表示SATA連結(jié)裝置 LD詢問是否可將SATA連結(jié)裝置LD的傳輸速度SPDuj從速度SPD1調(diào)整為75MHz (也就是說， 速度SPD2為75MHz)；當SATA連結(jié)裝置LD傳送保持基層指令，表示SATA連結(jié)裝置LD詢問是否可將SATA連結(jié)裝置LD的傳輸速度SPDuj從速度SPD1調(diào)整為37. 5MHz (也就是說，速度 SPD2 為 37. 5MHz)。在步驟220中，SATA配對連結(jié)裝置LP根據(jù)預(yù)設(shè)基層指令CMDPK1，以預(yù)設(shè)基層指令 CMDpe2,回復SATA連結(jié)裝置LD。當預(yù)設(shè)基層指令CMDpk2表示“接受”時(舉例而言，預(yù)設(shè)基層指令CMDpk2為SATA界面中的接受基層指令R_0K)，表示SATA配對連結(jié)裝置LP接受將傳輸速度從SPD1調(diào)整為SPD2 ；當預(yù)設(shè)基層指令CMDpk2表示“拒絕”時(舉例而言，預(yù)設(shè)基層指令CMDpk2為SATA界面中的接受基層指令R_ERR0R)，表示SATA配對連結(jié)裝置LP拒絕將傳輸速度從SPD1調(diào)整為SPD2。在步驟230中，SATA連結(jié)裝置LD與SATA配對連結(jié)裝置LP根據(jù)預(yù)設(shè)基層指令 CMDpe2,以調(diào)整SATA連結(jié)裝置LD的傳輸速度SPD111與SATA配對連結(jié)裝置LP的傳輸速度 SPDlpo更明確地說，當預(yù)設(shè)基層指令CMDpk2表示“拒絕”時，SATA連結(jié)裝置LD維持SATA連結(jié)裝置LD的傳輸速度SPDld為速度SPD1,且SATA配對連結(jié)裝置LP維持SATA配對連結(jié)裝置 LP的傳輸速度SPDuj為速度SPDp當預(yù)設(shè)基層指令CMDpk2表示“接受”時，SATA連結(jié)裝置LD 調(diào)整傳輸速度SPDld成速度SPD2,且SATA配對連結(jié)裝置LP調(diào)整傳輸速度SPD111成速度SPD2。請參考圖3，圖3為說明當預(yù)設(shè)基層指令CMDpk2表示“接受”時SATA連結(jié)裝置LD 與SATA配對連結(jié)裝置LP調(diào)整傳輸速度的示意圖。為了將傳輸速度調(diào)整為SPD2, SATA連結(jié)裝置LD與SATA配對連結(jié)裝置LP會以速度SPD2互相傳送多個預(yù)設(shè)基層指令CMDpk3,以使 SATA連結(jié)裝置LD與SATA配對連結(jié)裝置LP完成一對齊程序，其中預(yù)設(shè)基層指令CMDpk3可為SATA接口的對齊基層指令(ALIGN)。此時，SATA連結(jié)裝置LD接受到M個預(yù)設(shè)基層指令 CMDpe3 (如對齊基層指令A(yù)LIGN)，且SATA配對連結(jié)裝置LP接受到N個預(yù)設(shè)基層指令CMDPK3。 當M與N皆大于等于一臨界數(shù)目NUMth時，也就是說，當SATA連結(jié)裝置LD與SATA配對連結(jié)裝置LP皆成功地接受到臨界數(shù)目NUMth個以上的預(yù)設(shè)基層指令CMDpk3時，表示對齊程序完成。如此，SATA連結(jié)裝置LD與SATA配對連結(jié)裝置LP進入待機模式，且SATA連結(jié)裝置LD 與SATA配對連結(jié)裝置LP可以傳輸速度SPD2互相傳送數(shù)據(jù)。請參考圖4與圖5。圖4與圖5為更進一步說明對齊程序的工作原理的示意圖。 如圖4所示，于對齊程序中，當SATA連結(jié)裝置LD接收SATA配對連結(jié)裝置LP所傳送的預(yù)設(shè)基層指令CMDpk3時，SATA連結(jié)裝置LD實際上所接收到的是一比特流BITSTREAMlt5也就是說，SATA連結(jié)裝置LD必須從BITSTREAM1辨識出預(yù)設(shè)基層指令CMDPK3。預(yù)設(shè)基層指令CMDPK3 的內(nèi)容為已知。舉例而言，預(yù)設(shè)基層指令CMDpk3可為32位，且為了方便說明，假設(shè)預(yù)設(shè)基層指令CMDpk3的內(nèi)容由連續(xù)的16個邏輯“1”與連續(xù)16個邏輯“0”所組成。如此，SATA連結(jié)裝置LD可根據(jù)預(yù)設(shè)基層指令CMDpk3的內(nèi)容，以辨識出在比特流BITSTREAM1中的預(yù)設(shè)基層指令CMDPK3。當SATA連結(jié)裝置LD從比特流BITSTREAM1辨識出臨界數(shù)目NUMth個以上的預(yù)設(shè)基層指令CMDpk3時，SATA連結(jié)裝置LD根據(jù)所辨識出的M個預(yù)設(shè)基層指令CMDpk3,以得到一第一數(shù)據(jù)讀取位準。第一數(shù)據(jù)讀取位準用來指示SATA配對連結(jié)裝置LP于傳送數(shù)據(jù)時的一起始位(beginning bit)BITsn。舉例而言，在圖4中，每個預(yù)設(shè)基層指令CMDpk3的第一位即為起始位BITST1。因此，于對齊程序后，當SATA連結(jié)裝置LD接收到SATA配對連結(jié)裝置LP所傳送的數(shù)據(jù)時，SATA連結(jié)裝置LD即可根據(jù)起始位BITsn (的位置)，以將SATA配對連結(jié)裝置LP所傳送的比特流切割成每32位為一組的數(shù)據(jù)。如此，SATA連結(jié)裝置LD可根據(jù)起始位BITsn，以讀取SATA配對連結(jié)裝置LP所傳送的數(shù)據(jù)。同理，如圖5所示，于對齊程序中， 當SATA配對連結(jié)裝置LP接收SATA連結(jié)裝置LD所傳送的預(yù)設(shè)基層指令CMDpk3時，SATA連結(jié)裝置LD實際上所接收到的是一比特流BITSTREAM2。此時，SATA配對連結(jié)裝置LP可根據(jù)所辨識出的N個預(yù)設(shè)基層指令CMDpk3,以得到一第二數(shù)據(jù)讀取位準。第二數(shù)據(jù)讀取位準用來指示SATA連結(jié)裝置LD于傳送數(shù)據(jù)時的一起始位(beginning bit)BITST2。因此，于對齊程序后，當SATA配對連結(jié)裝置LP接收到SATA連結(jié)裝置LD所傳送的數(shù)據(jù)時，SATA配對連結(jié)裝置LP根據(jù)起始位BITst2 (的位置)，以讀取SATA連結(jié)裝置LD所傳送的數(shù)據(jù)。
綜上所述，根據(jù)本發(fā)明所提供的方法200，于SATA接口的初始化階段后，SATA連結(jié)裝置LD可借由傳送預(yù)設(shè)基層指令CMDpki，以詢問SATA配對連結(jié)裝置LP是否可將SATA連結(jié)裝置LD的傳輸速度SPDlp從速度SPD1調(diào)整成為速度SPD2。SATA配對連結(jié)裝置LP可借由預(yù)設(shè)基層指令CMDpk2,以回復SATA連結(jié)裝置LD。當預(yù)設(shè)基層指令CMDpk2表示接收時，SATA連結(jié)裝置LD與SATA配對連結(jié)裝置LP分別調(diào)整SATA連結(jié)裝置LD的傳輸速度SPD111與SATA 配對連結(jié)裝置LP的傳輸速度SPDlP，且SATA連結(jié)裝置LD與SATA配對連結(jié)裝置LP借由互相傳送預(yù)設(shè)基層指令CMDpk3,以完成對齊程序。如此一來，即使于SATA接口的初始化階段后， 使用者仍可借由降低SATA接口的傳輸速度以節(jié)省電能，或是借由提高SATA接口的傳輸速度以節(jié)省傳輸時間。此外，即使SATA連結(jié)裝置LD與SATA配對連結(jié)裝置LP所支持的最高的傳輸速度不同，根據(jù)本發(fā)明的方法，SATA連結(jié)裝置LD與SATA配對連結(jié)裝置LP的傳輸速度仍可調(diào)整成為最有效率的傳輸速度。舉例而言，SATA連結(jié)裝置LD可支持的傳輸速度為 150MHz,75MHz與37. 5MHz, SATA配對連結(jié)裝置LP可支持的傳輸速度為75MHz與37. 5MHz。 于初始化階段后，SATA連結(jié)裝置LD可傳送預(yù)設(shè)基層指令CMDpki,以詢問SATA配對連結(jié)裝置LP是否可將SATA連結(jié)裝置LD的傳輸速度SPDlp從速度SPD1 (37. 5MHz)調(diào)整成為速度 SPD2 (75MHz)。如此一來，當SATA連結(jié)裝置LD與SATA配對連結(jié)裝置LP完成對齊程序后， 即可以75MHz的傳輸速度來傳送數(shù)據(jù)。請參考圖6。圖6為說明本發(fā)明的串行先進技術(shù)附加裝置(SATA)接口的初始化階段后調(diào)整傳輸速度的裝置600的示意圖。裝置600包含一 SATA連結(jié)裝置610，以及一 SATA 配對連結(jié)裝置620。SATA連結(jié)裝置610包含一實體層(physical layer)裝置611，以及一數(shù)據(jù)鏈路層(data link layer)裝置612。實體層裝置611用來以傳輸速度SPDui傳送與接收數(shù)據(jù)。數(shù)據(jù)鏈路層裝置612用來透過實體層裝置611傳送預(yù)設(shè)基層指令CMDpki,以詢問是否可將實體層裝置611的傳輸速度SPDld從速度SPD1調(diào)整成速度SPD2。SATA配對連結(jié)裝置620包含一實體層裝置621，以及一數(shù)據(jù)鏈路層裝置622。實體層裝置621用來以傳輸速度SPDuj傳送與接收數(shù)據(jù)。數(shù)據(jù)鏈路層裝置622用來透過實體層裝置621傳送預(yù)設(shè)基層指令 CMDra2。更明確地說，當SATA連結(jié)裝置610與SATA配對連結(jié)裝置620皆處于待機模式時， SATA連結(jié)裝置610的數(shù)據(jù)鏈路層裝置612可傳送預(yù)設(shè)基層指令CMDPK1。預(yù)設(shè)基層指令CMDpki 可為SATA接口中的對齊基層指令、持續(xù)基層指令與保持基層指令。舉例而言，當數(shù)據(jù)鏈路層612傳送對齊基層指令時，表示數(shù)據(jù)鏈路層612詢問是否可將實體層裝置611的傳輸速度SPDuj從速度SPD1調(diào)整為150MHz (也就是說，速度SP&為150MHz)；當數(shù)據(jù)鏈路層612傳送對齊基層指令時，表示數(shù)據(jù)鏈路層612詢問是否可將實體層裝置611的傳輸速度SPDujW 速度SPD1調(diào)整為75MHz (也就是說，速度SPD2為75MHz)；當數(shù)據(jù)鏈路層612傳送保持基層指令，表示SATA連結(jié)裝置LD詢問是否可將實體層裝置611的傳輸速度SPDuj從速度SPD1 調(diào)整為37. 5MHz (也就是說，速度SPD2為37. 5MHz)。當SATA連結(jié)裝置610的數(shù)據(jù)鏈路層裝置612傳送預(yù)設(shè)基層指令CMDpki至SATA配對連結(jié)裝置620的數(shù)據(jù)鏈路層裝置622時，SATA 配對連結(jié)裝置620的數(shù)據(jù)鏈路層裝置622以預(yù)設(shè)基層指令CMDpk2,回復SATA連結(jié)裝置610。 舉例而言，當預(yù)設(shè)基層指令CMDpk2表示“接受”時，該SATA連結(jié)裝置610的實體層裝置611 調(diào)整傳輸速度SPD111為速度SPD2,且SATA配對連結(jié)裝置620的實體層裝置621也調(diào)整傳輸速度SPDlp為速度SPD2 ；反之，當預(yù)設(shè)基層指令CMDpk2表示“拒絕”時，SATA連結(jié)裝置610的實體層裝置611維持傳輸速度SPD111為速度SPD1,且SATA配對連結(jié)裝置620的實體層裝置 621維持傳輸速度SPDuj為速度SPD1。更進一步地說，當預(yù)設(shè)基層指令CMDpk2表示“接受”時，SATA連結(jié)裝置610與SATA 配對連結(jié)裝置620執(zhí)行一對齊程序。于對齊程序中，SATA連結(jié)裝置610的數(shù)據(jù)鏈路層裝置612與SATA配對連結(jié)裝置620的數(shù)據(jù)鏈路層622裝置分別透過實體層裝置611與實體層裝置621以速度SP&互相傳送多個預(yù)設(shè)基層指令CMDpk3 (其中預(yù)設(shè)基層指令CMDpk3可為 SATA接口中的對齊基層指令)。此時，SATA連結(jié)裝置610的數(shù)據(jù)鏈路層裝置612接收到M 個SATA配對連結(jié)裝置620所傳送的預(yù)設(shè)基層指令CMDpk3,且SATA配對連結(jié)裝置620的數(shù)據(jù)鏈路層裝置622接收到N個該SATA連結(jié)裝置610所傳送的預(yù)設(shè)基層指令CMDPK3。當M與N 皆大于或等于臨界數(shù)目NUMth時，則表示SATA連結(jié)裝置610與SATA配對連結(jié)裝置620完成對齊程序。當對齊程序完成后，SATA連結(jié)裝置610與SATA配對連結(jié)裝置620皆進入待機模式。此外，于對齊程序中，SATA連結(jié)裝置610的數(shù)據(jù)鏈路層裝置612根據(jù)M個SATA配對連結(jié)裝置620所傳送預(yù)設(shè)基層指令CMDpk3,以得到一第一數(shù)據(jù)讀取位準。第一數(shù)據(jù)讀取位準用來指示SATA配對連結(jié)裝置620于傳送數(shù)據(jù)時的起始位BITsn，其工作原理如圖4的說明所述，故不再贅述。如此一來，于對齊程序后，當SATA連結(jié)裝置610接收到SATA配對連結(jié)裝置620所傳送的數(shù)據(jù)時，SATA連結(jié)裝置610的數(shù)據(jù)鏈路層裝置612即可根據(jù)起始位 BITsn，以讀取SATA配對連結(jié)裝置620所傳送的數(shù)據(jù)。同理，于對齊程序中，SATA配對連結(jié)裝置620的數(shù)據(jù)鏈路層裝置622根據(jù)N個SATA連結(jié)裝置610所傳送預(yù)設(shè)基層指令CMDpk3, 以得到一第二數(shù)據(jù)讀取位準。第二數(shù)據(jù)讀取位準用來指示SATA連結(jié)裝置610于傳送數(shù)據(jù)時的起始位BITst2，其工作原理如圖5的說明所述，故不再贅述。如此一來，于對齊程序后， 當SATA配對連結(jié)裝置620接收到SATA連結(jié)裝置610所傳送的數(shù)據(jù)時，SATA配對連結(jié)裝置 620的數(shù)據(jù)鏈路層裝置622即可根據(jù)起始位BITst2，以讀取SATA連結(jié)裝置610所傳送的數(shù)據(jù)。綜上所述，本發(fā)明提供一種方法，可于SATA接口的初始化階段后調(diào)整傳輸速度。 根據(jù)本發(fā)明所提供的方法，SATA連結(jié)裝置可借由傳送一第一預(yù)設(shè)基層指令，以詢問SATA 配對連結(jié)裝置是否可將SATA連結(jié)裝置LD的第一傳輸速度從第一速度調(diào)整成為第二速度。 SATA配對連結(jié)裝置可借由第二預(yù)設(shè)基層指令，以回復SATA連結(jié)裝置。當?shù)诙A(yù)設(shè)基層指令表示接收時，SATA連結(jié)裝置與SATA配對連結(jié)裝置分別調(diào)整傳輸速度為第二速度，且SATA 連結(jié)裝置與SATA配對連結(jié)裝置借由互相傳送多個第三預(yù)設(shè)基層指令，以完成對齊程序。如此一來，即使于SATA接口的初始化階段后，使用者仍可借由降低SATA接口的傳輸速度以節(jié)省電能，或是借由提高SATA接口的傳輸速度以節(jié)省傳輸時間。此外，即使SATA連結(jié)裝置LD 與SATA配對連結(jié)裝置LP所支持的最高的傳輸速度不同，借由本發(fā)明的方法，SATA連結(jié)裝置LD與SATA配對連結(jié)裝置LP的傳輸速度于初始化階段后仍可調(diào)整成為最有效率的傳輸速度，帶給使用者更大的方便。 當然，本發(fā)明還可有其它多種實施例，在不背離本發(fā)明精神及其實質(zhì)的情況下，熟悉本領(lǐng)域的技術(shù)人員當可根據(jù)本發(fā)明作出各種相應(yīng)的改變和變形，但這些相應(yīng)的改變和變形都應(yīng)屬于本發(fā)明所附的權(quán)利要求的保護范圍。
權(quán)利要求
1.一種SATA接口的初始化階段后調(diào)整傳輸速度的方法，其特征在于，該方法包含一 SATA連結(jié)裝置傳送一第一預(yù)設(shè)基層指令至一 SATA配對連結(jié)裝置，以詢問是否可將該SATA連結(jié)裝置的一第一傳輸速度從一第一速度調(diào)整成一第二速度；該SATA配對連結(jié)裝置根據(jù)該第一預(yù)設(shè)基層指令，以一第二預(yù)設(shè)基層指令，回復該SATA 連結(jié)裝置；以及該SATA連結(jié)裝置與該SATA配對連結(jié)裝置根據(jù)該第二預(yù)設(shè)基層指令，分別調(diào)整該SATA 連結(jié)裝置的該第一傳輸速度與該SATA配對連結(jié)裝置的一第二傳輸速度。
2.根據(jù)權(quán)利要求1所述的SATA接口的初始化階段后調(diào)整傳輸速度的方法，其特征在于，該SATA連結(jié)裝置與該SATA配對連結(jié)裝置根據(jù)該第二預(yù)設(shè)基層指令，分別調(diào)整該SATA 連結(jié)裝置的該第一傳輸速度與該SATA配對連結(jié)裝置的該第二傳輸速度包含當該第二預(yù)設(shè)基層指令表示接受時，該SATA連結(jié)裝置調(diào)整該SATA連結(jié)裝置的該第一傳輸速度為該第二速度，且該SATA配對連結(jié)裝置調(diào)整該SATA配對連結(jié)裝置的該第二傳輸速度為該第二速度；以及當該第二預(yù)設(shè)基層指令表示拒絕時，該SATA連結(jié)裝置維持該SATA連結(jié)裝置的該第一傳輸速度為該第一速度，且該SATA配對連結(jié)裝置維持該SATA配對連結(jié)裝置的該第二傳輸速度為該第一速度。
3.根據(jù)權(quán)利要求2所述的SATA接口的初始化階段后調(diào)整傳輸速度的方法，其特征在于，當該第二預(yù)設(shè)基層指令表示接受時，該SATA連結(jié)裝置調(diào)整該SATA連結(jié)裝置的該第一傳輸速度為該第二速度，且該SATA配對連結(jié)裝置調(diào)整該SATA配對連結(jié)裝置的該第二傳輸速度為該第二速度包含該SATA連結(jié)裝置與該SATA配對連結(jié)裝置以該第二速度互相傳送多個第三預(yù)設(shè)基層指令，以使該SATA連結(jié)裝置與該SATA配對連結(jié)裝置完成一對齊程序；以及于該對齊程序后，該SATA連結(jié)裝置與該SATA配對連結(jié)裝置進入一待機模式。
4.根據(jù)權(quán)利要求3所述的SATA接口的初始化階段后調(diào)整傳輸速度的方法，其特征在于，該多個第三預(yù)設(shè)基層指令為SATA接口中的對齊基層指令。
5.根據(jù)權(quán)利要求3所述的SATA接口的初始化階段后調(diào)整傳輸速度的方法，其特征在于，該SATA連結(jié)裝置與該SATA配對連結(jié)裝置以該第二速度互相傳送多個第三預(yù)設(shè)基層指令，以使該SATA連結(jié)裝置與該SATA配對連結(jié)裝置完成該對齊程序包含于該對齊程序中，該SATA連結(jié)裝置接收到M個該SATA配對連結(jié)裝置所傳送的第三預(yù)設(shè)基層指令；于該對齊程序中，該SATA配對連結(jié)裝置接收到N個該SATA連結(jié)裝置所傳送的第三預(yù)設(shè)基層指令；以及當M與N皆大于或等于一臨界數(shù)目時，表示該對齊程序完成；其中M、N為整數(shù)。
6.根據(jù)權(quán)利要求5所述的SATA接口的初始化階段后調(diào)整傳輸速度的方法，其特征在于，于該對齊程序中，該SATA連結(jié)裝置接收到該M個該SATA配對連結(jié)裝置所傳送的第三預(yù)設(shè)基層指令包含該SATA連結(jié)裝置根據(jù)該M個該SATA配對連結(jié)裝置所傳送的第三預(yù)設(shè)基層指令，以得到一第一數(shù)據(jù)讀取位準；其中該第一數(shù)據(jù)讀取位準用來指示該SATA配對連結(jié)裝置于傳送數(shù)據(jù)時的一第一起始位；其中于該對齊程序后，當該SATA連結(jié)裝置接收到該SATA配對連結(jié)裝置所傳送的數(shù)據(jù)時，該SATA連結(jié)裝置根據(jù)該第一起始位，以讀取該SATA配對連結(jié)裝置所傳送的數(shù)據(jù)。
7.根據(jù)權(quán)利要求5所述的SATA接口的初始化階段后調(diào)整傳輸速度的方法，其特征在于，于該對齊程序中，該SATA配對連結(jié)裝置接收到該N個該SATA連結(jié)裝置所傳送的第三預(yù)設(shè)基層指令包含該SATA配對連結(jié)裝置根據(jù)該N個該SATA連結(jié)裝置所傳送的第三預(yù)設(shè)基層指令，以得到一第二數(shù)據(jù)讀取位準；其中該第二數(shù)據(jù)讀取位準用來指示該SATA連結(jié)裝置于傳送數(shù)據(jù)時的一第二起始位； 其中于該對齊程序后，當該SATA配對連結(jié)裝置接收到該SATA連結(jié)裝置所傳送的數(shù)據(jù)時，該SATA配對連結(jié)裝置根據(jù)該第二起始位，以讀取該SATA連結(jié)裝置所傳送的數(shù)據(jù)。
8.根據(jù)權(quán)利要求1所述的SATA接口的初始化階段后調(diào)整傳輸速度的方法，其特征在于，當該SATA連結(jié)裝置傳送該第一預(yù)設(shè)基層指令時，該SATA連結(jié)裝置與該SATA配對連結(jié)裝置皆處于一待機模式。
9.根據(jù)權(quán)利要求1所述的SATA接口的初始化階段后調(diào)整傳輸速度的方法，其特征在于，該第一預(yù)設(shè)基層指令為SATA接口中的對齊基層指令、持續(xù)基層指令，或是保持基層指令。
10.根據(jù)權(quán)利要求1所述的SATA接口的初始化階段后調(diào)整傳輸速度的方法，其特征在于，該第一速度為150MHz、75MHz，或是37. 5MHz;該第二速度為150MHz、75MHz，或是 37. 5MHz。
11.一種SATA接口的初始化階段后調(diào)整傳輸速度的裝置，其特征在于，包含 一 SATA連結(jié)裝置，包含一第一實體層裝置，用來以一第一傳輸速度傳送與接收數(shù)據(jù)；以及一第一數(shù)據(jù)鏈路層裝置，用來透過該第一實體層裝置傳送一第一預(yù)設(shè)基層指令，以詢問是否可將該第一實體層裝置的該第一傳輸速度從一第一速度調(diào)整成一第二速度；以及一 SATA配對連結(jié)裝置，包含一第二實體層裝置，用來以一第二傳輸速度傳送與接收數(shù)據(jù)；以及一第二數(shù)據(jù)鏈路層裝置，用來透過該第二實體層裝置傳送一第二預(yù)設(shè)基層指令； 其中該SATA連結(jié)裝置的該第一數(shù)據(jù)鏈路層裝置傳送該第一預(yù)設(shè)基層指令至該SATA配對連結(jié)裝置的該第二數(shù)據(jù)鏈路層裝置時，該SATA配對連結(jié)裝置的該第二數(shù)據(jù)鏈路層裝置以該第二預(yù)設(shè)基層指令，回復該SATA連結(jié)裝置；其中當該第二預(yù)設(shè)基層指令表示接受時，該SATA連結(jié)裝置的該第一實體層裝置調(diào)整該第一傳輸速度為該第二速度，且該SATA配對連結(jié)裝置的該第二實體層裝置調(diào)整該第二傳輸速度為該第二速度；當該第二預(yù)設(shè)基層指令表示拒絕時，該SATA連結(jié)裝置的該第一實體層裝置維持該第一傳輸速度為該第一速度，且該SATA配對連結(jié)裝置該第二實體層裝置維持該第二傳輸速度為該第一速度。
12.根據(jù)權(quán)利要求11所述的SATA接口的初始化階段后調(diào)整傳輸速度的裝置，其特征在于，當該第二預(yù)設(shè)基層指令表示接受時，該SATA連結(jié)裝置與該SATA配對連結(jié)裝置執(zhí)行一對齊程序；于該對齊程序中，該SATA連結(jié)裝置的該第一數(shù)據(jù)鏈路層裝置與該SATA配對連結(jié)裝置的該第二數(shù)據(jù)鏈路層裝置分別透過該第一實體層裝置與該第二實體層裝置以該第二速度互相傳送多個第三預(yù)設(shè)基層指令。
13.根據(jù)權(quán)利要求12所述的SATA接口的初始化階段后調(diào)整傳輸速度的裝置，其特征在于，該多個第三預(yù)設(shè)基層指令為SATA接口中的對齊基層指令。
14.根據(jù)權(quán)利要求12所述的SATA接口的初始化階段后調(diào)整傳輸速度的裝置，其特征在于，于該對齊程序后，該SATA連結(jié)裝置與該SATA配對連結(jié)裝置皆進入一待機模式。
15.根據(jù)權(quán)利要求12所述的SATA接口的初始化階段后調(diào)整傳輸速度的裝置，其特征在于，于該對齊程序中，該SATA連結(jié)裝置的該第一數(shù)據(jù)鏈路層裝置接收到M個該SATA配對連結(jié)裝置所傳送的第三預(yù)設(shè)基層指令，該SATA配對連結(jié)裝置的該第二數(shù)據(jù)鏈路層裝置接收到N個該SATA連結(jié)裝置所傳送的第三預(yù)設(shè)基層指令；當M與N皆大于或等于一臨界數(shù)目， 表示該SATA連結(jié)裝置與該SATA配對連結(jié)裝置完成該對齊程序；其中M、N為整數(shù)。
16.根據(jù)權(quán)利要求15所述的SATA接口的初始化階段后調(diào)整傳輸速度的裝置，其特征在于，該SATA連結(jié)裝置的該第一數(shù)據(jù)鏈路層裝置根據(jù)該M個該SATA配對連結(jié)裝置所傳送的第三預(yù)設(shè)基層指令，以得到一第一數(shù)據(jù)讀取位準；該第一數(shù)據(jù)讀取位準用來指示該SATA配對連結(jié)裝置于傳送數(shù)據(jù)時的一第一起始位；其中于該對齊程序后，當該SATA連結(jié)裝置接收到該SATA配對連結(jié)裝置所傳送的數(shù)據(jù)時，該SATA連結(jié)裝置的該第一數(shù)據(jù)鏈路層裝置根據(jù)該第一起始位，以讀取該SATA配對連結(jié)裝置所傳送的數(shù)據(jù)。
17.根據(jù)權(quán)利要求15所述的SATA接口的初始化階段后調(diào)整傳輸速度的裝置，其特征在于，該SATA配對連結(jié)裝置的該第二數(shù)據(jù)鏈路層裝置根據(jù)該N個該SATA連結(jié)裝置所傳送的第三預(yù)設(shè)基層指令，以得到一第二數(shù)據(jù)讀取位準；該第二數(shù)據(jù)讀取位準用來指示該SATA連結(jié)裝置于傳送數(shù)據(jù)時的一第二起始位；其中于該對齊程序后，當該SATA配對連結(jié)裝置接收到該SATA連結(jié)裝置所傳送的數(shù)據(jù)時，該SATA配對連結(jié)裝置的該第二數(shù)據(jù)鏈路層裝置根據(jù)該第二數(shù)據(jù)讀取位準，以讀取該 SATA連結(jié)裝置所傳送的數(shù)據(jù)。
18.根據(jù)權(quán)利要求11所述的SATA接口的初始化階段后調(diào)整傳輸速度的裝置，其特征在于，當該SATA連結(jié)裝置的該第一數(shù)據(jù)鏈路層裝置傳送該第一預(yù)設(shè)基層指令時，該SATA連結(jié)裝置與該SATA配對連結(jié)裝置皆處于一待機模式。
19.根據(jù)權(quán)利要求11所述的SATA接口的初始化階段后調(diào)整傳輸速度的裝置，其特征在于，該第一預(yù)設(shè)基層指令為SATA接口中的對齊基層指令、持續(xù)基層指令，或是保持基層指令。
20.根據(jù)權(quán)利要求11所述的SATA接口的初始化階段后調(diào)整傳輸速度的裝置，其特征在于，該第一速度為150MHz、75MHz，或是37. 5MHz ；該第二速度為150MHz、75MHz，或是 37. 5MHz。
全文摘要
本發(fā)明公開了一種SATA接口的初始化階段后調(diào)整傳輸速度的方法及裝置。所述方法包括一SATA連結(jié)裝置傳送一第一預(yù)設(shè)基層指令至一SATA配對連結(jié)裝置，以詢問是否可將該SATA連結(jié)裝置的一第一傳輸速度從一第一速度調(diào)整成一第二速度、該SATA配對連結(jié)裝置根據(jù)該第一預(yù)設(shè)基層指令，以一第二預(yù)設(shè)基層指令，回復該SATA連結(jié)裝置，以及該SATA連結(jié)裝置與該SATA配對連結(jié)裝置根據(jù)該第二預(yù)設(shè)基層指令，分別調(diào)整該SATA連結(jié)裝置的該第一傳輸速度與該SATA配對連結(jié)裝置的一第二傳輸速度。如此，即使于SATA接口的初始化階段后，SATA接口的傳輸速度仍可降低以節(jié)省電能，或是提高以節(jié)省傳輸時間。
文檔編號G06F13/40GK102184155SQ20111011490
公開日2011年9月14日 申請日期2011年4月29日 優(yōu)先權(quán)日2010年10月6日
發(fā)明者許惠強, 謝登全, 顏協(xié)寰 申請人:鈺創(chuàng)科技股份有限公司