專利名稱：串行電壓標識通信中的數(shù)據(jù)協(xié)商的制作方法
串行電壓標識通信中的數(shù)據(jù)協(xié)商計算機系統(tǒng)包括很多消耗大量功率的板載系統(tǒng)。在一些情形下，用戶可能使用計算機系統(tǒng)執(zhí)行某些任務，這些任務并不需要利用每個板載系統(tǒng)或者并不需要每個板載系統(tǒng)以全功率運行。在這種情形下，計算機系統(tǒng)可能希望通過將來自處理器的信號發(fā)送到與特定板載系統(tǒng)相關聯(lián)的調(diào)壓器來降低該特定板載系統(tǒng)的功率。在常規(guī)計算機系統(tǒng)中，每個調(diào)壓器必須被配置成以處理器預先確定的設定頻率與處理器通信。例如，如果處理器被配置成在25MHz的頻率下通信，那么每個調(diào)壓器必須以 25MHz通信。如果調(diào)壓器不能以處理器的預先確定的頻率通信，那么該調(diào)壓器將不能與板載處理器通信。


圖1示出根據(jù)某些實施例的系統(tǒng)。圖2示出根據(jù)某些實施例的方法。圖3示出根據(jù)某些實施例的系統(tǒng)。圖4示出根據(jù)某些實施例的分組。圖5是根據(jù)某些實施例的信號的時序圖。圖6是根據(jù)某些實施例的信號的時序圖。
具體實施例方式現(xiàn)在參見圖1，圖中示出系統(tǒng)100的一個實施例。系統(tǒng)100可包括處理器 101 (例如，中央處理單元或集成電路)、多個調(diào)壓器102/103/104/105、開漏串行電壓標識 (SVID)數(shù)據(jù)總線106、SVID時鐘總線107和開漏警報總線108。在一些實施例中，調(diào)壓器 102/103/104/105可包括耦合到SVID數(shù)據(jù)總線106、SVID時鐘總線107和警報總線108的任何從屬設備。處理器101可經(jīng)由SVID數(shù)據(jù)總線106、SVID時鐘總線107和警報總線108電耦合到多個調(diào)壓器102/103/104/105中的每一個。如其名稱所示，SVID數(shù)據(jù)總線106和 SVID時鐘總線107可助于處理器101與多個調(diào)壓器102/103/104/105之間的串行通信。 在圖1的一些實施例中，多個調(diào)壓器102/103/104/105中的第一個調(diào)壓器可在與該多個調(diào)壓器102/103/104/105中的第二個調(diào)壓器不同的頻率下與處理器101通信。例如，調(diào)壓器 VR-0102可在25MHz與處理器101通信，而調(diào)壓器VR-I 103可在22MHz與處理器101通信。現(xiàn)在參見圖2，圖中示出方法200的一個實施例。根據(jù)一些實施例，方法200可助于同一串行總線上集成電路與具有不同的最大通信速度的調(diào)壓器之間的通信。方法200可由諸如但并不限于圖1的系統(tǒng)之類的系統(tǒng)來執(zhí)行。在201處，通信可在與多個調(diào)壓器電耦合的集成電路處發(fā)起。通信可經(jīng)由SVID數(shù)據(jù)總線(例如互連)發(fā)起，并且發(fā)起通信可包括將SVID總線協(xié)議分組的第一位驅(qū)動(例如設置)至第一狀態(tài)(例如零)。在一些實施例中，集成電路可包括計數(shù)器，并且發(fā)起通信可進一步包括初始化計數(shù)器(例如，將計數(shù)器置零)。在一些實施例中，在集成電路將計數(shù)器重置為零后，集成電路可將SVID總線協(xié)議分組的第一位驅(qū)動至第一狀態(tài)(例如0)并開始遞增計數(shù)器。例如，現(xiàn)在參見圖4，集成電路可開始發(fā)送39位的協(xié)議分組，該分組包括兩個起始位、一個數(shù)據(jù)協(xié)商位和36位的數(shù)據(jù)幀。 集成電路可驅(qū)動并使第一位在第一狀態(tài)保持與集成電路的數(shù)據(jù)率相關聯(lián)的一段時間，然后等待直至與集成電路耦合的每個調(diào)壓器將第一位驅(qū)動到第二狀態(tài)(例如1)。在一些實施例中，集成電路可將SVID數(shù)據(jù)總線上的第一位釋放到第二狀態(tài)。為了說明起見，并且為了有助于理解本說明書中的特征，現(xiàn)在將介紹一個實例。該實例并不旨在限制權利要求的范圍。例如，參見圖1，處理器101可支持25MHz的最大數(shù)據(jù)率，VR-O 102可與處理器101以25MHz通信，VR-I 103可與處理器以22MHz通信，VR-2 104 可與處理器以20MHz通信，并且VR-3105可與處理器以15MHz通信。包括計數(shù)器的處理器 101可將計數(shù)器置零。以25MHz的數(shù)據(jù)率通信的處理器101可通過將SVID總線協(xié)議分組的第一位驅(qū)動至低(例如，將SVID數(shù)據(jù)總線設置為低)在SVID數(shù)據(jù)總線上發(fā)起該協(xié)議分組， 并且響應于將該位驅(qū)動至低，每個調(diào)壓器VR-0/VR-1/VR-2/VR-3可使SVID數(shù)據(jù)總線在與其特定數(shù)據(jù)率相關聯(lián)的一段時間內(nèi)保持為低。處理器101可使SVID數(shù)據(jù)總線在與25MHz (即， 1/25 μ s是與對應于25MHz的信號周期相等的一段時間)相關聯(lián)的一段時間內(nèi)保持為低。返回參見圖2，在202處，可確定與多個調(diào)壓器的第一調(diào)壓器相關聯(lián)的第一速度， 其中多個調(diào)壓器的第一調(diào)壓器比多個調(diào)壓器的第二調(diào)壓器慢并且該多個調(diào)壓器與集成電路電耦合。確定速度可包括經(jīng)由處理器監(jiān)控SVID總線以確定與多個調(diào)壓器相關聯(lián)的最大數(shù)量的時鐘周期(即時間)，以在將SVID總線協(xié)議的第一位釋放到第二狀態(tài)(例如1)之前使該第一位保持在第一狀態(tài)(例如0)。計數(shù)器可確定時鐘周期的數(shù)目。在一些實施例中，一旦每個調(diào)壓器將SVID數(shù)據(jù)總線驅(qū)動到第二狀態(tài)(例如，將協(xié)議分組的第一位設置為1或者將協(xié)議分組的第一位設置為高)，計數(shù)器則可停止遞增并且與最慢的調(diào)壓器相關聯(lián)的速度可被確定。在一些實施例中，響應于處理器驅(qū)動SVID總線協(xié)議的第一位到第一狀態(tài)(例如，保持SVID總線低)，每個調(diào)壓器也可使SVID總線協(xié)議的第一位在第一狀態(tài)(例如，SVID總線低)保持與其特定數(shù)據(jù)率相關聯(lián)的一段時間并且隨后可釋放該總線(例如，SVID總線協(xié)議的第一位被釋放到1)。一旦SVID數(shù)據(jù)總線被釋放(例如，SVID總線協(xié)議的第一位被設置為1)，計數(shù)器可停止遞增并且與調(diào)壓器相關聯(lián)的最慢的速度可被確定。繼續(xù)以上實例，現(xiàn)在參見圖5，處理器可停止將SVID數(shù)據(jù)總線保持在零并且可在 T1時間之后釋放該總線。在一些實施例中，處理器可試圖在T1時間之后將SVID數(shù)據(jù)總線驅(qū)動為高(例如，將協(xié)議分組的第一位設置為1)。在一些實施例中，時間Tl可與處理器的數(shù)據(jù)率相關聯(lián)。因為VR-O是調(diào)壓器中最快的(例如，以比其它調(diào)壓器更高的頻率運行)， VR-O將是第一個停止將SVID數(shù)據(jù)總線保持在0的調(diào)壓器，并且將是第一個試圖將SVID數(shù)據(jù)總線置為1的調(diào)壓器。這被示為時間T2。接下來，VR-I可試圖在時間T3之后將SVID數(shù)據(jù)總線置為1，因為VR-I比VR-O慢但比VR-2快。接下來，VR-2將試圖在時間T4將SVID 數(shù)據(jù)總線置為1。最后，VR-3將試圖在時間T5之后將SVID數(shù)據(jù)總線置為1。在時間T5，處理器可確定所有的調(diào)壓器都已經(jīng)停止將SVID數(shù)據(jù)總線保持在0并且都已經(jīng)將SVID數(shù)據(jù)總線置為1，并且處理器將指令計數(shù)器停止遞增。此時，計數(shù)器已計數(shù)了 1500萬個時鐘周期。 處理器隨后可基于計數(shù)器來確定最慢的速度。根據(jù)該實例，所確定的速度為15MHz，其為與調(diào)壓器VR-3相關聯(lián)的速度。在T1的結尾與T5的結尾之間的時間段期間，如501所示，SVID 數(shù)據(jù)總線可由VR-0、VR-1、VR-2和VR-3三態(tài)化(tristated)。在203處，地址信息可在第一速度下發(fā)送到與集成電路電耦合的多個調(diào)壓器。在一些實施例中，地址信息可包括SVID總線協(xié)議分組的地址字段，其中該地址字段與調(diào)壓器的地址(即被尋址的調(diào)壓器)相關聯(lián)。再次繼續(xù)以上實例，在處理器確定調(diào)壓器VR-0/VR-1/VR-2/VR-3的最慢速度(即 15MHz)之后，處理器可通過利用與特定調(diào)壓器相關聯(lián)的地址對SVID總線協(xié)議分組進行尋址來發(fā)起與該特定調(diào)壓器的通信。例如，處理器可通過用與VR-I相關聯(lián)的地址填充SVID 協(xié)議分組中的地址字段并通過經(jīng)由SVID數(shù)據(jù)總線發(fā)送該分組，將SVID總線協(xié)議分組發(fā)送到調(diào)壓器VR-1。SVID總線協(xié)議分組中的地址字段可包括諸如圖4所示的4位地址字段。與調(diào)壓器相關聯(lián)的第二速度在204處被確定，其中該調(diào)壓器與地址信息相關聯(lián)。 每個調(diào)壓器可監(jiān)聽SVID數(shù)據(jù)總線以確定哪個調(diào)壓器正被尋址。如果調(diào)壓器確定其現(xiàn)在并未被尋址，該調(diào)壓器則可不進一步參與正被發(fā)送的SVID協(xié)議分組的剩余位。如果調(diào)壓器確定其正在被尋址，則SVID協(xié)議分組中的地址字段之后的下一個位 (即，數(shù)據(jù)協(xié)商位)可用于確定與被尋址的調(diào)壓器相關聯(lián)的速度。在一些實施例中，在204處確定與被尋址的調(diào)壓器相關聯(lián)的第二速度包括將計數(shù)器初始化為零，將SVID總線協(xié)議分組的地址字段之后的下一個位驅(qū)動到0，并且監(jiān)控警報總線。警報總線可被監(jiān)控以確定與一時間段相關聯(lián)的多個時鐘周期，在該時間段內(nèi)處理器和被尋址的調(diào)壓器可驅(qū)動并保持地址字段后的下一個位為0(例如，驅(qū)動SVID數(shù)據(jù)總線為低)?，F(xiàn)在參見圖6，在用于發(fā)送數(shù)據(jù)協(xié)商位的時間段期間，處理器可在與第二速度相關聯(lián)的時間段將SVID數(shù)據(jù)總線驅(qū)動為低。在同一時間段期間，處理器也可在與處理器的數(shù)據(jù)率相關聯(lián)的時間段的一半時間段內(nèi)將警報總線驅(qū)動為低。在與處理器將SVID數(shù)據(jù)總線和警報總線兩者都驅(qū)動為低的基本相同之時，被尋址的調(diào)壓器可將SVID數(shù)據(jù)總線驅(qū)動為低，維持與該被尋址的調(diào)壓器的數(shù)據(jù)率相關聯(lián)的時間段的一半時間段。被尋址的調(diào)壓器也可將警報總線驅(qū)動為低，維持與該被尋址的調(diào)壓器的數(shù)據(jù)率相關聯(lián)的時間段的一半時間段。在用于發(fā)送數(shù)據(jù)協(xié)商位的時間段期間，處理器和被尋址的調(diào)壓器都可監(jiān)控警報總線。警報總線一變?yōu)榈?，處理器?nèi)包含的第一計數(shù)器和被尋址的調(diào)壓器內(nèi)包含的第二計數(shù)器就可被重置并且這兩個計數(shù)器均可開始計數(shù)直至警報總線變?yōu)楦摺Ｔ谝恍嵤├?，警報總線可包括開漏總線，因而處理器和被尋址的調(diào)壓器都可將警報總線視為低直至處理器和被尋址的調(diào)壓器兩者對該線路解除斷言0。繼續(xù)以上實例，處理器可已在SVID數(shù)據(jù)總線上以第一速度發(fā)送一包含與調(diào)壓器 VR-I相關聯(lián)的地址的SVID總線協(xié)議分組。在當前實例中，第一速度是15MHz，并且與VR-I 相關聯(lián)的速度(即，第二速度)是22MHz。如果處理器以25MHz運行，則發(fā)送一個位的時間可以是40ns。因此，處理器可驅(qū)動警報總線為低達20ns，隨后如601所示對警報總線解除斷言。因為被尋址的調(diào)壓器VR-I以22MHz運行，所以VR-I發(fā)送一個位的時間可以是大約45ns。因此，被尋址的調(diào)壓器VR-I可驅(qū)動SVID數(shù)據(jù)總線和警報總線中的每一個為低達 22.5ns。如602所示，在22. 5ns時間段之后，VR-I可對警報總線解除斷言。處理器可繼續(xù)驅(qū)動SVID數(shù)據(jù)總線為低達與VR-I相關聯(lián)的一完整周期，即45ns。根據(jù)一些實施例，當警報總線被視為高時，處理器和被尋址的調(diào)壓器可停止它們各自的計數(shù)器并將計數(shù)值左移一位以確定協(xié)商的數(shù)據(jù)率。第二速度因此可基于與處理器相關聯(lián)的計數(shù)器以及與被尋址的調(diào)壓器相關聯(lián)的計數(shù)器。在205處，可在第二速度下同與地址信息相關聯(lián)的調(diào)壓器通信。在確定第二速度后，在205處，處理器可在第二速度下(即22MHz)繼續(xù)發(fā)送SVID總線協(xié)議分組的剩余部分。 根據(jù)一些實施例，方法200可有助于以不同速度通信的調(diào)壓器在同一串行總線上與處理器通信，并且增加可比最慢的所確定的速度更快地通信的調(diào)壓器的吞吐量。現(xiàn)在參見圖3，圖中示出計算機系統(tǒng)300的一個實施例。計算機系統(tǒng)可包括處理器 301、多個調(diào)壓器302/303/304/305和存儲器306。例如，存儲器306可存儲應用程序、程序、規(guī)程和/或其上存儲要執(zhí)行的指令的模塊。根據(jù)一些實施例，存儲器306可包括用于存儲數(shù)據(jù)的任何類型的存儲器，諸如單數(shù)據(jù)率隨機存取存儲器(SDR-RAM)、雙數(shù)據(jù)率隨機存取存儲器(DDR-RAM)或者可編程序只讀存儲器 _M)。處理器301可包括用于執(zhí)行程序代碼的專用寄存器、堆棧、隊列等和/或可在其間共享的這些元素中的一個或多個，或者與之相關聯(lián)。處理器301可包括用于執(zhí)行程序代碼的專用寄存器、堆棧、隊列等和/或可再其間共享的這些元素中的一個或多個，或者與之相關聯(lián)。在一些實施例中，處理器可包括集成電路。處理器301可包括電路以執(zhí)行諸如但不限于關于圖2所述的方法之類的方法。多個調(diào)壓器302/303/304/305中的每一個可包括被設計成自動維持恒定電壓電平的電學調(diào)節(jié)器。多個調(diào)壓器302/303/304/305中的每一個可使用機電機制，或者無源和 /或有源電子元件來調(diào)節(jié)一個或多個AC或DC電壓。對前述實施例可作出各種修改和改變而不會偏離所附權利要求所闡明的較寬泛的精神和范圍。
權利要求
1.一種方法，包括在與多個調(diào)壓器電耦合的集成電路處發(fā)起通信；確定與所述多個調(diào)壓器的第一調(diào)壓器相關聯(lián)的第一速度，其中所述多個調(diào)壓器的第一調(diào)壓器比所述多個調(diào)壓器的第二調(diào)壓器慢，并且所述多個調(diào)壓器與所述集成電路電耦合；以所述第一速度將地址信息發(fā)送到與所述集成電路電耦合的所述多個調(diào)壓器；確定與關聯(lián)于所述地址信息的調(diào)壓器相關聯(lián)的第二速度；以及以所述第二速度與關聯(lián)于所述地址信息的所述調(diào)壓器通信。
2.如權利要求1所述的方法，其特征在于，在集成電路處發(fā)起通信包括初始化計數(shù)器，以及驅(qū)動協(xié)議分組的第一位至第一狀態(tài)；以及其中，確定與所述多個調(diào)壓器的第一調(diào)壓器相關聯(lián)的速度、其中所述多個調(diào)壓器的第一調(diào)壓器比所述多個調(diào)壓器的第二調(diào)壓器慢的步驟還包括監(jiān)控互連以確定與所述多個調(diào)壓器驅(qū)動所述協(xié)議分組的所述第一位至第二狀態(tài)相關聯(lián)的最大數(shù)量的時鐘周期。
3.如權利要求1所述的方法，其特征在于，所述計數(shù)器被初始化為零。
4.如權利要求2所述的方法，其特征在于，所述計數(shù)器在與所述最大數(shù)量的時鐘周期相關聯(lián)的時間處停止，所述最大數(shù)量的時鐘周期與所述多個調(diào)壓器驅(qū)動所述協(xié)議分組的所述第一位至第二狀態(tài)相關聯(lián)。
5.如權利要求2所述的方法，其特征在于，所述協(xié)議分組包括39位，并且所述協(xié)議分組與串行電壓標識(SVID)互連相關聯(lián)。
6.如權利要求1所述的方法，其特征在于，以所述第一速度將地址信息發(fā)送到與所述集成電路電耦合的所述多個調(diào)壓器包括發(fā)送協(xié)議分組的地址字段，其中所述地址字段與調(diào)壓器的地址相關聯(lián)。
7.如權利要求1所述的方法，其特征在于，確定與所述地址信息所發(fā)送到的調(diào)壓器相關聯(lián)的第二速度包括初始化計數(shù)器，驅(qū)動協(xié)議分組的地址字段后的下一個位至第一狀態(tài)，監(jiān)控警報互連以確定與CPU驅(qū)動所述下一個位到第二狀態(tài)相關聯(lián)的多個時鐘周期以及與關聯(lián)于所述地址信息的所述調(diào)壓器驅(qū)動所述下一個位到所述第二狀態(tài)相關聯(lián)的多個時鐘周期。
8.一種裝置，包括集成電路，包括在與多個調(diào)壓器電耦合的集成電路處發(fā)起通信的電路；確定與所述多個調(diào)壓器的第一調(diào)壓器相關聯(lián)的第一速度的電路，其中所述多個調(diào)壓器的第一調(diào)壓器比所述多個調(diào)壓器的第二調(diào)壓器慢，并且所述多個調(diào)壓器與所述集成電路電華禹合；以所述第一速度將地址信息發(fā)送到與所述集成電路電耦合的所述多個調(diào)壓器的電路；確定與關聯(lián)于所述地址信息的調(diào)壓器相關聯(lián)的第二速度的電路；以及以所述第二速度與關聯(lián)于所述地址信息的所述調(diào)壓器通信的電路。
9.如權利要求8所述的裝置，其特征在于，在集成電路處發(fā)起通信包括 初始化計數(shù)器，以及驅(qū)動協(xié)議分組的第一位至零；以及其中，確定所述多個調(diào)壓器中的最慢的一個調(diào)壓器包括監(jiān)控互連以確定與所述多個調(diào)壓器驅(qū)動所述協(xié)議分組的所述第一位至第二狀態(tài)相關聯(lián)的最大數(shù)量的時鐘周期。
10.如權利要求9所述的裝置，其特征在于，所述協(xié)議分組包括39位，并且所述協(xié)議分組與串行電壓標識(SVID)互連相關聯(lián)。
11.如權利要求9所述的裝置，其特征在于，所述計數(shù)器在與所述最大數(shù)量的時鐘周期相關聯(lián)的時間處停止，所述最大數(shù)量的時鐘周期與所述多個調(diào)壓器驅(qū)動所述SVID總線協(xié)議分組的所述第一位至第二狀態(tài)相關聯(lián)。
12.如權利要求8所述的裝置，其特征在于，以所述第一速度將地址信息發(fā)送到與所述集成電路電耦合的所述多個調(diào)壓器包括發(fā)送協(xié)議分組的地址字段，其中所述地址字段與調(diào)壓器的地址相關聯(lián)。
13.如權利要求8所述的裝置，其特征在于，確定與關聯(lián)于所述地址信息的調(diào)壓器相關聯(lián)的第二速度包括初始化計數(shù)器；驅(qū)動協(xié)議分組的地址字段后的下一個位至第一狀態(tài)，監(jiān)控警報互連以確定與CPU驅(qū)動所述下一個位到第二狀態(tài)相關聯(lián)的多個時鐘周期以及與關聯(lián)于所述地址信息的所述調(diào)壓器驅(qū)動所述下一個位到所述第二狀態(tài)相關聯(lián)的多個時鐘周期。
14.一種系統(tǒng)，包括 多個調(diào)壓器；與集成電路和所述多個調(diào)壓器電耦合的互連；以及所述集成電路，包括在與所述多個調(diào)壓器電耦合的集成電路處發(fā)起通信的電路；確定與所述多個調(diào)壓器的第一調(diào)壓器相關聯(lián)的第一速度的電路，其中所述多個調(diào)壓器的第一調(diào)壓器比所述多個調(diào)壓器的第二調(diào)壓器慢，并且所述多個調(diào)壓器與所述集成電路電華禹合；以所述第一速度將地址信息發(fā)送到與所述集成電路電耦合的所述多個調(diào)壓器的電路；確定與關聯(lián)于所述地址信息的調(diào)壓器相關聯(lián)的第二速度的電路；以及以所述第二速度與關聯(lián)于所述地址信息的所述調(diào)壓器通信的電路。
15.如權利要求14所述的系統(tǒng)，其特征在于，在集成電路處發(fā)起通信包括 初始化計數(shù)器，以及驅(qū)動協(xié)議分組的第一位至第一狀態(tài)；以及其中，確定與所述多個調(diào)壓器的第一調(diào)壓器相關聯(lián)的速度、其中所述多個調(diào)壓器的第一調(diào)壓器比所述多個調(diào)壓器的第二調(diào)壓器慢的步驟還包括監(jiān)控互連以確定與所述多個調(diào)壓器驅(qū)動所述協(xié)議分組的所述第一位至第二狀態(tài)相關聯(lián)的最大數(shù)量的時鐘周期。
16.如權利要求15所述的系統(tǒng)，其特征在于，所述協(xié)議分組包括39位，并且所述協(xié)議分組與串行電壓標識(SVID)互連相關聯(lián)。
17.如權利要求15所述的系統(tǒng)，其特征在于，所述計數(shù)器在與所述最大數(shù)量的時鐘周期相關聯(lián)的時間處停止，所述最大數(shù)量的時鐘周期與所述多個調(diào)壓器驅(qū)動所述協(xié)議分組的所述第一位至第二狀態(tài)相關聯(lián)。
18.如權利要求14所述的系統(tǒng)，其特征在于，以所述第一速度將地址信息發(fā)送到與所述集成電路電耦合的所述多個調(diào)壓器包括發(fā)送協(xié)議分組的地址字段，其中所述地址字段與調(diào)壓器的地址相關聯(lián)。
19.如權利要求14所述的系統(tǒng)，其特征在于，確定與關聯(lián)于所述地址信息的調(diào)壓器相關聯(lián)的第二速度包括初始化計數(shù)器；驅(qū)動協(xié)議分組的地址字段后的下一個位至所述第一狀態(tài)，監(jiān)控警報互連以確定與CPU驅(qū)動所述下一個位到第二狀態(tài)相關聯(lián)的多個時鐘周期以及與關聯(lián)于所述地址信息的所述調(diào)壓器驅(qū)動所述下一個位到所述第二狀態(tài)相關聯(lián)的多個時鐘周期。
全文摘要
串行電壓標識通信中的數(shù)據(jù)協(xié)商。根據(jù)一些實施例，提供一種方法和系統(tǒng)以在與多個調(diào)壓器電耦合的集成電路處發(fā)起通信，確定與處理器電耦合的、多個調(diào)壓器中最慢的一個調(diào)壓器，以與多個調(diào)壓器中最慢的一個調(diào)壓器相關聯(lián)的第一速度向與處理器電耦合的多個調(diào)壓器發(fā)送地址信息，確定與關聯(lián)于地址信息的調(diào)壓器相關聯(lián)的第二速度，以及以與關聯(lián)于地址信息的調(diào)壓器相關聯(lián)的第二速度發(fā)送分組的第二部分。
文檔編號G06F1/32GK102270032SQ20101061841
公開日2011年12月7日 申請日期2010年12月22日 優(yōu)先權日2009年12月23日
發(fā)明者E·斯坦福, J·艾耶, W·卡萊帕克 申請人:英特爾公司