專利名稱：一種堆疊式三維fpga芯片的穩(wěn)態(tài)熱分析方法
技術(shù)領(lǐng)域：
本發(fā)明屬于EDA(Electronic Design Automation，電子設(shè)計(jì)自動(dòng)化)技術(shù)領(lǐng)域，具 體涉及一種堆疊式三維FPGA芯片的熱分析模型和穩(wěn)態(tài)熱分析方法。
背景技術(shù)：
隨著半導(dǎo)體工藝技術(shù)的進(jìn)步，功耗已成為芯片設(shè)計(jì)流程中一個(gè)必須考慮的重 要因素。與ASIC(Applied System Integrated Circuit，專用系統(tǒng)集成電路)相比， FPGA(FieldProgrammable Gate Array，現(xiàn)場(chǎng)可編程門陣列)為了實(shí)現(xiàn)其可編程的靈活性， 需要大量額外的可編程開關(guān)。因此，一般而言，對(duì)于同樣的應(yīng)用，F(xiàn)PGA要比普通ASIC多消耗 數(shù)倍的功耗。例如，同樣實(shí)現(xiàn)一個(gè)八位加法器，F(xiàn)PGA與ASIC在功耗上相差100倍之多[1]。 因此，功耗已成為限制FPGA逐步取代ASIC的一個(gè)重要因素。由于功耗問題日益嚴(yán)重，F(xiàn)PGA的功耗估計(jì)已成為一個(gè)研究熱點(diǎn)，精確的分析不但 能在設(shè)計(jì)階段就能發(fā)現(xiàn)潛在的問題，并且也成為指導(dǎo)功耗優(yōu)化EDA算法的基礎(chǔ)[2，3，4]。從FPGA底層設(shè)計(jì)的角度看，在納米工藝下FPGA中互連線消耗高達(dá)80%以上的功 耗，60%以上的延時(shí)，以及75%以上的面積[5]。三維FPGA能有效減少FPGA中線網(wǎng)互連的 物理長(zhǎng)度、延時(shí)和功耗，并且顯著提高了芯片的集成度。1995年文獻(xiàn)[6]第一次提出了三維 FPGA的概念，引入了多層硅片技術(shù)，硅片間又通過通孔連接。如果三維芯片中的每一層都是 一個(gè)標(biāo)準(zhǔn)的二維FPGA，縱向的堆疊(stacking)可以減小邏輯模塊間的平均曼哈頓距離，從 而減少互連線。因此，三維集成電路FPGA可以提高FPGA的性能，目前，三維FPGA技術(shù)可以 減少45% -60%的互連線延時(shí)和功耗，減少設(shè)計(jì)面積，并且能夠集成不同的工藝，是一種世 界領(lǐng)先技術(shù)。采用堆疊式三維FPGA的芯片設(shè)計(jì)方法，不僅減小了芯片面積，降低了芯片成本， 同時(shí)降低了芯片模塊之間的互連延時(shí)，提高了芯片的設(shè)計(jì)性能。
圖1是傳統(tǒng)FPGA芯片的結(jié) 構(gòu)圖，圖2給出了堆疊式三維FPGA芯片設(shè)計(jì)的結(jié)構(gòu)示意圖。堆疊方式的三維FPGA芯片設(shè)計(jì)，是將多個(gè)FPGA芯片在豎直方向上進(jìn)行堆疊，芯片 之間通過TSVs (穿過硅片的通孔)進(jìn)行連接。這種設(shè)計(jì)方法相對(duì)傳統(tǒng)的芯片設(shè)計(jì)方法有很 多優(yōu)勢(shì)，例如提高噪聲隔離、減少互聯(lián)線延時(shí)等。但在堆疊式結(jié)構(gòu)中，熱效應(yīng)問題變得越來 越明顯。堆疊的芯片在封裝內(nèi)部，如圖3所示。在這種結(jié)構(gòu)中，如果熱源離散熱片很遠(yuǎn)的話， 熱源產(chǎn)生的熱量將很難散去，產(chǎn)生很多熱隱患。更嚴(yán)重的是，不斷積累的熱量將嚴(yán)重?fù)p害芯 片的性能，并可能導(dǎo)致芯片設(shè)計(jì)的失敗[7]。因此，在堆疊芯片的設(shè)計(jì)中，熱分析是一個(gè)必不 可少的步驟，它可以在設(shè)計(jì)的早期發(fā)現(xiàn)熱隱患，避免因?yàn)榫植繜狳c(diǎn)問題引起的設(shè)計(jì)失敗，提 高芯片可靠性，并加速設(shè)計(jì)的收斂[8]。目前的EDA設(shè)計(jì)工具(例如Cadence的Encounter 9. 1)的熱分析僅僅是處理單 個(gè)FPGA芯片，堆疊式FPGA芯片的熱分布無法分析。由于芯片之間散熱是相互影響的，無法 通過單個(gè)芯片的熱分析方法來仿真整個(gè)堆疊式芯片的產(chǎn)熱，而是需要將堆疊設(shè)計(jì)的所有芯 片結(jié)合起來進(jìn)行仿真[9]。
針對(duì)FPGA，特別是三維FPGA的熱分析模型正在形成并且在過去未得到很多研究。 由此形成的熱敏感邏輯綜合和物理設(shè)計(jì)成為設(shè)計(jì)自動(dòng)化領(lǐng)域的新問題，是當(dāng)前國(guó)際EDA領(lǐng) 域中前沿性課題，是極有發(fā)展?jié)摿统龀晒芯糠较?，熱量分析已?jīng)成為一個(gè)關(guān)鍵技術(shù)。參考文獻(xiàn)[1]E. Kusse and J. Rabaey, "LowL-energy embedded FPGA structures，，，Proc· INt. Symp. LowPower Electronics and Design，Monterey, CA, Aug. 1998，pp. 155—160[2]F. Li, Y. Lin, L. He, D. M. Chen and J. Cong, "Power modeling and characteristics of fieldprogrammabIe gate arrays",IEEE Trans, on Computer-Aided Design of Integrated Circuitsand Systems, Vol. 24, No. 11, Nov. ,2005[3] J. H. Anderson and F. N. Najm，“Power estimation techniques for FPGAs”， IEEE Trans. onVery Large Scale Integration(VLSI) Systems, Vol. 12, No.10, Oct. ,2004[4]F. N. Najm，“Transition density :a new measure of activity in digital circuits，，，IEEE Trans. On Computer-Aided Design of Integrated Circuits and Systems, Vol. 12，No. 2，F(xiàn)eb.，1993[5]3D Circuit and System at MIT http://www~mtl. mit. edu/researchgroups/ icsystems/3dcsg/[6]A. J. Alexander, J. P. Cohoon, J. L Colfiesh，J. Karro, and G. Robins, "Thr ee-dimensionalrield-programmable gate arrays,，，in Proc. Int. ASIC Conf.，1995， pp. 253-256.[7] S. Me lamed，T. Thorolf sson, A. Srinivasan, E. Cheng，P. Franzon and R. Davis. Junction-level Thermal Extraction and Simulation of 3DICs. IEEE International 3D SystemsIntegration Conference，Sep.2009.[8]H. Oprins,M. Cupak，G. Van der Plas，B. Vandevelde, P. Marchal，A. Srinivasan and E.Cheng.Fine grain thermal modeling of 3D stacked structures.15th International Workshopon Thermal investigations of ICs and Systems(THERMINIC, pages 45—49，Oct. 2009，Leuven，Belgium.[9] J. Cong, G. Luo "A 3D Physical Design Flow Based on OpenAccess，，IPSJ Transactions onSystem LSI design Methodology,2010-J-STAGE.[10]FireBolt(Nanoscale Full-Chip Thermal Simulator)， Gradient Design Automation, Inc，http: //www, gradient-da. com/.[11]0. C. Zienkiewicz“The Finite Element Method”3nd Edition，McGraw Hill， London England，1977[12] J. R. Shewchuk “An Introduction to the Conjugate Gradient Method without theAgonizing Pain，，http://www, cs. emu, edu/ jrs/irspapers. html#cg.
發(fā)明內(nèi)容
本發(fā)明的目的在于尋求一種對(duì)堆疊式三維FPGA芯片進(jìn)行熱分析建模的方法，并 在此基礎(chǔ)上提供一種準(zhǔn)確且有效的穩(wěn)態(tài)熱分析方法。芯片按照物質(zhì)不同可以分為襯底層、金屬層、電解質(zhì)層等，如圖4。由于層與層之間物質(zhì)不同，熱傳導(dǎo)系數(shù)不同，這給熱分析帶來很多困難。目前的熱分析方法主要有①構(gòu)造 以位置為參數(shù)的熱分析；②有限差分；③邊界元；④有限元方法(FEM)。對(duì)應(yīng)芯片各層之間不同物質(zhì)，有限元的基本分析方法是將所分析的芯片離散成有 限的元素，用以處理芯片中復(fù)雜的物質(zhì)特性。目前，多數(shù)EDA廠商(如Apache、Cadence)都 將其作為基本的芯片熱分析方法。普遍采用的熱分析工具，只能建立單個(gè)FPGA芯片的熱傳導(dǎo)矩陣。如果用有限元方 法分析整個(gè)封裝中的全部芯片，建立了全部芯片的熱傳導(dǎo)矩陣。此時(shí)，由于熱傳導(dǎo)矩陣非常 巨大，不論用直接的方法或用迭代的方法求解都非常慢。本發(fā)明將建立一個(gè)準(zhǔn)確而且有效 的熱分析方法對(duì)堆疊方式的三維FPGA芯片進(jìn)行熱分析。數(shù)據(jù)表明[8]，在堆疊的芯片之間 熱量傳遞，主要集中在垂直連接方向。為簡(jiǎn)化堆疊芯片的熱模型，本發(fā)明假設(shè)上下兩塊芯片 連接的地方只有垂直方向的熱傳遞，這樣的話就可以利用單個(gè)芯片的熱模型來建立堆疊芯 片的熱模型。這種假設(shè)的優(yōu)點(diǎn)在于，所建立的預(yù)處理矩陣，條件數(shù)較好，可以用共軛梯度法 快速求解?；谏鲜黾僭O(shè)，本發(fā)明采用有限元方法，通過預(yù)處理算子來簡(jiǎn)化熱傳導(dǎo)矩陣，并 最終用共軛梯度法完成矩陣的快速求解，而且可以使整個(gè)矩陣的求解過程并行化。具體步 驟如下第一步使用有限元方法進(jìn)行單芯片的熱分析用有限元的方法來進(jìn)行熱分析，最終將是求解一個(gè)線性方程組[K] T = f (1)其中，[K]是熱傳導(dǎo)矩陣；T是一個(gè)列向量，代表芯片中每個(gè)點(diǎn)的溫度；f是一個(gè)列 向量，代表芯片的功率密度分布和邊界條件。熱量的穩(wěn)態(tài)分析是解一個(gè)偏微分方程(PDE) [10]Vr/tV + Q = 0(2)及其邊界條件為-(kVTfn = aT + fi(3)其中，k是熱導(dǎo)率；T是芯片中各點(diǎn)的溫度；Q是功率密度；η是邊界的外法線方向； α和β是系數(shù)。改變?chǔ)梁挺碌闹?，可以?3)表示為不同的邊界條件，其中熱分析中一些廣泛應(yīng) 用的邊界條件如下絕熱邊界條件α = 0，β =0熱流邊界條件α = 0，β = -Pin對(duì)流邊界條件α = h, β = -hTa其中，Ta是環(huán)境溫度；Pin是邊界上熱流的功率密度；h表示邊界的熱傳導(dǎo)系數(shù)。這三類邊界條件分別對(duì)應(yīng)有限元分析中的第一類邊界條件、第二類邊界條件、第 三類邊界條件。實(shí)際獲得的封裝熱模型邊界條件，是以熱阻Rt的形式表示，如圖5。而熱傳導(dǎo)系數(shù) h = 1/(RtA)，A是相對(duì)于Rt的邊界面積。因此這種熱阻形式的邊界條件可以轉(zhuǎn)化成對(duì)流邊 界條件-(眾V7Tη = αΤ + β = Η{Τ-Τα)(第三類邊界條件)用有限元基本分析方法是將芯片按照物質(zhì)結(jié)構(gòu)離散成一系列有限的元素，如圖4 中的芯片按照物質(zhì)的不同，離散成襯底層、金屬層、電解質(zhì)層，并在這些劃分好的每一層上，劃分網(wǎng)格。這樣就得到有限元分析中每一個(gè)基本的元素。最后聯(lián)合的每個(gè)元素的形狀函數(shù) 來計(jì)算最終的溫度分布。經(jīng)過有限元離散后，偏微分方程(2)和邊界條件(3)將被轉(zhuǎn)化成 一個(gè)線性方程組(1)。這里矩陣[K]和f的每一個(gè)元素均可以表示為
權(quán)利要求
一種堆疊式三維FPGA芯片的穩(wěn)態(tài)熱分析方法，其特征在于具體步驟如下第一步使用有限元方法進(jìn)行單芯片的熱分析將芯片按照物質(zhì)結(jié)構(gòu)離散成一系列有限的元素，即將芯片按照物質(zhì)的不同，離散成襯底層、金屬層、電解質(zhì)層，并在這些劃分好的每一層上，劃分網(wǎng)格，得到有限元分析中每一個(gè)基本的元素；最后聯(lián)合每個(gè)元素的形狀函數(shù)來計(jì)算最終的溫度分布；經(jīng)過有限元離散后，最終求解一個(gè)線性方程組[K]T＝f(1)其中，[K]是熱傳導(dǎo)矩陣；T是一個(gè)列向量，代表芯片中每個(gè)點(diǎn)的溫度；f是一個(gè)列向量，代表芯片的功率密度分布和邊界條件；這里矩陣[K]和f的每一個(gè)元素表示如下 <mrow><msub> <mi>K</mi> <mi>ij</mi></msub><mo>=</mo><msub> <mo>∫</mo> <mi>Ω</mi></msub><msup> <mo>▿</mo> <mi>T</mi></msup><msub> <mi>N</mi> <mi>i</mi></msub><mi>k</mi><mo>▿</mo><msub> <mi>N</mi> <mi>j</mi></msub><mi>dΩ</mi><mo>+</mo><msub> <mo>∫</mo> <mi>Γ</mi></msub><msub> <mi>N</mi> <mi>i</mi></msub><mi>α</mi><msub> <mi>N</mi> <mi>j</mi></msub><mi>dΓ</mi><mo>-</mo><mo>-</mo><mo>-</mo><mrow> <mo>(</mo> <mn>4</mn> <mo>)</mo></mrow> </mrow>fi＝∫ΩNiQdΩ ∫ΓNiβdΓ(5)其中，Ni表示對(duì)應(yīng)i點(diǎn)的形狀函數(shù)，Ω表示芯片的體元，Γ表示邊界上的面積元；k是熱導(dǎo)率，Q是功率密度，α和β是系數(shù)；第二步對(duì)堆疊式三維FPGA芯片進(jìn)行熱分析為每塊芯片建立不同的封裝熱模型，即采用最小邊界法，生成若干個(gè)封裝模塊，其生成原則是先在Z方向上延伸，并且保證每個(gè)封裝模塊的X和Y坐標(biāo)值不超過芯片模塊的邊界值；具體步驟如下首先，建立每塊芯片的熱傳導(dǎo)矩陣，并將這個(gè)矩陣存儲(chǔ)在一個(gè)文件中；然后，當(dāng)封裝中的每塊芯片都分析完成，建立最小邊界的封裝模塊；當(dāng)這些芯片模塊和封裝模塊都分析完成，將每個(gè)芯片模塊和封裝模塊的熱傳導(dǎo)矩陣聯(lián)立起來，構(gòu)建一個(gè)全局的熱傳導(dǎo)矩陣；最后通過共軛梯度法，來解這個(gè)全局的熱傳導(dǎo)矩陣；全局的熱傳導(dǎo)矩陣中，[Kn]是第n塊芯片的熱導(dǎo)矩陣，這里的熱傳導(dǎo)矩陣[Kn]與單芯片熱分析的熱傳導(dǎo)矩陣不同之處在于此時(shí)并沒有加入邊界條件，在芯片模塊和封裝模塊建立以后，再導(dǎo)入邊界條件。
2.根據(jù)權(quán)利要求1所述的堆疊式三維FPGA芯片的穩(wěn)態(tài)熱分析方法，其特征在于 分析完每塊芯片后，建立芯片模塊；由三維芯片的形狀信息，建立封裝模塊；在建立封裝模塊的過程中，將封裝模塊與實(shí)際芯片在Z方向接觸面上的點(diǎn)對(duì)齊，而在XY方向，封裝模 塊的網(wǎng)格和全局網(wǎng)格對(duì)齊；離散封裝模塊時(shí)，將XY方向上的網(wǎng)格與全局網(wǎng)格對(duì)齊；Z方向接觸面上的網(wǎng)格分為三 種情況(1)若封裝模塊的Z方向邊界面與芯片模塊的Z方向邊界面相接觸時(shí)，采用芯片模塊的 Z方向邊界上的點(diǎn)；(2)若封裝模塊的Z方向邊界面與已離散好的封裝模塊的Z方向邊界面相接觸時(shí)，采用 已離散好的封裝模塊Z方向邊界上的點(diǎn)；(3)若封裝模塊的Z方向邊界面與未離散的封裝模塊的Z方向邊界面相接觸時(shí)，采用芯 片模塊Z方向的平均網(wǎng)格寬度來離散它。
3.根據(jù)權(quán)利要求2所述的堆疊式三維FPGA芯片的穩(wěn)態(tài)熱分析方法，其特征在于建立封裝模塊的熱傳導(dǎo)矩陣時(shí)，在封裝模塊內(nèi)部，用六面體形狀函數(shù)來建立有限元熱傳導(dǎo)矩陣；在 封裝模塊邊緣，用四面體形狀函數(shù)來建立有限元熱傳導(dǎo)矩陣，將這些矩陣聯(lián)合起來，建立全 局熱傳導(dǎo)矩陣。
全文摘要
本發(fā)明屬于電子設(shè)計(jì)自動(dòng)化技術(shù)領(lǐng)域，具體為一種堆疊式三維FPGA芯片的穩(wěn)態(tài)熱分析方法。本發(fā)明采用最小邊界法，僅僅需要最小邊界上的封裝熱模型，就可以精確估計(jì)片上的溫度和功耗，一旦能夠精確計(jì)算溫度，則可以基于現(xiàn)有機(jī)制來降低溫度。這種熱分析方法使得堆疊式三維FPGA芯片的熱分析準(zhǔn)確度更高，并簡(jiǎn)化分析流程和封裝模型。基于此堆疊式三維FPGA芯片的熱模型，將有限元方法作為基本的熱分析算法，提出了一種精確且有效的算法進(jìn)行堆疊式三維FPGA芯片的穩(wěn)態(tài)熱量分析，并且由于方便實(shí)現(xiàn)，可以快速應(yīng)用于現(xiàn)在的設(shè)計(jì)流程。
文檔編號(hào)G06F17/50GK101976281SQ201010509009
公開日2011年2月16日 申請(qǐng)日期2010年10月15日 優(yōu)先權(quán)日2010年10月15日
發(fā)明者余慧, 吳昊, 孫崢, 陳更生 申請(qǐng)人:復(fù)旦大學(xué)