專利名稱：：一種采用jtag方式的代碼下載系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
：本實(shí)用新型涉及芯片配置領(lǐng)域，尤其涉及一種采用JTAG方式的代碼下載系統(tǒng)。
背景技術(shù)：
：隨著通信行業(yè)、多媒體娛樂行業(yè)的快速發(fā)展，各種電子產(chǎn)品都加入了軟件的控制，這樣就引入了CPU，同時(shí)也就帶來了軟件代碼的下載。到目前為止，已有的軟件下栽實(shí)現(xiàn)方式主要有以下幾種①采用存儲器寫入設(shè)備直接將軟件代碼寫入到CPU或者存儲器中；②CPU中已經(jīng)含有引導(dǎo)程序，組裝之后通過數(shù)據(jù)線進(jìn)行下栽；③CPU中無引導(dǎo)程序，組裝之后通過仿真器進(jìn)行下載。本實(shí)用新型是對第③種實(shí)現(xiàn)方式的改進(jìn)和優(yōu)化?，F(xiàn)有技術(shù)中，大都是將仿真器和待下載的目標(biāo)芯片/目標(biāo)板一對一的連接，這樣一來，在同一時(shí)間只能向一個目標(biāo)芯片/目標(biāo)板下載，效率低。
實(shí)用新型內(nèi)容本實(shí)用新型所要解決的技術(shù)問題在于提供一種高效的代碼下載系統(tǒng)。為了解決上述技術(shù)問題，本實(shí)用新型提出一種采用JTAG方式的代碼下載系統(tǒng)，包括若干個目標(biāo)芯片及JTAG仿真器，所述若干個目標(biāo)芯片的接口均與所述JTAG仿真器的接口對應(yīng)連接，還包括選通電路；該選通電路的一端連接所述若干個目標(biāo)芯片的TDO接口，另一端連接所述JAG仿真器的TDO接口，以選通連接所述若干個目標(biāo)芯片中一個的TDO接口與所述JTAG仿真器的TDO接D。其中，所述選通電路為開關(guān)電路，所述開關(guān)電路通過其通斷控制所述若干目標(biāo)芯片的TDO接口與所述JTAG仿真器的TDO接口之間的選通連接?？蛇x的，所述開關(guān)電路為開關(guān)；每個所述目標(biāo)芯片對應(yīng)一個所述開關(guān)，每個開關(guān)連接其對應(yīng)目標(biāo)芯片的TDO接口與所述JTAG仿真器的TDO接口。另外，還包括控制器，并且所述JTAG仿真器所述選通電路為數(shù)據(jù)選擇器；該數(shù)據(jù)選擇器的多路輸入分別連接所述若干個目標(biāo)芯片的TDO接口，而其輸出則連接所述JTAG仿真器的TDO接口，其地址輸入連接所述控制器的輸出以接受選通信號。其中，所述JTAG仿真器的TMS接口與所述若干個目標(biāo)芯片的TMS接口連接；所述JTAG仿真器的TCK接口與所述若干個目標(biāo)芯片的TCK接口連接；所述JTAG仿真器的TRST接口與所述若干個目標(biāo)芯片的TRST接口連接。本實(shí)用新型中，由于一個仿真器連接多個目標(biāo)芯片，并且以其中一個目標(biāo)芯片的返回狀態(tài)作為全部目標(biāo)芯片的返回狀態(tài)，實(shí)現(xiàn)了同時(shí)向多個目標(biāo)芯片中下載代碼，提高了工作效率；從另一方面來說，在向多個目標(biāo)芯片下載代碼時(shí)，只利用了一個仿真器，而不用一對一的使用多個仿真器，也降低了生產(chǎn)成本。圖l是本實(shí)用新型一種采用JTAG方式的代碼下載系統(tǒng)的一個實(shí)施例的結(jié)構(gòu)示意圖2是本實(shí)用新型一種采用JTAG方式的代碼下載系統(tǒng)的另一個實(shí)施例的結(jié)構(gòu)示意圖。具體實(shí)施方式以下結(jié)合附圖對本實(shí)用新型進(jìn)行詳細(xì)闡述。參考圖1，圖示了本實(shí)用新型一種采用JTAG方式的代碼下載系統(tǒng)的一個實(shí)施例的結(jié)構(gòu)示意圖。如圖所示，包括JTAG仿真器IO、目標(biāo)芯片一ll、目標(biāo)芯片二12、目標(biāo)芯片三13，以及三個開關(guān)K1、K2、K3。其中，所述JTAG仿真器包括以下接口TCK:時(shí)鐘，提供給目標(biāo)芯片參考時(shí)鐘；TMS:模式選擇；TDI:數(shù)據(jù)輸入，用于傳遞數(shù)據(jù)和控制命令；TDO:數(shù)據(jù)輸出線，用于返回目標(biāo)芯片的狀態(tài)信息；TRST:測試復(fù)位，輸入引腳，低電平有效，用于復(fù)位所述目標(biāo)芯片；所述目標(biāo)芯片一IO、目標(biāo)芯片二ll、目標(biāo)芯片三13都是同型號芯片，其也包含上述TCK、TMS、TDI、TDO、TRST五個接口；其中，所述JTAG仿真器與所述目標(biāo)芯片一11、目標(biāo)芯片二12、目標(biāo)芯片三13的TCK、TMS、TRST均對應(yīng)連接，如圖所示。所述JTAG仿真器的TDI接口均與所述目標(biāo)芯片一11、目標(biāo)芯片二12、目標(biāo)芯片三13的TDI接口連4妄，如圖所示；所述目標(biāo)芯片一ll、目標(biāo)芯片二12、目標(biāo)芯片三13的TDO接口分別連接所述開關(guān)K1、K2、K3，而該開關(guān)K1、K2、K3的另一端又都連接至所述JTAG仿真器10的TDO接口。其工作過程為，經(jīng)由所述JTAG仿真器10的TDI接口向所述目標(biāo)芯片一11、目標(biāo)芯片二12、目標(biāo)芯片三13的TDI接口發(fā)送數(shù)據(jù)/命令；所述目標(biāo)芯片一11、目標(biāo)芯片二12、目標(biāo)芯片三13收到所述數(shù)據(jù)/命令后，則通過其TDO接口輸出狀態(tài)信號，也就是輸出對是否成功接收所述數(shù)據(jù)/命令、或成功執(zhí)行所述命令等返回確認(rèn)信息。這個信息，也是所述JTAG仿真器10再進(jìn)行下一次數(shù)據(jù)/命令的傳輸所需要的確認(rèn)信息。所述K1、K2、K3由人工控制進(jìn)行閉合，而閉合的開關(guān)所對應(yīng)的目標(biāo)芯片的TDO便被連接至所述JTAG仿真器10的TDO上，這樣就以所述接通的目標(biāo)芯片的接收狀態(tài)信息作為全部目標(biāo)芯片的狀態(tài)信息，向全部的目標(biāo)芯片中下載代碼。例如當(dāng)K2接通時(shí)，目標(biāo)芯片二12的TDO接口便與所述JTAG仿真器10的TDO接口連接；此時(shí)，所述目標(biāo)芯片二12所返回的狀態(tài)信息就作為全部目標(biāo)芯片的狀態(tài)信息進(jìn)行處理；比如，當(dāng)所述目標(biāo)芯片二12的TDO輸出表征接收數(shù)據(jù)/命令或執(zhí)行命令等成功的狀態(tài)信息時(shí)，所述JTAG仿真器10收到該信息后便認(rèn)為上一次向全部的目標(biāo)芯片中傳輸?shù)臄?shù)據(jù)/命令或執(zhí)行的命令成功，進(jìn)而其會進(jìn)行下一次的下載操作。相反，當(dāng)所述目標(biāo)芯片二12的TDO輸出表征接收數(shù)據(jù)/命令或執(zhí)行命令等失敗的狀態(tài)信息時(shí)，所述JTAG仿真器10收到該信息后便認(rèn)為上一次向全部的目標(biāo)芯片中傳輸?shù)臄?shù)據(jù)/命令或執(zhí)行的命令失敗，根據(jù)所述JTAG仿真器10內(nèi)部的程序設(shè)定，此時(shí)可以重新進(jìn)行上一次的下載操作，或者結(jié)束本批目標(biāo)芯片的代碼下載操作并提示錯誤信息等。5同理，當(dāng)開關(guān)K1、K3閉合情況類同，再次不進(jìn)行——闡述。參考圖2，圖示了本實(shí)用新型一種采用JTAG方式的代碼下載系統(tǒng)的另一個實(shí)施例的結(jié)構(gòu)示意圖。如圖所示，包括JTAG仿真器20、目標(biāo)芯片一21、目標(biāo)芯片二22、目標(biāo)芯片三23、目標(biāo)芯片四24、數(shù)據(jù)選擇器25、控制器26。其中，所述四個目標(biāo)芯片與所述JTAG仿真器20之間的連接，圖1與圖2中相同的部分可以參考圖l所示實(shí)施例的描述，下面僅就其不同之處進(jìn)行說明所述目標(biāo)芯片一21的TDO接口連接所述數(shù)據(jù)選擇器25的數(shù)據(jù)輸入接口DO,所述目標(biāo)芯片二22的TDCM妻口連接所述數(shù)據(jù)選擇器25的數(shù)據(jù)輸入接口Dl，所述目標(biāo)芯片三23的TDO"^口連接所述數(shù)據(jù)選擇器25的數(shù)據(jù)輸入接口D2,所述目標(biāo)芯片四24的TDO接口連接所述數(shù)據(jù)選擇器25的數(shù)據(jù)輸入接口D3。所述數(shù)據(jù)選擇器25的輸出接口Y連接所述JTAG仿真器20的TDO接口；而所述數(shù)據(jù)選擇器25的地址輸入口A0、Al連接控制器26。其工作過程為，所述JTAG仿真器20通過其TDI接口向所述四個目標(biāo)芯片的TDI接口傳輸數(shù)據(jù)或命令。所述四個目標(biāo)芯片如果成功接收到所述數(shù)據(jù)或命令，則通過其TDO接口返回正常的確認(rèn)狀態(tài)信息表示其成功的接收到所述數(shù)據(jù)或成功的執(zhí)行所述命令，或返回失敗的狀態(tài)信息表示其接收或執(zhí)行失?。欢鏊膫€目標(biāo)芯片的TDO返回的狀態(tài)信息均輸入至所述數(shù)據(jù)選擇器25。該lt據(jù)選擇器25通過其地址口A0、Al接收來自所述控制器26的地址數(shù)據(jù)，并才艮據(jù)該地址數(shù)據(jù)選擇所述DO~D3四個輸入中的一個作為Y輸出接口的輸出數(shù)據(jù)輸出至所述JTAG仿真器20，作為所述四個目標(biāo)芯片的返回狀態(tài)信息。所述地址口A0、A1的地址信息與所述數(shù)據(jù)輸入口D0D4的對應(yīng)真值表的一個例子如下表<table>tableseeoriginaldocumentpage6</column></row><table>從上表中便可以看出，若控制器26希望以目標(biāo)芯片三23的返回狀態(tài)信息作為全部目標(biāo)芯片的狀態(tài)信息，則其向所述地址口A0、Al輸出1、0信號，即可選定所述D2數(shù)據(jù)輸入口的輸入數(shù)據(jù)作為輸出Y的數(shù)據(jù)輸入至所述JTAG仿真器20中。需要說明的是，對于所述數(shù)據(jù)選擇器25及控制器26上的剩余接口(未示出)，由于均是常規(guī)應(yīng)用，因而不再做進(jìn)一步的說明。另外，本具體實(shí)施方式中通過選通電路將所述若千個目標(biāo)芯片中的一個的TDO輸出狀態(tài)信息作為全部的目標(biāo)芯片的狀態(tài)信息，其目的是當(dāng)一個目標(biāo)芯片無法上電運(yùn)行時(shí)(也就無法進(jìn)行代碼下載)，也就沒有返回狀態(tài)信息，因而其TDO輸出不能作為全部的目標(biāo)芯片的返回狀態(tài)信息，所以可以再次進(jìn)行選通切換使用其它的目標(biāo)芯片的TDO輸出返回狀態(tài)信息作為全部目標(biāo)芯片的返回狀態(tài)信息。以上所揭露的僅為本實(shí)用新型一種較佳實(shí)施例而已，當(dāng)然不能以此來限定本實(shí)用新型之權(quán)利范圍，因此依本實(shí)用新型權(quán)利要求所作的等同變化，仍屬本實(shí)用新型所涵蓋的范圍。權(quán)利要求1、一種采用JTAG方式的代碼下載系統(tǒng)，包括若干個目標(biāo)芯片及JTAG仿真器，所述若干個目標(biāo)芯片的接口均與所述JTAG仿真器的接口對應(yīng)連接，其特征在于還包括選通電路；該選通電路的一端連接所述若干個目標(biāo)芯片的TDO接口，另一端連接所述JTAG仿真器的TDO接口，以選通連接所述若干個目標(biāo)芯片中一個的TDI接口與所述JTAG仿真器的TDI接口。2、根據(jù)權(quán)利要求1所述的代碼下載系統(tǒng)，其特征在于，所述選通電路為開關(guān)電路，所述開關(guān)電路通過其通斷控制所述若干目標(biāo)芯片的TDI接口與所述JTAG仿真器的TDI接口之間的選通連接。3、根據(jù)權(quán)利要求2所述的代碼下載系統(tǒng)，其特征在于，所述開關(guān)電路為開關(guān)；每個所述目標(biāo)芯片對應(yīng)一個所述開關(guān)，每個開關(guān)連接其對應(yīng)目標(biāo)芯片的TDO接口與所述JTAG仿真器的TDO接口。4、根據(jù)權(quán)利要求1所述的代碼下載系統(tǒng)，其特征在于，還包括控制器，并且所述JTAG仿真器所述選通電路為數(shù)據(jù)選擇器；該數(shù)據(jù)選擇器的多路輸入分別連接所述若干個目標(biāo)芯片的TDO接口，而其輸出則連接所述JTAG仿真器的TDO接口，其地址輸入連接所述控制器的輸出以接受選通信號。5、根據(jù)權(quán)利要求1至4中任一項(xiàng)所述的代碼下載系統(tǒng)，其特征在于，所述JTAG仿真器的TMS接口與所述若干個目標(biāo)芯片的TMS接口連接；所述JTAG仿真器的TCK接口與所述若干個目標(biāo)芯片的TCK接口連接；所述JTAG仿真器的TRST接口與所述若干個目標(biāo)芯片的TRST接口連接。專利摘要本實(shí)用新型公開了一種采用JTAG方式的代碼下載系統(tǒng)，包括若干個目標(biāo)芯片及JTAG仿真器，所述若干個目標(biāo)芯片的接口均與所述JTAG仿真器的接口對應(yīng)連接，還包括選通電路；該選通電路的一端連接所述若干個目標(biāo)芯片的TDO接口，另一端連接所述JTAG仿真器的TDO接口，以選通連接所述若干個目標(biāo)芯片中一個的TDI接口與所述JTAG仿真器的TDI接口。本實(shí)用新型中，由于一個仿真器連接多個目標(biāo)芯片，并且以其中一個目標(biāo)芯片的返回狀態(tài)作為全部目標(biāo)芯片的返回狀態(tài)，實(shí)現(xiàn)了同時(shí)向多個目標(biāo)芯片中下載代碼，提高了工作效率。文檔編號G06F13/40GK201378317SQ20092002418公開日2010年1月6日申請日期2009年3月26日優(yōu)先權(quán)日2009年3月26日發(fā)明者琦王,馬寅中申請人:青島海信移動通信技術(shù)股份有限公司