專利名稱：集成傳輸電路與方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)一種集成傳輸電路與方法，特別是一種將多種應(yīng)用電路集成于一芯片的集成傳輸電路與方法。
背景技術(shù)：
高速外設(shè)元件互連總線(peripheral component interconnect express, PCI express)是一種成熟的高速傳輸接口，其具有消耗功率低、傳輸效能高、所需的接腳數(shù)(pin count)少等優(yōu)點(diǎn)。目前市面上的計(jì)算機(jī)系統(tǒng)(如，筆記本型計(jì)算機(jī)或桌上型計(jì)算機(jī))，大多具有支持 PCI express接口的功能。而多種的應(yīng)用電路，例如10/100Mbit以太網(wǎng)絡(luò)芯片、Gigabit 以太網(wǎng)絡(luò)芯片...等，皆可通過(guò)PCI express接口與計(jì)算機(jī)系統(tǒng)的芯片組做連接。然而，以 目前的技術(shù)，各個(gè)應(yīng)用電路是分別地設(shè)計(jì)專屬的PCI express接口來(lái)與芯片組進(jìn)行連接，且 芯片組也必需考慮產(chǎn)品上應(yīng)用電路的數(shù)目，相對(duì)應(yīng)地設(shè)計(jì)多個(gè)PCI express接口來(lái)耦接至 不同的應(yīng)用電路上。如此一來(lái)，將造成芯片組的設(shè)計(jì)成本增加。再者，加上計(jì)算機(jī)系統(tǒng)主機(jī) 板尺寸的限制，PCI express的連接端口(port)數(shù)目的增加，使得必須擴(kuò)大計(jì)算機(jī)主機(jī)板 的尺寸，不符合電子產(chǎn)品朝向輕薄化發(fā)展的趨勢(shì)。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提出一種集成傳輸電路與方法。通過(guò)本發(fā)明所提出的電路或方 法可減少PCI express連接端口的使用數(shù)目，并可同時(shí)縮小計(jì)算機(jī)主機(jī)板的板材尺寸。本發(fā)明提出一種集成傳輸電路，通過(guò)傳輸接口以傳輸輸出數(shù)據(jù)，該集成傳輸電路 包含第一應(yīng)用電路、第二應(yīng)用電路、媒體存取控制電路及物理層電路。第一應(yīng)用電路用以 接收并處理第一數(shù)據(jù)以輸出第一處理數(shù)據(jù)。第二應(yīng)用電路用以接收并處理第二數(shù)據(jù)以輸出 第二處理數(shù)據(jù)。媒體存取控制電路耦接至第一應(yīng)用電路與第二應(yīng)用電路，用以對(duì)第一處理 數(shù)據(jù)與第二處理數(shù)據(jù)進(jìn)行編碼，以輸出編碼數(shù)據(jù)。物理層電路耦接至媒體存取控制電路，接 收編碼數(shù)據(jù)以輸出該輸出數(shù)據(jù)至傳輸接口。其中，媒體存取控制電路交互編碼第一處理數(shù) 據(jù)與第二處理數(shù)據(jù)以輸出編碼數(shù)據(jù)至物理層電路。本發(fā)明亦提出一種集成傳輸方法，通過(guò)傳輸接口以傳輸輸出數(shù)據(jù)，包含下列步驟 接收并處理第一數(shù)據(jù)以輸出第一處理數(shù)據(jù)；接收并處理第二數(shù)據(jù)以輸出第二處理數(shù)據(jù)；提 供媒體存取控制電路，交互編碼第一處理數(shù)據(jù)與第二處理數(shù)據(jù)，而輸出編碼數(shù)據(jù)；耦接物理 層電路至媒體存取控制電路，接收編碼數(shù)據(jù)以輸出該輸出數(shù)據(jù)至傳輸接口。有關(guān)本發(fā)明的較佳實(shí)施例及其功效，茲配合圖式說(shuō)明如后。


圖1為本發(fā)明集成傳輸電路的第一實(shí)施例示意圖。圖2為本發(fā)明集成傳輸電路的第二實(shí)施例示意圖。
圖3為本發(fā)明集成傳輸電路的第三實(shí)施例示意圖。圖4為本發(fā)明集成傳輸電路的第四實(shí)施例示意圖。圖5為本發(fā)明集成傳輸方法的流程圖。[主要元件標(biāo)號(hào)說(shuō)明]1 集成傳輸電路10:第一應(yīng)用電路20:第二應(yīng)用電路30:媒體存取控制電路32:第一緩沖器34:第二緩沖器40:物理層電路50:傳輸接口60 芯片組61、62、63 連接端口70:第三應(yīng)用電路80:中央處理單元
具體實(shí)施例方式請(qǐng)參照「圖1」，該圖所示為本發(fā)明集成傳輸電路的第一實(shí)施例示意圖。本發(fā)明所 提出的集成傳輸電路1，通過(guò)傳輸接口 50以傳輸輸出數(shù)據(jù)，該集成傳輸電路1包含第一應(yīng) 用電路10、第二應(yīng)用電路20、媒體存取控制電路30、物理層電路40。第一應(yīng)用電路10用以接收并處理第一數(shù)據(jù)Sil以輸出第一處理數(shù)據(jù)Spl。第二應(yīng) 用電路20用以接收并處理第二數(shù)據(jù)Si2以輸出第二處理數(shù)據(jù)Sp2。以一實(shí)施例而言，第一應(yīng) 用電路10可為卡片閱讀機(jī)電路(card reader)，第二應(yīng)用電路20可為以太網(wǎng)絡(luò)(10M/100M/ Giga bit Ethernet)控制器。或者，第一應(yīng)用電路10可為以太網(wǎng)絡(luò)控制器，第二應(yīng)用電路 20可為無(wú)線網(wǎng)絡(luò)(WLAN)控制器等。需注意的是，第一應(yīng)用電路10與第二應(yīng)用電路20在功 能上是不相同的。媒體存取控制(media access control, MAC)電路30耦接至第一應(yīng)用電路10與 第二應(yīng)用電路20，用以對(duì)第一處理數(shù)據(jù)Spl與第二處理數(shù)據(jù)Sp2進(jìn)行編碼，進(jìn)而輸出編碼數(shù) 據(jù)Se。物理層(physical layer,PHY)電路40耦接至媒體存取控制電路30，接收編碼數(shù)據(jù) Se后將輸出數(shù)據(jù)Sout輸出至傳輸接口 50。依據(jù)一實(shí)施例，傳輸接口 50可為高速外設(shè)元件 互連總線(peripheralcomponent interconnect express, PCI express)傳輸接口。且物 理層電路40將輸出數(shù)據(jù)Sout通過(guò)傳輸接口 50傳輸至芯片組(chipSet)60。為了方便說(shuō) 明，下面的實(shí)施例中，傳輸接口 50是以PCI express傳輸接口做描述，但本發(fā)明并不以此為 限，亦可以其它種類的傳輸接口進(jìn)行數(shù)據(jù)的傳輸。如「圖1」所示，本發(fā)明揭露了一種具有多個(gè)不同功能的應(yīng)用電路，其共享一個(gè)媒體存取控制電路30與一個(gè)物理層電路40的技術(shù)，來(lái)達(dá)到節(jié)省接口重復(fù)使用的功效。此外， 本發(fā)明利用PCI express傳輸接口規(guī)格可同時(shí)支持多種功能(function)的定義，因此，將 共同使用PCI express傳輸接口的應(yīng)用電路集成于同一顆控制芯片內(nèi)，也就是說(shuō)，第一應(yīng)用電路10與第二應(yīng)用電路20是設(shè)置于同一芯片中。如此一來(lái)，原本每一個(gè)應(yīng)用電路都需要 有一組PCI express的媒體存取控制電路與物理層電路的作法，可通過(guò)集成的方式，共享同 一組媒體存取控制電路30與物理層電路40來(lái)節(jié)省電路布局或IC設(shè)計(jì)所需的面積。再者，可在PCI express的協(xié)議(protocol)進(jìn)行裝置配置 (deviceconfiguration)機(jī)制時(shí)，向上層的芯片組60宣告此裝置(亦即，集成第一應(yīng)用電 路10與第二應(yīng)用電路20的芯片)擁有多個(gè)功能。如此一來(lái)，不同的應(yīng)用電路即可集成在 一顆控制芯片內(nèi)，且僅使用到一個(gè)PCI Express連接端口，將可大幅減少PCI Express連接 端口所使用的數(shù)目。另外，依據(jù)本發(fā)明的一實(shí)施例，為了能夠順利地將第一處理數(shù)據(jù)Spl與第二處理數(shù)據(jù)Sp2傳送至芯片組，媒體存取控制電路30交互地編碼第一處理數(shù)據(jù)Spl與第二處理數(shù) 據(jù)Sp2以輸出符合PCI Express規(guī)范的編碼數(shù)據(jù)Se至物理層電路40。舉例說(shuō)明，假設(shè)第 一應(yīng)用電路10為卡片閱讀機(jī)電路，而第二應(yīng)用電路20為以太網(wǎng)絡(luò)控制器。因此，第一處理 數(shù)據(jù)Spl為存儲(chǔ)卡存取數(shù)據(jù)，而第二處理數(shù)據(jù)Sp2為網(wǎng)絡(luò)傳輸數(shù)據(jù)。由于本發(fā)明提出第一 應(yīng)用電路10與第二應(yīng)用電路20共享同一組媒體存取控制電路30與物理層電路40，所以 媒體存取控制電路30與物理層電路40需處理存儲(chǔ)卡存取數(shù)據(jù)與網(wǎng)絡(luò)傳輸數(shù)據(jù)。當(dāng)上層芯 片組60排定工作調(diào)度后，媒體存取控制電路30會(huì)于第一時(shí)間周期內(nèi)進(jìn)行存儲(chǔ)卡存取數(shù)據(jù) 的編碼，于第二時(shí)間周期內(nèi)進(jìn)行網(wǎng)絡(luò)傳輸數(shù)據(jù)的編碼，并將編碼數(shù)據(jù)Se傳送至物理層電路 40。接著，編碼數(shù)據(jù)Se經(jīng)由物理層電路40轉(zhuǎn)換為符合PCI Express傳輸接口的輸出信號(hào)， 并傳送至芯片組60。如此一來(lái)，芯片組60即可收到包含存儲(chǔ)卡存取數(shù)據(jù)與網(wǎng)絡(luò)傳輸數(shù)據(jù)的 輸出數(shù)據(jù)，進(jìn)行相對(duì)應(yīng)的處理。另外，請(qǐng)注意，為了使媒體存取控制電路30能夠交互地處理 處理存儲(chǔ)卡存取數(shù)據(jù)及網(wǎng)絡(luò)傳輸數(shù)據(jù)，依據(jù)一實(shí)施例，可設(shè)置仲裁器(Arbiter)或多工器 于媒體存取控制電路30與應(yīng)用電路(10、20)之間，來(lái)選擇性地輸出控制存儲(chǔ)卡存取數(shù)據(jù)或 輸出網(wǎng)絡(luò)傳輸數(shù)據(jù)至媒體存取控制電路30。此外，本發(fā)明的集成傳輸電路亦可依據(jù)電路的使用狀況，來(lái)關(guān)閉應(yīng)用電路的電源， 以達(dá)到省電的功效。舉例來(lái)說(shuō)，假設(shè)第一應(yīng)用電路10為無(wú)線網(wǎng)絡(luò)芯片，而第二應(yīng)用電路20 為以太網(wǎng)絡(luò)控制器。當(dāng)使用者在使用無(wú)線網(wǎng)絡(luò)芯片進(jìn)行無(wú)線上網(wǎng)時(shí)，第一應(yīng)用電路10是被 致能的，而第二應(yīng)用電路20可關(guān)閉(或禁能)其電源，例如關(guān)閉第二應(yīng)用電路20中物理層 的電源，或關(guān)閉頻率信號(hào)，以達(dá)到電源管理及省電的功效。當(dāng)然，本發(fā)明的第一應(yīng)用電路10 與第二應(yīng)用電路20的搭配種類并不以上述為限，應(yīng)用電路亦可為顯示控制芯片，DVD控制 芯片，音效控制芯片或網(wǎng)絡(luò)攝影機(jī)(web cam)控制芯片...等，來(lái)進(jìn)行搭配。請(qǐng)參照「圖2」，該圖所示為本發(fā)明集成傳輸電路的第二實(shí)施例示意圖。于第二實(shí) 施例中，媒體存取控制電路30為了配合所耦接的第一應(yīng)用電路10與第二應(yīng)用電路20，可 包含第一緩沖器32與第二緩沖器34。第一緩沖器32可用以緩沖第一應(yīng)用電路10所輸出 的第一處理數(shù)據(jù)Spl，而第二緩沖器34可用以緩沖第二應(yīng)用電路20所輸出的第二處理數(shù) 據(jù)Sp2。媒體存取控制電路30可分別由第一緩沖器32讀取第一處理數(shù)據(jù)Spl以進(jìn)行編碼， 而由第二緩沖器34讀取第二處理數(shù)據(jù)Sp2以進(jìn)行編碼。此外，若媒體存取控制電路30所 耦接的應(yīng)用電路不只兩個(gè)，那么緩沖器的數(shù)目可配合應(yīng)用電路的數(shù)目而增加設(shè)置。舉例說(shuō) 明，若應(yīng)用電路多增加第三應(yīng)用電路及第四電路，而耦接于媒體存取控制電路30，因此媒體 存取控制電路30可還包含第三緩沖器及第四緩沖器而與之對(duì)應(yīng)，以此類推。
請(qǐng)參照「圖3」，該圖所示為本發(fā)明集成傳輸電路的第三實(shí)施例示意圖。第三實(shí)施 例中說(shuō)明應(yīng)用電路不僅僅只有兩個(gè)的情況，于第三實(shí)施例中還包含了第三應(yīng)用電路70。第 三應(yīng)用電路70用以接收并處理第三數(shù)據(jù)Si3以輸出第三處理數(shù)據(jù)Sp3，且媒體存取控制電 路30還耦接至第三應(yīng)用電路70，且交互地編碼第一處理數(shù)據(jù)Spl、第二處理數(shù)據(jù)Sp2與第 三處理數(shù)據(jù)Sp3，而輸出編碼數(shù)據(jù)Se至物理層電路40。其中，第一應(yīng)用電路10可為卡片閱 讀機(jī)電路，第二應(yīng)用電路20可為網(wǎng)絡(luò)控制器，第三應(yīng)用電路70可為顯示控制器。由第三實(shí) 施例可知，通過(guò)本發(fā)明所提出的集成傳輸電路，可將多種應(yīng)用電路同時(shí)集成于同一顆芯片 中，而共享同一組媒體存取控制電路30與物理層電路40，且僅使用一個(gè)PCI Express連接 端口耦接至芯片組上。 請(qǐng)參照「圖4」，該圖所示為本發(fā)明集成傳輸電路的第四實(shí)施例示意圖。第四實(shí)施 例以計(jì)算機(jī)系統(tǒng)架構(gòu)為例作說(shuō)明，計(jì)算機(jī)系統(tǒng)中具有中央處理單元(CPU)80。如圖所示，芯 片組60具有三個(gè)PCI Express連接端口 61 63。在本實(shí)施例中，PCI Express芯片組60 可為一般所稱的根聯(lián)合體(rootcomplex)。本發(fā)明所提出的集成傳輸電路1將集成第一應(yīng) 用電路10、第二應(yīng)用電路20與第三應(yīng)用電路70，假設(shè)分別為卡片閱讀機(jī)電路、網(wǎng)絡(luò)控制器、 顯示控制器。于計(jì)算機(jī)系統(tǒng)中(如筆記本型計(jì)算機(jī))，第一應(yīng)用電路10可為內(nèi)建的卡片 閱讀機(jī)控制芯片，用以耦接多種不同格式的存儲(chǔ)卡；第二應(yīng)用電路20可為內(nèi)建的網(wǎng)絡(luò)控制 芯片(可為以太網(wǎng)絡(luò)芯片及/或802. 11無(wú)線網(wǎng)絡(luò)芯片)，用以耦接網(wǎng)絡(luò)線或接收無(wú)線網(wǎng)絡(luò) 數(shù)據(jù)；第三應(yīng)用電路70可為顯示控制芯片，用以耦接顯示器而產(chǎn)生影像控制信號(hào)。由「圖4」可知，通過(guò)本發(fā)明所提出的集成傳輸電路1可集成多種不同功能的應(yīng)用 電路，而共享同一組媒體存取控制電路30與物理層電路40，且僅使用一個(gè)PCI Express連 接端口 61。通過(guò)PCI Express傳輸接口 50將輸出數(shù)據(jù)輸出至芯片組60，再由芯片組60往 更上層傳輸至中央處理單元80，并由中央處理單元80處理各個(gè)應(yīng)用電路的相關(guān)數(shù)據(jù)，使得 各個(gè)應(yīng)用電路可正常運(yùn)作。請(qǐng)參照「圖5」，該圖所示為集成傳輸方法的流程圖。本發(fā)明所提出的集成傳輸方 法，通過(guò)傳輸接口以傳輸輸出數(shù)據(jù)，包含下列步驟。步驟SlO 接收并處理第一數(shù)據(jù)以輸出第一處理數(shù)據(jù)。步驟S20 接收并處理第二數(shù)據(jù)以輸出第二處理數(shù)據(jù)。步驟S30 提供媒體存取控制電路，交互地編碼第一處理數(shù)據(jù)與第二處理數(shù)據(jù)，而 輸出編碼數(shù)據(jù)。步驟S40 耦接物理層電路至媒體存取控制電路，接收該編碼數(shù)據(jù)以輸出輸出數(shù) 據(jù)至傳輸接口。在步驟SlO中，依據(jù)一實(shí)施例，第一處理數(shù)據(jù)可由卡片閱讀機(jī)電路所產(chǎn)生，第二處 理數(shù)據(jù)可由以太網(wǎng)絡(luò)控制器所產(chǎn)生?；蛘撸谝惶幚頂?shù)據(jù)由以太網(wǎng)絡(luò)控制器所產(chǎn)生，第二處 理數(shù)據(jù)由無(wú)線網(wǎng)絡(luò)控制器所產(chǎn)生。此外，在本發(fā)明中，第一處理數(shù)據(jù)與第二處理數(shù)據(jù)是由同 一芯片所產(chǎn)生。在步驟S30中，依據(jù)一實(shí)施例，媒體存取控制電路還包含第一緩沖器用以緩沖第 一處理數(shù)據(jù)，第二緩沖器用以緩沖第二處理數(shù)據(jù)，媒體存取控制電路可由第一緩沖器讀取 第一處理數(shù)據(jù)以進(jìn)行編碼，且可由第二緩沖器讀取第二處理數(shù)據(jù)以進(jìn)行編碼。且所輸出的 編碼數(shù)據(jù)是符合該傳輸接口的規(guī)范，假設(shè)，該傳輸接口為PCI Express傳輸接口時(shí)，媒體存取控制電路所輸出的編碼數(shù)據(jù)是符合PCI Express傳輸接口的規(guī)范。除上述步驟外，可包含下列步驟接收并處理第三數(shù)據(jù)以輸出第三處理數(shù)據(jù)；通過(guò)媒體存取控制電路交互地編碼第一、第二與第三處理數(shù)據(jù)，而輸出編碼數(shù)據(jù)。其中，第一 處理數(shù)據(jù)可由卡片閱讀機(jī)電路所產(chǎn)生，第二處理數(shù)據(jù)可由網(wǎng)絡(luò)控制器所產(chǎn)生，第三處理數(shù) 據(jù)可由顯示控制器所產(chǎn)生。此外，在本發(fā)明的集成傳輸方法中，若不需處理第一數(shù)據(jù)時(shí)，可 更進(jìn)一步地停止接收與停止處理第一數(shù)據(jù)，以達(dá)到省電的功效。綜上所述，本發(fā)明提供了一種集成式的傳輸電路，包含了多種不同種類的應(yīng)用 電路，例如卡片閱讀機(jī)電路、以太網(wǎng)絡(luò)(10M/100M/Giga bit Ethernet)控制器、無(wú)線網(wǎng) 絡(luò)控制器、顯示控制芯片、DVD控制芯片、音效控制芯片或網(wǎng)絡(luò)攝影機(jī)(web cam)控制芯 片...等。且該些應(yīng)用電路共享同一個(gè)媒體存取控制電路與同一個(gè)物理層電路來(lái)傳送數(shù)據(jù) 至計(jì)算機(jī)系統(tǒng)的芯片組上。如此一來(lái)，可節(jié)省電路布局或IC設(shè)計(jì)所需的面積。此外，本發(fā) 明的集成式的傳輸電路亦具電源管理的功能，當(dāng)某個(gè)應(yīng)用電路不需被執(zhí)行時(shí)，可將其電源 關(guān)閉，以降低功率消耗。雖然本發(fā)明的技術(shù)內(nèi)容已經(jīng)以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明， 任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神所作些許的更動(dòng)與潤(rùn)飾，皆應(yīng)涵蓋于本發(fā)明 的范疇內(nèi)，因此本發(fā)明的保護(hù)范圍當(dāng)視所附的權(quán)利要求范圍所界定者為準(zhǔn)。
權(quán)利要求
一種集成傳輸電路，通過(guò)傳輸接口以傳輸輸出數(shù)據(jù)，該集成傳輸電路包含第一應(yīng)用電路，用以接收并處理第一數(shù)據(jù)以輸出第一處理數(shù)據(jù)；第二應(yīng)用電路，用以接收并處理第二數(shù)據(jù)以輸出第二處理數(shù)據(jù)；媒體存取控制電路，耦接至該第一應(yīng)用電路與該第二應(yīng)用電路，用以對(duì)該第一處理數(shù)據(jù)與該第二處理數(shù)據(jù)進(jìn)行編碼，以輸出編碼數(shù)據(jù)；以及物理層電路，耦接至該媒體存取控制電路，接收該編碼數(shù)據(jù)以輸出該輸出數(shù)據(jù)至該傳輸接口；其中，該第一應(yīng)用電路與該第二應(yīng)用電路的功能不同；且該媒體存取控制電路交互地編碼該第一處理數(shù)據(jù)與該第二處理數(shù)據(jù)以輸出該編碼數(shù)據(jù)至該物理層電路。
2.根據(jù)權(quán)利要求1所述的集成傳輸電路，其中該第一應(yīng)用電路為卡片閱讀機(jī)電路，該 第二應(yīng)用電路為以太網(wǎng)絡(luò)控制器。
3.根據(jù)權(quán)利要求1所述的集成傳輸電路，其中該第一應(yīng)用電路為以太網(wǎng)絡(luò)控制器，該 第二應(yīng)用電路為無(wú)線網(wǎng)絡(luò)控制器。
4.根據(jù)權(quán)利要求1所述的集成傳輸電路，其中當(dāng)該第一應(yīng)用電路未被使用時(shí)，禁能該 第一應(yīng)用電路。
5.根據(jù)權(quán)利要求1所述的集成傳輸電路，還包含第三應(yīng)用電路，用以接收并處理第三數(shù)據(jù)以輸出第三處理數(shù)據(jù)；其中，該媒體存取控制電路還耦接至該第三應(yīng)用電路，且交互編碼該第一、該第二與該 第三處理數(shù)據(jù)以輸出該編碼數(shù)據(jù)至該物理層電路。
6.根據(jù)權(quán)利要求5所述的集成傳輸電路，其中該第一應(yīng)用電路為卡片閱讀機(jī)電路，該 第二應(yīng)用電路為網(wǎng)絡(luò)控制器，該第三應(yīng)用電路為顯示控制器。
7.根據(jù)權(quán)利要求1所述的集成傳輸電路，其中該第一應(yīng)用電路與該第二應(yīng)用電路被設(shè) 置于同一芯片中。
8.根據(jù)權(quán)利要求1所述的集成傳輸電路，其中該媒體存取控制電路包含第一緩沖器，用以緩沖該第一處理數(shù)據(jù)；以及第二緩沖器，用以緩沖該第二處理數(shù)據(jù)；其中，該媒體存取控制電路由該第一緩沖器讀取該第一處理數(shù)據(jù)以進(jìn)行編碼，且該媒 體存取控制電路由該第二緩沖器讀取該第二處理數(shù)據(jù)以進(jìn)行編碼。
9.根據(jù)權(quán)利要求1所述的集成傳輸電路，其中該傳輸接口為PCIExpress傳輸接口。
10.根據(jù)權(quán)利要求1所述的集成傳輸電路，其中該物理層電路將該輸出數(shù)據(jù)通過(guò)該傳 輸接口傳輸至芯片組。
11.一種集成傳輸方法，通過(guò)傳輸接口以傳輸輸出數(shù)據(jù)，包含下列步驟接收并處理第一數(shù)據(jù)以輸出第一處理數(shù)據(jù)；接收并處理第二數(shù)據(jù)以輸出第二處理數(shù)據(jù)；提供媒體存取控制電路，交互地編碼該第一處理數(shù)據(jù)與該第二處理數(shù)據(jù)，而輸出編碼 數(shù)據(jù)；以及耦接物理層電路至該媒體存取控制電路，接收該編碼數(shù)據(jù)以輸出該輸出數(shù)據(jù)至該傳輸 接口。
12.根據(jù)權(quán)利要求11所述的集成傳輸方法，其中該第一處理數(shù)據(jù)是由卡片閱讀機(jī)電路所產(chǎn)生，該第二處理數(shù)據(jù)是由以太網(wǎng)絡(luò)控制器所產(chǎn)生。
13.根據(jù)權(quán)利要求11所述的集成傳輸方法，其中該第一處理數(shù)據(jù)是由以太網(wǎng)絡(luò)控制器 所產(chǎn)生，該第二處理數(shù)據(jù)是由無(wú)線網(wǎng)絡(luò)控制器所產(chǎn)生。
14.根據(jù)權(quán)利要求11所述的集成傳輸方法，還包含下列步驟停止接收并停止處理該第一數(shù)據(jù)。
15.根據(jù)權(quán)利要求11所述的集成傳輸方法，還包含下列步驟接收并處理第三數(shù)據(jù)以輸出第三處理數(shù)據(jù)；以及通過(guò)該媒體存取控制電路交互編碼該第一、該第二與該第三處理數(shù)據(jù)，而輸出該編碼 數(shù)據(jù)。
16.根據(jù)權(quán)利要求15所述的集成傳輸方法，其中該第一處理數(shù)據(jù)是由卡片閱讀機(jī)電路 所產(chǎn)生，該第二處理數(shù)據(jù)是由網(wǎng)絡(luò)控制器所產(chǎn)生，該第三處理數(shù)據(jù)是由顯示控制器所產(chǎn)生。
17.根據(jù)權(quán)利要求11所述的集成傳輸方法，其中該第一處理數(shù)據(jù)與該第二處理數(shù)據(jù)是 由同一芯片所產(chǎn)生。
18.根據(jù)權(quán)利要求11所述的集成傳輸方法，其中該媒體存取控制電路包含第一緩沖器，用以緩沖該第一處理數(shù)據(jù)；以及第二緩沖器，用以緩沖該第二處理數(shù)據(jù)；其中，該媒體存取控制電路由該第一緩沖器讀取該第一處理數(shù)據(jù)以進(jìn)行編碼，且該媒 體存取控制電路由該第二緩沖器讀取該第二處理數(shù)據(jù)以進(jìn)行編碼。
19.根據(jù)權(quán)利要求11所述的集成傳輸方法，其中該傳輸接口為PCIExpress傳輸接口。
20.根據(jù)權(quán)利要求11所述的集成傳輸方法，其中該物理層電路將該輸出數(shù)據(jù)通過(guò)該傳 輸接口傳輸至芯片組。
全文摘要
一種集成傳輸電路與方法，通過(guò)傳輸接口以傳輸輸出數(shù)據(jù)至芯片組，該集成傳輸電路包含第一應(yīng)用電路、第二應(yīng)用電路、媒體存取控制電路及物理層電路。第一應(yīng)用電路用以接收并處理第一數(shù)據(jù)以輸出第一處理數(shù)據(jù)。第二應(yīng)用電路用以接收并處理第二數(shù)據(jù)以輸出第二處理數(shù)據(jù)。媒體存取控制電路耦接至第一應(yīng)用電路與第二應(yīng)用電路，用以對(duì)第一處理數(shù)據(jù)與第二處理數(shù)據(jù)進(jìn)行編碼，以輸出編碼數(shù)據(jù)。物理層電路耦接至媒體存取控制電路，接收編碼數(shù)據(jù)以輸出該輸出數(shù)據(jù)至該傳輸接口。其中，第一應(yīng)用電路與該第二應(yīng)用電路的功能不同；且媒體存取控制電路交互編碼第一處理數(shù)據(jù)與第二處理數(shù)據(jù)以輸出編碼數(shù)據(jù)至物理層電路。
文檔編號(hào)G06F13/40GK101807175SQ20091000413
公開(kāi)日2010年8月18日 申請(qǐng)日期2009年2月12日 優(yōu)先權(quán)日2009年2月12日
發(fā)明者吳健豪, 林財(cái)?shù)? 簡(jiǎn)志清 申請(qǐng)人:瑞昱半導(dǎo)體股份有限公司