專利名稱：有效利用電子系統(tǒng)中的處理器高速緩存器的方法
技術(shù)領(lǐng)域：
本發(fā)明總體上涉及用于有效實(shí)現(xiàn)電子系統(tǒng)的技術(shù)，更具體而 言，涉及用于有效利用電子系統(tǒng)中的處理器高速緩存器的方法。
背景技術(shù)：
用于有效實(shí)現(xiàn)電子系統(tǒng)的開(kāi)發(fā)技術(shù)是當(dāng)前電子系統(tǒng)的設(shè)計(jì)者和生產(chǎn)者深切關(guān)注的事項(xiàng)。然而，有凌丈實(shí)J見(jiàn)電子系統(tǒng)可能乂于系統(tǒng)i殳 計(jì)者提出了嚴(yán)重的挑戰(zhàn)。例如，隨著人們對(duì)增長(zhǎng)的系統(tǒng)功能和性能 的要求的才是高，會(huì)需要更多的系統(tǒng)處理能力和需要附加的硬件資 源。由于增長(zhǎng)的制造成本和低效的操作，處理或硬件需求的增長(zhǎng)還 會(huì)導(dǎo)致相應(yīng)的不利經(jīng)濟(jì)影響。另外，用于處理各種先進(jìn)操作的系統(tǒng)能力的提高會(huì)給系統(tǒng)用戶 帶來(lái)更多好處，但也會(huì)對(duì)各種系統(tǒng)部件的控制和管理提出更多的要 求。例如， 一種在分布式電子網(wǎng)絡(luò)上與其他外部裝置進(jìn)4于通信的電 子系統(tǒng)由于所涉及的雙向通信性和很多電子網(wǎng)絡(luò)的復(fù)雜性，而可能 受益于有效的實(shí)施。由于對(duì)系統(tǒng)資源所增長(zhǎng)的需求、顯著增長(zhǎng)的數(shù)據(jù)量值、以及某 種所需要的才喿作環(huán)境，這顯然導(dǎo)致開(kāi)發(fā)用于有-丈實(shí)施電子系統(tǒng)的新 技術(shù)關(guān)系到有關(guān)的電子技術(shù)。因此，基于上述所有原因，開(kāi)發(fā)用于 實(shí)施和利用電子系統(tǒng)的有效技術(shù)值得當(dāng)前電子系統(tǒng)的設(shè)計(jì)者、生產(chǎn) 者、和用戶深切關(guān)注。 發(fā)明內(nèi)容根據(jù)本發(fā)明，披露了一種用于有效使用連接至電子裝置中的處 理器的處理器高速緩存器的方法。根據(jù)本發(fā)明的一個(gè)實(shí)施例，外部 裝置首先產(chǎn)生向電子系統(tǒng)的控制器的讀取請(qǐng)求，以從連4妄至該電子 系統(tǒng)的存儲(chǔ)器中訪問(wèn)目標(biāo)數(shù)據(jù)。然后，控制器在連接至該控制器的I/O總線上一企測(cè)來(lái)自外部裝置的讀取r清求。響應(yīng)于此，控制器的主模塊經(jīng)由處理器總線播發(fā)4又尋址監(jiān)聽(tīng)信號(hào)(address-only snoop signal)到該電子系纟充的處5里器。4妄著，-該電 子系統(tǒng)確定是否由于播發(fā)上述的4又尋址監(jiān)聽(tīng)信號(hào)而導(dǎo)致監(jiān)聽(tīng)命中 (snoop hit)發(fā)生。監(jiān)聽(tīng)命中可限定為以下情況，其中，從該電子 系統(tǒng)的存儲(chǔ)器中拷貝出來(lái)的緩存數(shù)據(jù)隨后被修改，使處理器高速緩 存器中的本地緩存數(shù)據(jù)不再與存儲(chǔ)器中的原始對(duì)應(yīng)數(shù)據(jù)相同。如果未發(fā)生監(jiān)聽(tīng)命中，則然后控制器立即從存儲(chǔ)器訪問(wèn)原始目 標(biāo)數(shù)據(jù)，并可提供原始目標(biāo)數(shù)據(jù)給外部裝置，從而完成所請(qǐng)求的讀 取操作。然而，如果發(fā)生了監(jiān)聽(tīng)命中，則然后處理器通過(guò)采用任何 合適的技術(shù)進(jìn)行拒絕。處理器然后對(duì)存儲(chǔ)器刷新所請(qǐng)求目標(biāo)數(shù)據(jù)的 緩存版本(緩存數(shù)據(jù))，以替換所請(qǐng)求目標(biāo)數(shù)據(jù)的原始版本。根據(jù)本發(fā)明，處理器有利地將刷新的緩存數(shù)據(jù)本地保存于緩存 器中，以在隨后的處理操作過(guò)程中方便和快速地進(jìn)行訪問(wèn)?？刂破?可在處理器總線上4丸行確認(rèn)監(jiān)聽(tīng)過(guò)程，以確保所請(qǐng)求的目標(biāo)數(shù)據(jù)的 最新版本已從高速緩存器拷貝到了存儲(chǔ)器。然后，控制器可從存儲(chǔ)器訪問(wèn)更新的目標(biāo)數(shù)據(jù)。最后，控制器 可將所請(qǐng)求的目標(biāo)凄1據(jù)4是供給外部裝置，從而完成所i青求的讀取才喿 作。至少基于上述理由，本發(fā)明因此^是供了一種改進(jìn)方法，用于有 效地-使用電子系統(tǒng)中的處理器高速緩存器。


圖1是根據(jù)本發(fā)明的一個(gè)實(shí)施例的電子系統(tǒng)的框圖；圖2是根據(jù)本發(fā)明的圖1的處理器模塊的一個(gè)實(shí)施例的框圖；圖3是根據(jù)本發(fā)明的圖1的控制器的一個(gè)實(shí)施例的框圖；圖4是根據(jù)本發(fā)明的圖1的存儲(chǔ)器的一個(gè)實(shí)施例的框圖；圖5A 圖5B是示出了根據(jù)本發(fā)明的數(shù)據(jù)緩存技術(shù)的框圖；以及圖6A和6B是根據(jù)本發(fā)明的一個(gè)實(shí)施例的有效利用處理器高 速緩存器的方法步驟的流程圖。
具體實(shí)施方式
本發(fā)明涉及對(duì)實(shí)施電子系統(tǒng)過(guò)程的改進(jìn)。下面給出的描述使本 領(lǐng)域的普通技術(shù)人員能夠制作和使用本發(fā)明，并在專利申請(qǐng)及其要 求的上下文范圍內(nèi)。對(duì)本領(lǐng)域的4支術(shù)人員來(lái)說(shuō)，對(duì)所4皮露的實(shí)施例 的各種》務(wù)改將是顯而易見(jiàn)的，且本文中的 一般原理可以應(yīng)用于其它 實(shí)施例。因此，本發(fā)明并不限于所給出的實(shí)施例，而是限于與本文 所描述的原理和特征相一致的最寬范圍。這里所描述的本發(fā)明是作為 一種用于有效執(zhí)行處理操作的系 統(tǒng)和方法，其包括處理器，其被構(gòu)造用于控制電子裝置內(nèi)的處理 操作；以及存儲(chǔ)器，其連接至該電子裝置以用于存儲(chǔ)電子信息。高 速緩存器，其被提供用于本地存儲(chǔ)由處理器從存儲(chǔ)器中的目標(biāo)數(shù)據(jù) 所復(fù)制的緩存數(shù)據(jù)。處理器通常修改高速緩存器中存儲(chǔ)的緩存數(shù) 據(jù)。當(dāng)外部裝置啟動(dòng)讀取4喿作以訪問(wèn)目標(biāo)數(shù)據(jù)時(shí)，處理器響應(yīng)性;也 用緩存數(shù)據(jù)來(lái)更新目標(biāo)數(shù)據(jù)。此外，處理器還利用緩存數(shù)據(jù)保留過(guò) 程以將該緩存數(shù)據(jù)本地保留于高速緩存器中，以用于后續(xù)的處理梯:作?，F(xiàn)在參照?qǐng)D1,其示出了才艮據(jù)本發(fā)明的一個(gè)實(shí)施例的電子系統(tǒng)112的沖匡圖。在圖l的實(shí)施例中，電子系統(tǒng)112可包括 f旦不限于 處理器才莫塊116、控制器120、和存4諸器128。在可選實(shí)施例中，電 子系統(tǒng)112可使用除圖2實(shí)施例所論述的某些部件和結(jié)構(gòu)之外或者 代-齊圖2實(shí)施例所-論述的某些部件和結(jié)構(gòu)的部件和結(jié)構(gòu)來(lái)實(shí)現(xiàn)。在圖l的實(shí)施例中，處理器模塊116可實(shí)現(xiàn)為包括任何合適且 兼容的處理器裝置，其執(zhí)行用于控制和管理電子系統(tǒng)112的操作的 軟件命令。下面將結(jié)合圖2進(jìn)一步討論處理器才莫塊116。在圖1的 實(shí)施例中，電子系統(tǒng)112可利用控制器120以進(jìn)4亍雙向十辦調(diào)通信， 該通信用于處理器總線124上的處理器模塊116和用于存儲(chǔ)器總線 132上的存儲(chǔ)器128。電子系統(tǒng)112還可利用控制器120，以用于通 過(guò)輸入/輸出(I/O)總線140來(lái)與一個(gè)或多個(gè)外部裝置136通信。 下面結(jié)合圖3進(jìn)一步討論控制器120。在圖1的實(shí)施例中，存儲(chǔ)器 128可實(shí)現(xiàn)為包括任何期望的存儲(chǔ)裝置的組合，其又包括但不限于 只讀存〗諸器(ROM)、隨4幾存取存卩渚器(RAM)、以及各種其他類 型的易失性和非易失性存儲(chǔ)器。下面結(jié)合圖4進(jìn)一步討^r存儲(chǔ)器 128?，F(xiàn)在參照?qǐng)D2，其示出了才艮據(jù)本發(fā)明的一個(gè)實(shí)施例的圖1處理 器模塊116的方框圖。在圖2的實(shí)施例中，處理器模塊116可包括， ^f旦不限于處理器214和高速纟爰存器212。在可選實(shí)施例中，處理 器模塊116可容易地使用除圖2實(shí)施例所論述的某些部件和結(jié)構(gòu)之 外或者代替圖2實(shí)施例所i侖述的某些部件和結(jié)構(gòu)的部件和結(jié)構(gòu)來(lái)實(shí) 現(xiàn)。
在圖2的實(shí)施例中，處理器214通常從存儲(chǔ)器128 (圖1 )訪 問(wèn)期望數(shù)據(jù)的拷貝，并把所訪問(wèn)的數(shù)據(jù)本地存儲(chǔ)于高速緩存器212 中以用于更快速和方便的訪問(wèn)。為了維護(hù)處理器才莫塊116的最佳性 能，盡可能地將相關(guān)數(shù)據(jù)本地保存于高速緩存器212中，這很重要。 如果給定數(shù)據(jù)是存儲(chǔ)于處理器高速緩存器中，則認(rèn)為高速緩存器 212中的緩存數(shù)據(jù)比存儲(chǔ)于存儲(chǔ)器128 (圖1 )中的對(duì)應(yīng)數(shù)據(jù)更新， 這是因?yàn)樘幚砥?14可能在從存儲(chǔ)器128讀取了原始數(shù)據(jù)之后，就 已修改了高速緩存器212中的緩存數(shù)據(jù)。因此，如果外部裝置136想要從存儲(chǔ)器129讀取目標(biāo)數(shù)據(jù)，以 讀耳又目標(biāo)ft據(jù)的最新版本，則外部裝置136初始請(qǐng)求處理器214允 許通過(guò)監(jiān)聽(tīng)過(guò)程或其他合適的技術(shù)從存儲(chǔ)器128讀取目標(biāo)數(shù)據(jù)。如 果處理器214先前已將目標(biāo)凄t據(jù)的拷貝,人存儲(chǔ)器128傳送至高速IC 存器212，則外部裝置128在控制器120 (圖1 ),人存儲(chǔ)器128提供 更新的目標(biāo)數(shù)據(jù)到正請(qǐng)求的外部裝置136之前，優(yōu)選地進(jìn)4于等待， 直到將目標(biāo)數(shù)據(jù)的緩存版本刷新寫(xiě)回存儲(chǔ)器128。在常規(guī)系統(tǒng)中，當(dāng)處理器響應(yīng)于讀耳又請(qǐng)求而刷新取自處理器高 速緩存器的緩存lt據(jù)時(shí)，處理器會(huì)無(wú)效、刪除、或相反力文棄來(lái)自處 理器高速緩存器的已刷新的緩存數(shù)據(jù)。然而，根據(jù)本發(fā)明的圖2實(shí) 施例，在處理器214對(duì)存儲(chǔ)器128刷新纟爰存lt據(jù)以響應(yīng)來(lái)自外部裝 置136的讀取請(qǐng)求之后，處理器214會(huì)有利地通過(guò)利用合適的緩存 數(shù)據(jù)保留技術(shù)將所刷新的緩存數(shù)據(jù)保留于高速緩存器212中，從而 通過(guò)提高緩存命中成功幾率來(lái)加速處理器214對(duì)特定的已刷新的緩 存凄t據(jù)的下一次訪問(wèn)。在圖2實(shí)施例中，本發(fā)明可利用由控制器120 (圖1 )播發(fā)至 處理器214的、專門的僅尋址監(jiān)聽(tīng)信號(hào)以響應(yīng)于來(lái)自外部裝置136 的讀取請(qǐng)求。在某些實(shí)施例中，上述的僅尋址監(jiān)聽(tīng)信號(hào)可包括僅尋 i止RWNIC (read-with-no-intent國(guó)to-cache，讀耳又而不IC存)4言號(hào)。響
應(yīng)于僅尋址監(jiān)聽(tīng)信號(hào)，電子系統(tǒng)112有利地支持用于處理器總線124 和處理器模塊116的總線協(xié)議，其允許處理器214把所請(qǐng)求的緩存 版本的目標(biāo)數(shù)據(jù)從高速緩存器212刷新到存儲(chǔ)器128中，而同時(shí)利 用緩存數(shù)據(jù)保留技術(shù)將所刷新的緩存數(shù)據(jù)本地保留于高速緩存器 212中。下面還結(jié)合圖5和圖6討i侖處理器才莫塊116的操作?，F(xiàn)在參照?qǐng)D3，其示出了4艮據(jù)本發(fā)明的一個(gè)實(shí)施例的圖1的控 制器120的框圖。在圖3的實(shí)施例中，控制器120包括但不限于 處理器接口 316、存儲(chǔ)器接口 320、輸入/輸出(I/O)接口 324、主 模塊328、以及目標(biāo)模塊332。在可選實(shí)施例中，控制器120可容 易地-使用除圖3實(shí)施例所-論述的某些部件和結(jié)構(gòu)之外或者代替圖3 實(shí)施例所i侖述的某些部件和結(jié)構(gòu)的部件和結(jié)構(gòu)來(lái)實(shí)現(xiàn)。在圖3實(shí)施例中，控制器120可接收I/O總線140上的來(lái)自外 部裝置136 (圖1 )的讀取請(qǐng)求，該請(qǐng)求用于,人電子系統(tǒng)112的存 儲(chǔ)器128 (圖1 )中讀取目標(biāo)數(shù)據(jù)。響應(yīng)于此，主模塊328可通過(guò) 處理器總線124將僅尋址監(jiān)聽(tīng)信號(hào)播發(fā)至處理器214 (圖1 )。在某 些實(shí)施例中，上述的僅尋址監(jiān)聽(tīng)信號(hào)可包括僅尋址RWNIC (讀取 而不緩存)，其對(duì)應(yīng)于地址階段，但不包括對(duì)應(yīng)的lt據(jù)階,殳。響應(yīng)于僅尋址監(jiān)聽(tīng)信號(hào)，控制器120有利地支持用于處理器總 線124和處理器模塊116的總線協(xié)議，其允許處理器214 4巴來(lái)自高 速緩存器212 (圖2)的緩存版本的所請(qǐng)求的目標(biāo)數(shù)據(jù)刷新寫(xiě)入存 儲(chǔ)器128中，而同時(shí)利用緩存數(shù)據(jù)保留技術(shù)將所刷新的緩存數(shù)據(jù)本 地保留于高速緩存器212中。在圖3的實(shí)施例中，目標(biāo)才莫塊332可 通過(guò)不執(zhí)行用于傳送與僅尋址監(jiān)聽(tīng)周期相關(guān)的^t據(jù)的任何類型的留才支術(shù)。下面結(jié)合圖5和圖6進(jìn)一步描述控制器120的4吏用。
現(xiàn)在參照?qǐng)D4,其示出了根據(jù)本發(fā)明的一個(gè)實(shí)施例的圖1的存 儲(chǔ)器128的框圖。在圖4實(shí)施例中，存儲(chǔ)器128包括但不限于應(yīng) 用專欠件412、操:作系統(tǒng)416、數(shù)據(jù)420、和雜項(xiàng)信息424。在可選實(shí) 施例中，存儲(chǔ)器128很容易使用除圖4實(shí)施例所論述的某些部件和 結(jié)構(gòu)之外或者代替圖4實(shí)施例所i侖述的某些部件和結(jié)構(gòu)的部件和結(jié) 構(gòu)來(lái)實(shí)現(xiàn)。在圖4的實(shí)施例中，應(yīng)用軟件412可包括由處理器模塊116(圖 1 )運(yùn)行的程序命令，以執(zhí)行用于電子系統(tǒng)112的各種功能和操作。 應(yīng)用軟件412的特定本質(zhì)和功能通常取決于以下因素而變4匕例如， 對(duì)應(yīng)的電子系統(tǒng)112的具體類型和特定功能。在圖4實(shí)施例中，操 作系統(tǒng)416可實(shí)現(xiàn)為高效地控制和協(xié)調(diào)電子系統(tǒng)112的^f氐層功能。在圖4實(shí)施例中，數(shù)據(jù)420可包括為電子系統(tǒng)112所采用的任 何類型的信息、數(shù)據(jù)、或程序命令。例如，數(shù)據(jù)420可包括各種類 型的目標(biāo)數(shù)據(jù)， 一個(gè)或多個(gè)外部裝置136可在讀取操作過(guò)程中請(qǐng)求 從存儲(chǔ)器128訪問(wèn)這些數(shù)據(jù)。在圖4的實(shí)施例中，雜項(xiàng)信息424可 包括任何合適類型的、為電子系統(tǒng)112所使用的輔助數(shù)據(jù)或其他信 息。下面結(jié)合圖5和圖6進(jìn)一步討論存儲(chǔ)器120的使用?，F(xiàn)在參照?qǐng)D5A 圖5B,其示出了才艮據(jù)本發(fā)明的一個(gè)實(shí)施例的 數(shù)據(jù)高速緩存技術(shù)的框圖。圖5A 5B的實(shí)例是出于舉例說(shuō)明目的， 在可選實(shí)施例中，高速凄t據(jù)緩存4支術(shù)可容易地-使用除圖5A 圖5B 實(shí)施例所《侖述的某些才支術(shù)和結(jié)構(gòu)之外或者^(guò)^#圖5A 圖5B實(shí)施例 所i侖述的某些纟支術(shù)和結(jié)構(gòu)的部件和結(jié)構(gòu)來(lái)#1^亍。在圖5A ~ 5B的實(shí)例中，存儲(chǔ)器128包括存儲(chǔ)器數(shù)據(jù)A 514(a)， 其存儲(chǔ)于存儲(chǔ)器128的相應(yīng)存儲(chǔ)地址A上。在某些環(huán)境下，在執(zhí)行 處理功能時(shí)，為了方便和更快訪問(wèn)，處理器214 (圖1)可以將存 儲(chǔ)器數(shù)據(jù)A 514(a)的拷貝傳送至本地處理器高速緩存器212作為緩
存數(shù)據(jù)高速A*514(b)。當(dāng)存儲(chǔ)于高速緩存器212時(shí)，處理器214通 ?？尚薷幕蚋淖兙彺鏀?shù)據(jù)A*514(b)，以變得與存儲(chǔ)于存儲(chǔ)器128中 的存儲(chǔ)器數(shù)據(jù)A 514(a)的原始版本不相同。同時(shí)，在特定實(shí)例中，外部裝置136 (圖1)在讀取^t乘作中， 可以搜索以從存儲(chǔ)器128訪問(wèn)存儲(chǔ)器數(shù)據(jù)A 514(a)作為目標(biāo)數(shù)據(jù)。 為了提供所請(qǐng)求目標(biāo)數(shù)據(jù)的最新版本，處理器214可以將緩存數(shù)據(jù) A承514(b)刷新寫(xiě)回存儲(chǔ)器128中，以使用緩存凄t據(jù)A+514(b)覆蓋存 儲(chǔ)地址A處的存儲(chǔ)器數(shù)據(jù)A514(a)。在常A見(jiàn)系統(tǒng)中，處理器214然后通常乂人高速i爰存器212中刪除 緩存數(shù)據(jù)A*514(b)。然而，如果刪除了緩存數(shù)據(jù)A*514(b)，則當(dāng)下 一次處理器214進(jìn)行搜索以對(duì)或從緩存數(shù)據(jù)A+514(b)執(zhí)行操作時(shí)， 處理器214必須執(zhí)行費(fèi)時(shí)而繁重的讀取操作，以從存儲(chǔ)器128返回 存儲(chǔ)器數(shù)據(jù)A 514(a)到高速緩存器212以作為緩存數(shù)據(jù)A*514(b)。 如上所述，電子系統(tǒng)112因此有利地支持用于處理器總線124和處 理器模塊116的總線協(xié)議，其使得處理器214將緩存數(shù)據(jù)A*514(b) 從高速緩存器212刷新寫(xiě)入存儲(chǔ)器128中，而同時(shí)響應(yīng)于上述4義尋 址監(jiān)聽(tīng)信號(hào)，使用緩存保留技術(shù)將緩存數(shù)據(jù)A+514(b)本地保留于高 速《爰存器212中。下面結(jié)合圖6來(lái)i兌明以上結(jié)合圖5所i兌明的數(shù)據(jù) 高速緩存技術(shù)。現(xiàn)在參照?qǐng)D6A和6B,其示出了根據(jù)本發(fā)明的一個(gè)實(shí)施例的有 效4吏用高速緩存器212的方法步驟的流程圖。圖6實(shí)例(圖6A和 6B)的實(shí)例用于說(shuō)明目的，且在可選實(shí)施例中，本發(fā)明可4艮容易使 用或者除圖6實(shí)施例所論述的某些步驟和順序之外的步驟和順序。在圖6A的實(shí)施例中，在步驟612中，外部裝置136 ^刀始只于電 子系統(tǒng)112的控制器120產(chǎn)生讀取 清求，以/人存^f諸器128訪問(wèn)目標(biāo) 數(shù)據(jù)。在步驟616中，控制器120檢測(cè)I/O總線140上的讀取請(qǐng)求。
響應(yīng)于此，控制器120的主模塊328把僅尋址監(jiān)聽(tīng)信號(hào)通過(guò)處理器 總線124播發(fā)至電子系統(tǒng)112的處理器才莫塊116。在步驟624中， 電子系統(tǒng)112確定是否由于播發(fā)上述的僅尋址監(jiān)聽(tīng)信號(hào)而發(fā)生監(jiān)聽(tīng) 命中。監(jiān)聽(tīng)命中可以限定為一種狀況，其中，從存儲(chǔ)器128拷貝的 緩存數(shù)據(jù)隨后已被修改，使高速緩存器212中的本地緩存數(shù)據(jù)不再 與存儲(chǔ)器128中的原始對(duì)應(yīng)數(shù)據(jù)相同。在步驟624中，如果發(fā)生監(jiān)聽(tīng)命中，則圖6A的過(guò)程進(jìn)4亍到步 -驟628。然而，如果在步-驟624中未發(fā)生監(jiān)聽(tīng)命中，則圖6A的過(guò) 程進(jìn)行到圖6B的、用字母"B"連接的步驟644。在步驟628中， 如果已發(fā)生了監(jiān)聽(tīng)命中，則然后處理器214通過(guò)利用任何合適的技 術(shù)予以拒絕。圖6A的過(guò)程然后前進(jìn)到圖6B的、用字母"A"連接 的步冬聚632。在步驟632中，處理器214將所請(qǐng)求的目標(biāo)數(shù)據(jù)的緩存版本(緩 存數(shù)據(jù))刷新寫(xiě)入高速緩存器128,以替換所請(qǐng)求目標(biāo)數(shù)據(jù)的原始 版本。在某些可選實(shí)施例中，可中途截取目標(biāo)數(shù)據(jù)，并直接提供給 正在請(qǐng)求的外部裝置136，而不是首先將目標(biāo)數(shù)據(jù)存4諸于存4諸器128中。才艮據(jù)本發(fā)明，在步驟636中，為了在隨后的處理:操作過(guò)程中方 便和快速訪問(wèn)，處理器214有利地將所刷新的緩存^t據(jù)本地保存于 高速緩存器212中。在步驟640中，控制器120可在處理器總線124 上寺丸^f亍確i人監(jiān)聽(tīng)過(guò)程，以確保已將所請(qǐng)求的目標(biāo)凄t據(jù)的最新版本乂人 高速緩存器212拷貝到存儲(chǔ)器128中。然后在步驟644中，控制器 120可以從存儲(chǔ)器128訪問(wèn)已更新的目標(biāo)數(shù)據(jù)。最后，在步驟648 中，控制器120可向外部裝置136提供所請(qǐng)求的目標(biāo)數(shù)據(jù)，從而完 成所^清求的讀取j喿作。然后結(jié)束圖6的過(guò)程。至少出于上述原因， 本發(fā)明因而^是供了一種改進(jìn)方法，以有效地使用電子系統(tǒng)112中的 處理器高速緩存器212。
上面參照特定實(shí)施例說(shuō)明了本發(fā)明。對(duì)于本領(lǐng)域的技術(shù)人員來(lái) 說(shuō)，顯然在本文的啟示下，還可以有其他實(shí)施例。例如，本發(fā)明易不同于上述系統(tǒng)的其他系統(tǒng)來(lái)有效地應(yīng)用本發(fā)明。因此，本發(fā)明是 要覆蓋上述實(shí)施例的這些和其他變型，這些僅受權(quán)利要求所限制。工業(yè)實(shí)用寸生本文已經(jīng)描述了本發(fā)明的典型實(shí)施例，本發(fā)明在多個(gè)工業(yè)領(lǐng)域 中找到了其工業(yè)可用性，尤其是微電子領(lǐng)域，例如，在計(jì)算機(jī)服務(wù) 器、在4;t空電子裝置中、以及在衛(wèi)星導(dǎo)4元定位系統(tǒng)中。
權(quán)利要求
1.一種用于有效執(zhí)行處理操作的系統(tǒng)，包括處理器，其被構(gòu)造用于控制電子裝置中的所述處理操作；存儲(chǔ)器，其連接至所述電子裝置以用于存儲(chǔ)電子信息；高速緩存器，用于本地存儲(chǔ)由所述處理器從所述存儲(chǔ)器中的目標(biāo)數(shù)據(jù)拷貝出來(lái)的緩存數(shù)據(jù)，所述處理器隨后修改所述緩存數(shù)據(jù)；以及外部裝置，其發(fā)起讀取操作以訪問(wèn)所述目標(biāo)數(shù)據(jù)，所述處理器響應(yīng)地用所述緩存數(shù)據(jù)更新所述目標(biāo)數(shù)據(jù)，所述處理器將所述緩存數(shù)據(jù)本地保留于所述高速緩存器中，以便于所述處理操作的后續(xù)處理操作。
2. 根據(jù)權(quán)利要求1所述的系統(tǒng)，其中，所述高速緩存器作為處理 器高速緩存器而被實(shí)現(xiàn)，其本地連接至所述處理器以用于存儲(chǔ) 最初從所述電子裝置的所述存儲(chǔ)器中拷貝出來(lái)的所選擇的數(shù) 據(jù)，所述處理器高速緩存器使所述處理器快速和方1"更地訪問(wèn)所 選擇的數(shù)據(jù)。
3. 根據(jù)權(quán)利要求1所述的系統(tǒng)，其中，所述電子裝置作為計(jì)算機(jī) 裝置而^皮實(shí)現(xiàn)，其連4妻至包括所述外部裝置的分布式電子25網(wǎng)絡(luò)。
4. 根據(jù)權(quán)利要求1所述的系統(tǒng)，其中，所述處理器首先將所述目 標(biāo)數(shù)據(jù)從所述存儲(chǔ)器拷貝至所述高速緩存器中作為所述緩存凄t據(jù)，然后，所述處理器^f吏用所述緩存^t據(jù)來(lái)執(zhí)^f亍所述處理操:作中的至少 一種，所述處理器在沖丸4亍所述處理操作中的至少一種的過(guò)程中改變有關(guān)于所述目標(biāo)^:據(jù)的所述緩存^:才居。
5. 根據(jù)權(quán)利要求1所述的系統(tǒng)，其中，所述處理器和所述存儲(chǔ)器 通過(guò)控制器雙向通信，所述控制器還調(diào)整所述外部實(shí)體與所述 電子裝置的所述處理器或所述存儲(chǔ)器之間的雙向通信。
6. 根據(jù)權(quán)利要求1所述的系統(tǒng)，其中，所述外部實(shí)體通過(guò)向所述 電子裝置的控制器發(fā)送讀取請(qǐng)求以請(qǐng)求允許從所述存儲(chǔ)器中 訪問(wèn)所述目標(biāo)凄t據(jù)，來(lái)發(fā)起所述讀取才喿作。
7. 根據(jù)權(quán)利要求6所述的系統(tǒng)，其中，所述電子裝置的所述控制 器在用于把所述外部裝置連接至所述控制器的輸入/輸出總線 上才企測(cè)來(lái)自所述外部裝置的讀取請(qǐng)求。
8. 根據(jù)權(quán)利要求6所述的系統(tǒng)，其中，響應(yīng)于來(lái)自所述外部裝置 的讀取請(qǐng)求，所述控制器的主模塊在處理器總線上播發(fā)僅尋址 監(jiān)聽(tīng)信號(hào)到所述處理器。
9. 根據(jù)權(quán)利要求8所述的系統(tǒng)，其中，所述僅尋址監(jiān)聽(tīng)信號(hào)包括 僅尋址讀取而不緩存信號(hào)。
10. 才艮據(jù)權(quán)利要求8所述的系統(tǒng)，其中，響應(yīng)于由所述^空制器的主 模塊在所述處理器總線上播發(fā)的所述僅尋址監(jiān)聽(tīng)信號(hào)，所迷電 子裝置確定是否檢測(cè)到監(jiān)聽(tīng)命中。
11. 根據(jù)權(quán)利要求10所述的系統(tǒng)，其中，所述監(jiān)聽(tīng)命中指示自 從所述緩存數(shù)據(jù)從最初存儲(chǔ)于所述存儲(chǔ)器的所述目標(biāo)數(shù)據(jù)中 拷貝出來(lái)，所述處理器修改了所述緩存數(shù)據(jù)。
12. 根據(jù)權(quán)利要求10所述的系統(tǒng)，其中，只要未發(fā)生監(jiān)聽(tīng)命中， 所述控制器就將所述目標(biāo)數(shù)據(jù)從所述存儲(chǔ)器傳送至所述外部裝置。
13. 根據(jù)權(quán)利要求10所述的系統(tǒng)，其中，只要在從所述控制器的 主模塊播發(fā)所述僅尋址監(jiān)聽(tīng)信號(hào)之后發(fā)生監(jiān)聽(tīng)命中，所述處理 器就拒絕。
14. 才艮據(jù)—又利要求10所述的系統(tǒng)，其中，只要發(fā)生監(jiān)聽(tīng)命中，所 述處理器就用所述緩存數(shù)據(jù)更新所述目標(biāo)數(shù)據(jù)。
15. 根據(jù)權(quán)利要求14所述的系統(tǒng)，其中，在所述緩存凄t據(jù)被刷新 寫(xiě)回所述存儲(chǔ)器中以更新所述目標(biāo)數(shù)據(jù)之后，所述處理器使用 緩存數(shù)據(jù)保留技術(shù)將所述緩存數(shù)據(jù)本地保留于所述高速緩存 器中。
16. 根據(jù)權(quán)利要求15所述的系統(tǒng)，其中，響應(yīng)于所述4義尋址監(jiān)聽(tīng) 信號(hào)，緩存數(shù)據(jù)保留總線協(xié)議支持所述緩存數(shù)據(jù)保留技術(shù)。
17. 根據(jù)權(quán)利要求15所述的系統(tǒng)，其中，響應(yīng)于所述^f義尋址監(jiān)聽(tīng) 信號(hào)，所述控制器的目標(biāo)模塊不執(zhí)行數(shù)據(jù)階段。
18. 根據(jù)權(quán)利要求15所述的系統(tǒng)，其中，所述電子裝置執(zhí)行監(jiān)聽(tīng) 確認(rèn)過(guò)程，以確i^所述存儲(chǔ)器中的所述目標(biāo)凄t據(jù)已經(jīng)用所述纟爰 存數(shù)據(jù)更新。
19. 根據(jù)權(quán)利要求15所述的系統(tǒng)，其中，在所述目標(biāo)數(shù)據(jù)已用所 述緩存數(shù)據(jù)更新之后，所述控制器從所述存儲(chǔ)器中訪問(wèn)和發(fā)送 所述目標(biāo)數(shù)據(jù)到所述外部裝置。
20. 根據(jù)權(quán)利要求1所述的系統(tǒng)，其中，所述處理器能夠在所述目 標(biāo)數(shù)據(jù)更新之后，本地訪問(wèn)所述高速緩存器中的《爰存凄t據(jù)，而 無(wú)需消耗處理資源，以及無(wú)需等4寺將所述目標(biāo)數(shù)據(jù)讀回到所述 高速緩存器作為緩存數(shù)據(jù)而需要的一段傳輸時(shí)間。
21.—種用于有效才丸行處理才喿作的方法，包括通過(guò)^f吏用處理器來(lái) 控制在電子裝置中的所述處理操作；將電子信息存儲(chǔ)在連接至所述電子裝置的存儲(chǔ)器中；將緩存數(shù)據(jù)存儲(chǔ)在高速緩存器中，所述緩存^:據(jù)是由所 述處理器從所述存儲(chǔ)器中的目標(biāo)數(shù)據(jù)拷貝出來(lái)，所述處理器隨 后修改所述緩存數(shù)據(jù)；以及發(fā)起讀耳又才喿作，4吏外部裝置訪問(wèn)所述目標(biāo)#:據(jù)，所述處 理器響應(yīng)地用所述緩存數(shù)據(jù)來(lái)更新所述目標(biāo)凄t據(jù)，所述處理器 將所述緩存數(shù)據(jù)本地保留于所述高速緩存器中，以1更于所述處 理才喿作的后續(xù)處理纟喿作。
全文摘要
一種用于有效地執(zhí)行處理操作的系統(tǒng)和方法，包括處理器，其被構(gòu)造用于控制電子裝置中的處理操作；和存儲(chǔ)器，其連接至電子裝置以用于存儲(chǔ)電子信息；高速緩存器，用于本地存儲(chǔ)由處理器從存儲(chǔ)器中的目標(biāo)數(shù)據(jù)所復(fù)制的緩存數(shù)據(jù)。處理器通常修改存儲(chǔ)于高速緩存器中的緩存數(shù)據(jù)。當(dāng)外部裝置發(fā)起讀取操作以訪問(wèn)目標(biāo)數(shù)據(jù)時(shí)，處理器響應(yīng)地用緩存數(shù)據(jù)更新目標(biāo)數(shù)據(jù)。另外，處理器還使用緩存數(shù)據(jù)保留過(guò)程而將緩存數(shù)據(jù)本地保留于高速緩存器中，以便于后續(xù)的處理操作。
文檔編號(hào)G06F13/00GK101120326SQ200680004660
公開(kāi)日2008年2月6日 申請(qǐng)日期2006年2月14日 優(yōu)先權(quán)日2005年2月15日
發(fā)明者羅伯特·A·希爾曼 申請(qǐng)人:麥斯韋爾技術(shù)股份有限公司