專利名稱：調(diào)節(jié)電路及其具有它的功能處理電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明，是涉及將復(fù)數(shù)功能塊存儲器等的共有電路作為每次排他使用的數(shù)碼電路等的電路中，調(diào)節(jié)各功能塊之間這個共有電路的使用的調(diào)節(jié)電路。
背景技術(shù)：
在處理各種數(shù)據(jù)的數(shù)碼電路中，為了臨時保存數(shù)據(jù)使用內(nèi)存(memory)的情況很多。必須要有內(nèi)存的電路(以下稱功能塊)多的情況，由為每個功能塊準(zhǔn)備內(nèi)存的方法，但是，在實現(xiàn)相同容量的情況下，與實際安裝多個小內(nèi)存相比，實際安裝少數(shù)大容量的內(nèi)存，即便是在大規(guī)模集成電路(LSI)內(nèi)實際安裝的情況，或者是在襯底上實際安裝的情況下，從成本、實際安裝面積、安裝工時等觀點考慮是有利的。因此，若各功能塊是必要的話只安裝最小限度數(shù)量，共有的方法是一般的。
但是，為存/取(以后稱存取)內(nèi)存內(nèi)的數(shù)據(jù)的輸出入，一般只有少數(shù)個(一到兩個)，為將從復(fù)數(shù)個的功能塊對內(nèi)存不同的數(shù)據(jù)用獨立的時機(jī)存取，對這些存取要求做一些調(diào)整，既不相互沖突也不相互交錯的存取編排(以下稱調(diào)節(jié))是必要的。實現(xiàn)這些的電路稱為調(diào)節(jié)電路。
可是，近年半導(dǎo)體的進(jìn)步顯著，內(nèi)部電路的速度從數(shù)百MHz進(jìn)入了GHz調(diào)配(GHz Order)的世界。還有，半導(dǎo)體的系統(tǒng)大規(guī)模集成電路化(LSI化)的進(jìn)展，共有內(nèi)存的電路也增加了。
另一方面，內(nèi)存也隨著發(fā)展，但是，與上述的半導(dǎo)體的進(jìn)展相比較為緩慢。還有，從半導(dǎo)體內(nèi)的各功能中心(core)需要內(nèi)存的很多而言，在內(nèi)存周圍有成為系統(tǒng)的功能難關(guān)(neck)的傾向。因此，有效地使用內(nèi)存在提高系統(tǒng)性能上是不可缺少的，這個數(shù)碼電路等的調(diào)節(jié)電路的作用是重大的。
在考慮了內(nèi)存的性能的基礎(chǔ)上，有兩個觀點。一個是頻帶(band)寬度，再一個是遲延(latency)。前者是通常作用時的平均的數(shù)據(jù)存取可能量的上限。在理論上是由內(nèi)存的數(shù)據(jù)寬、動作時鐘頻率、內(nèi)存存取的overhead而定。各功能塊所必須的存取量的合計，有必要設(shè)計為不超過這個頻帶寬度的形式。后者，因為復(fù)數(shù)的存取要求而加重時，到實際能夠存取為止需要等待時間。遲延，如果平均時小于頻帶寬度數(shù)據(jù)量時存取要求集中的情況，就會發(fā)生讓優(yōu)先度低的存取要求等待。進(jìn)行實時處理的系統(tǒng)的情況，這個遲延具有致命的情況(case)，為保證它充分的研討是必要的。
由這些觀點為滿足功能裝備調(diào)節(jié)電路是必要的。調(diào)節(jié)中，附加優(yōu)先順序，一般采取稱為循環(huán)(Round Robin)的手法。在此所稱作的優(yōu)先順序，是在同時存取要求發(fā)生的情況下，決定優(yōu)先其中一個存取要求的指標(biāo)，從優(yōu)先順序高的項目起按順序進(jìn)行處理。但是，經(jīng)常采用這種方法，優(yōu)先順序低的存取要求，有可能長期得不到處理。因此，即便是優(yōu)先順序高的存取要求被處理時，由于什么理由一旦優(yōu)先順序下降，優(yōu)先順序低的存取要求的處理在一定期間內(nèi)被接受的也很多。這就是循環(huán)的考慮方法。
這樣，復(fù)數(shù)存取要求同時發(fā)生的情況，基于過去存取處理的實際業(yè)績決定的優(yōu)先順序調(diào)節(jié)是以前的技術(shù)(參照專利文件1)。
(專利文獻(xiàn)1)特開平1-124051號公報(發(fā)明所要解決的課題)為此，要使用共有內(nèi)存的各功能塊，通常，因為它們是相互獨立動作的，具有從各功能塊向共有內(nèi)存的存取要求重疊的可能性。即便是其概率極少，只要有可能性，系統(tǒng)就有必要不出現(xiàn)破綻。
然而，上述以前的技術(shù)中，因為是不經(jīng)過預(yù)告而發(fā)行存取要求的，調(diào)節(jié)電路每次都有必要進(jìn)行判斷，例如如果有優(yōu)先順序并不高而期間長的存取要求，而在剛剛允許了之后優(yōu)先順序高的(存取)要求來了的情況下，消去或者是中止剛剛允許了的(存取)要求，或者是，不得已采用讓后來的優(yōu)先順序高的(存取)要求等待等的對應(yīng)。前者具有overhead或者是性能劣化生成的擔(dān)心，后者有可能是系統(tǒng)出現(xiàn)破綻。
將這些用以前的技術(shù)回避的話更會有取消或者是遲延，對此就要準(zhǔn)備電路。在這個技術(shù)中，就會增加大規(guī)模集成電路或者是內(nèi)存的成本。

發(fā)明內(nèi)容
本發(fā)明的目的，消除曾經(jīng)允許了的存取要求，或者是，讓優(yōu)先順序高的存取要求等待，有效地調(diào)節(jié)復(fù)數(shù)個存取要求。
(為解決課題的電路)為了達(dá)成上述目的，本發(fā)明中，在從功能塊的存取要求上增加新導(dǎo)入存取預(yù)約要求的手法。當(dāng)有不管什么樣的存取要求時，只要判斷是否有下一個存取要求，就可以進(jìn)行最有效的調(diào)節(jié)·判定。
再有，由組合使用預(yù)約有效期間的導(dǎo)入、區(qū)間計時器的自動定期預(yù)約、存取頻率監(jiān)視的優(yōu)先順序的變更控制等，降低高峰時的存取要求性能，用最小的計算機(jī)(hardware)資源滿足存取要求。
具體地講，權(quán)利要求1所涉及的發(fā)明的調(diào)節(jié)電路，其特征為復(fù)數(shù)功能處理電路排他性地共有一個共有電路使用的電路中，包括上述復(fù)數(shù)個功能處理電路、共有電路使用調(diào)節(jié)電路，上述復(fù)數(shù)個功能處理電路，在發(fā)行上述共有電路的使用要求的同時，在這個使用要求的發(fā)行的前階段發(fā)行使用預(yù)約要求，上述共有電路使用調(diào)節(jié)電路，接受來自上述復(fù)數(shù)個功能處理電路的上述使用要求和上述使用預(yù)約要求，調(diào)節(jié)來自其中一個功能處理電路的使用要求，和來自發(fā)行這個使用要求的功能處理電路以外的其他功能處理電路的使用預(yù)約要求的優(yōu)先順序。
權(quán)利要求2所涉及的發(fā)明，是在權(quán)利要求1所涉及的調(diào)節(jié)電路中，其特征為上述共有電路使用調(diào)節(jié)電路，是具有保持使用要求及使用預(yù)約要求信息的保持電路。
權(quán)利要求3所涉及的發(fā)明，是在權(quán)利要求2所涉及的調(diào)節(jié)電路中，其特征為上述信息保持電路，保持來自上述功能處理電路的使用要求及使用預(yù)約要求、調(diào)節(jié)的履歷。
權(quán)利要求4所涉及的發(fā)明，是在權(quán)利要求1所涉及的調(diào)節(jié)電路中，其特征為發(fā)行了上述使用預(yù)約要求的功能處理電路，使用預(yù)約不再需要的情況下，具有對上述共有電路使用調(diào)節(jié)電路發(fā)行使用預(yù)約要求的取消的功能。
權(quán)利要求5所涉及的發(fā)明，是在權(quán)利要求1所涉及的調(diào)節(jié)電路中，其特征為上述共有電路使用調(diào)節(jié)電路，具有測定接受使用預(yù)約要求后的經(jīng)過時間的計時器(time)。
權(quán)利要求6所涉及的發(fā)明，是在權(quán)利要求5所涉及的調(diào)節(jié)電路中，其特征為上述共有電路使用調(diào)節(jié)電路，在接受了上述使用預(yù)約要求后所經(jīng)過的時間超過設(shè)定時間的情況下，取消這個使用預(yù)約要求。
權(quán)利要求7所涉及的發(fā)明，是在權(quán)利要求6所涉及的調(diào)節(jié)電路中，其特征為上述使用預(yù)約要求的自發(fā)行到取消的設(shè)定時間，是可變的。
權(quán)利要求8所涉及的發(fā)明，是在權(quán)利要求1所涉及的調(diào)節(jié)電路中，其特征為發(fā)行上述使用預(yù)約要求的功能處理電路，在發(fā)行這個使用預(yù)約要求的時候，將上述共有電路的使用預(yù)定時刻、使用預(yù)定期間、使用方法及使用量中的至少一個信息，對上述共有電路使用調(diào)節(jié)電路發(fā)行，上述共有電路使用調(diào)節(jié)電路，基于從上述發(fā)行使用預(yù)約要求的功能處理電路的上述信息進(jìn)行調(diào)節(jié)。
權(quán)利要求9所涉及的發(fā)明，是在權(quán)利要求1所涉及的調(diào)節(jié)電路中，其特征為上述共有電路使用調(diào)節(jié)電路，在其中一個功能處理電路突然發(fā)行了使用要求的情況下，對于發(fā)行了這個突然的使用要求的功能處理電路，在追加使用功能、使用方法及使用期間中至少一個后，提供共有電路的使用許可。
權(quán)利要求10所涉及的發(fā)明，是在權(quán)利要求1所涉及的調(diào)節(jié)電路中，其特征為上述共有電路使用調(diào)節(jié)電路，具有為了定期使用上述共有電路的功能處理電路在所定的每個時間自動發(fā)行使用預(yù)約的自動預(yù)約發(fā)行電路。
權(quán)利要求11所涉及的發(fā)明，是在權(quán)利要求1所涉及的調(diào)節(jié)電路中，其特征為上述共有電路使用調(diào)節(jié)電路，具有允許共有電路的使用的對應(yīng)于時間的經(jīng)過改變調(diào)節(jié)順序的調(diào)節(jié)順序變更電路。
權(quán)利要求12所涉及的發(fā)明，是在權(quán)利要求1所涉及的調(diào)節(jié)電路中，其特征為上述復(fù)數(shù)個功能處理電路，緊急需要上述共有電路的使用時對上述共有電路使用調(diào)節(jié)電路發(fā)行緊急使用要求，上述共有電路使用調(diào)節(jié)電路，接受了上述復(fù)數(shù)個功能處理電路的其中一個的緊急使用要求時，不拘泥于通常的調(diào)節(jié)標(biāo)準(zhǔn)，對發(fā)行了上述緊急使用要求的功能處理電路，通知決定使用共有電路的順序、期間及功能。
權(quán)利要求13所涉及的發(fā)明，是在權(quán)利要求1所涉及的調(diào)節(jié)電路中，其特征為上述共有電路為內(nèi)存。
權(quán)利要求14所涉及的發(fā)明，是在權(quán)利要求1所涉及的調(diào)節(jié)電路中，其特征為上述各功能處理電路，內(nèi)部所具有的狀態(tài)設(shè)備(state machine)，當(dāng)成為提出使用要求之前的狀態(tài)(status)時發(fā)行上述使用預(yù)約要求。
權(quán)利要求15所涉及的發(fā)明，是在權(quán)利要求1所涉及的調(diào)節(jié)電路中，其特征為上述各功能處理電路中的至少一個，內(nèi)部有數(shù)據(jù)緩沖器并具有輸出來自這個數(shù)據(jù)緩沖器的數(shù)據(jù)的功能，具有上述數(shù)據(jù)輸出功能的功能處理電路，當(dāng)?shù)竭_(dá)上述數(shù)據(jù)緩沖器收存的數(shù)據(jù)充滿之前發(fā)行上述使用預(yù)約要求。
權(quán)利要求16所涉及的發(fā)明，是在權(quán)利要求1所涉及的調(diào)節(jié)電路中，其特征為上述各功能處理電路中的至少一個，內(nèi)部有數(shù)據(jù)緩沖器并具有輸入來自外部的數(shù)據(jù)的功能，具有上述數(shù)據(jù)輸入功能的功能處理電路，當(dāng)?shù)竭_(dá)上述數(shù)據(jù)緩沖器收存的數(shù)據(jù)騰空之前發(fā)行上述使用預(yù)約要求。
權(quán)利要求17所涉及的發(fā)明的功能處理電路，復(fù)數(shù)個功能處理電路排他共有一個共有電路的電路中，上述復(fù)數(shù)個功能處理電路中的一個功能處理電路中，上述一個功能處理電路，在發(fā)行上述共有電路的使用要求的同時，在這個使用要求發(fā)行的之前發(fā)行使用預(yù)約要求的電路。
權(quán)利要求18所涉及的發(fā)明，是在權(quán)利要求17所涉及的功能處理電路中，其特征為上述功能處理電路，內(nèi)部具有的狀況設(shè)備，在成為提出使用要求之前的狀態(tài)時發(fā)行上述使用預(yù)約要求。
權(quán)利要求19所涉及的發(fā)明，是在權(quán)利要求17所涉及的功能處理電路中，其特征為上述功能處理電路，內(nèi)部有數(shù)據(jù)緩沖器并具有輸出來自這個數(shù)據(jù)緩沖器的數(shù)據(jù)的功能，具有上述數(shù)據(jù)輸出功能的功能處理電路，當(dāng)?shù)竭_(dá)上述數(shù)據(jù)緩沖器收存的數(shù)據(jù)充滿之前發(fā)行上述使用預(yù)約要求。
權(quán)利要求20所涉及的發(fā)明，是在權(quán)利要求17所涉及的功能處理電路中，其特征為上述功能處理電路，內(nèi)部有數(shù)據(jù)緩沖器并具有輸入來自外部的數(shù)據(jù)的功能，具有上述數(shù)據(jù)輸入功能的功能處理電路，當(dāng)?shù)竭_(dá)上述數(shù)據(jù)緩沖器收存的數(shù)據(jù)騰空之前發(fā)行上述使用預(yù)約要求。
由上述權(quán)利要求1～20所涉及的發(fā)明，包括復(fù)數(shù)個功能塊的調(diào)節(jié)電路中，例如從第1功能塊發(fā)行了存取預(yù)約要求，這個存取要求就被預(yù)約。其后，例如從第2功能塊發(fā)行了存取預(yù)約要求，這個第1及第2的兩個功能塊的存取預(yù)約要求和存取要求其中一個優(yōu)先在共有電路使用調(diào)節(jié)電路中判斷，例如，來自上述第2功能塊的存取要求，是優(yōu)先順序低的，是對上述第1功能塊的存取要求起到阻礙的長時間占有存取時間的存取要求的情況下等，來自第1功能塊的存取預(yù)約要求優(yōu)先，而讓來自上述第2功能塊的存取要求等待。因此，效果好的存取要求的調(diào)節(jié)是可能的。
(發(fā)明效果)正如以上的說明那樣，根據(jù)權(quán)利要求1～20所涉及的發(fā)明，當(dāng)復(fù)數(shù)個功能塊對共有內(nèi)存等的共有電路重疊發(fā)行了存取要求的情況下，可以有效地調(diào)節(jié)來自這些復(fù)數(shù)個功能塊的存取要求。其結(jié)果，與內(nèi)存等的共有電路的接口、內(nèi)存等的共有電路的要求樣式緩和，可以有效地削減成本。


圖1，是表示本發(fā)明的第1實施方式的調(diào)節(jié)電路的構(gòu)成的圖。
圖2，是表示具有同調(diào)節(jié)電路的共有電路使用調(diào)節(jié)電路的操作處理流程的圖。
圖3，是表示具有本發(fā)明的第2實施方式的調(diào)節(jié)電路的共有電路使用調(diào)節(jié)電路的構(gòu)成圖。
圖4，是表示本發(fā)明的第3實施方式的調(diào)節(jié)電路的構(gòu)成圖。
圖5，是表示本發(fā)明的第4實施方式的調(diào)節(jié)電路的構(gòu)成圖。
圖6，是表示本發(fā)明的第5實施方式的調(diào)節(jié)電路的構(gòu)成圖。
(符號說明)11、21、31、41、51 共有電路使用調(diào)節(jié)電路12、22、32、42、52 存取管理桌面(信息保持電路)23 計時鐘43 區(qū)間計時器(自動預(yù)約發(fā)行電路)54 存取頻度監(jiān)視電路(調(diào)節(jié)順序變更電路)100存取要求群101、102、103、111、112、113、121 功能塊(功能處理電路)
具體實施例方式
以下，基于圖面說明本發(fā)明的實施方式。
(第1實施方式)圖1，是表示本發(fā)明的第1實施方式的數(shù)碼電路的調(diào)節(jié)電路。同圖中，101、102、103是向共有內(nèi)存(共有電路)10的存取必須的三個功能塊(功能處理電路)。在此，將它們總稱為存取要求群100。
上述三個功能塊101、102、103，各自均為，對上述共有內(nèi)存10所規(guī)定的存取要求事項發(fā)生時作為使用要求發(fā)行存取要求的同時，在這個存取要求的所規(guī)定的之前，預(yù)先對上述共有內(nèi)存10發(fā)行作為使用預(yù)約要求的存取預(yù)約要求。這個存取預(yù)約要求，在存取要求的所規(guī)定之前以下表示的四個條件中的任何一個成立時被發(fā)行。
1.自己的功能塊內(nèi)的狀況設(shè)備，成為發(fā)行使用要求之前的狀況時。
2.在有數(shù)據(jù)輸出功能的功能塊中，內(nèi)部具備的數(shù)據(jù)緩沖器成為接近full狀態(tài)時。
3.在有數(shù)據(jù)輸出功能的功能塊中，內(nèi)部具備的數(shù)據(jù)緩沖器成為接近empty狀態(tài)時。
4.一個使用要求的發(fā)行條件的三個以上的條件除去任何一個條件的所有條件都齊備時。
因此，上述各功能塊101、102、103，各自均為，上述四個條件的其中一個成立時發(fā)行存取預(yù)約要求，其后，發(fā)行通常的存取要求。上述存取預(yù)約要求中，從這個預(yù)約要求時到其后的通常存取要求時為止的期間預(yù)先可以判定的情況下，附加上作為通常存取要求的發(fā)行時的使用預(yù)約要求。
再有，各功能塊101、102、103，各自均為，上述四個條件的其中一個都不成立，而且所規(guī)定的存取要求事項發(fā)生了時，不發(fā)行上述存取預(yù)約要求，而是發(fā)行作為使用要求的存取要求。這個存取要求，與上述存取預(yù)約要求發(fā)行后的通常存取要求不同，以下稱其為突發(fā)存取要求。
在圖1中，11是調(diào)節(jié)來自這些存取要求群100的存取要求，發(fā)行對與存取要求群100對應(yīng)的功能塊的存取許可的共有電路使用調(diào)節(jié)電路。12是設(shè)置在上述共有電路使用調(diào)節(jié)電路11內(nèi)的存取管理桌面(信息保持電路)。這個存取管理桌面12，收存了來自各功能塊101、102、103的存取要求及存取預(yù)約要求(后述)的接受狀態(tài)、調(diào)節(jié)履歷信息。上述各功能塊101、102、103和共有電路使用調(diào)節(jié)電路11，各自均為，三種要求信號線REQ-a、REQ-b、US，由允許信號線ACK連接。
接下來，關(guān)于這個共有電路使用調(diào)節(jié)電路11的動作例，以本發(fā)明相關(guān)的動作為中心，用圖2加以說明。
現(xiàn)在，假設(shè)發(fā)生了來自功能塊101的存取要求事項。這種情況下，功能塊101，介于信號線REQ-a對共有電路使用調(diào)節(jié)電路11發(fā)行作為共有內(nèi)存10的使用要求的通常或者是突發(fā)的存取要求(步驟S501)。共有電路使用調(diào)節(jié)電路11，參照這個時刻的其他功能塊102、103的要求信號線REQ-a、REQ-b和存取管理桌面12，沒有什么特別的障礙時接受功能塊101的存取要求，介于允許信號線ACK對功能塊101的存取要求給予許可(步驟S502)。
接下來，功能塊102，還沒有發(fā)生存取要求事項，但是，上述四個條件中的一個成立，預(yù)計在這個很近的時間內(nèi)存取要求事項會發(fā)生。這種情況下，功能塊102，介于信號線REQ-b發(fā)行作為共有內(nèi)存10的使用預(yù)約要求(步驟S503)。共有電路使用調(diào)節(jié)電路11，接受功能塊102的存取預(yù)約要求，當(dāng)使用預(yù)定時刻符合這個存取預(yù)約要求的情況下，與這個使用預(yù)定時刻一起將上述存取預(yù)約要求記錄在存取管理桌面12上進(jìn)行登錄(步驟S504)。但是，因為實際上沒有發(fā)行存取要求，所以也不發(fā)行存取許可。
這種狀態(tài)下，另一個功能塊103發(fā)生存取要求事項，介于信號線REQ-a發(fā)行通?；蛘呤峭话l(fā)的存取要求(步驟S505)。共有電路使用調(diào)節(jié)電路11，與先前的來自功能塊101的存取要求時相同，參照其他功能塊101、102的要求信號線REQ-a、REQ-b和存取管理桌面12，但是，這時在存取管理桌面12中，已經(jīng)存入了先前的功能塊102的存取預(yù)約要求。為此，共有電路使用調(diào)節(jié)電路11，首先，即便是接受了來自功能塊103的存取要求，到來自上述功能塊102的存取預(yù)約要求后的通常存取要求時為止判定有來自這個功能塊103的存取要求且已處理完的情況下，接受來自上述功能塊103的存取要求并許可。另一方面，當(dāng)來自功能塊102的存取預(yù)約要求和來自功能塊103的存取要求競爭的情況下，確認(rèn)來自功能塊103的通?；蛘呤峭话l(fā)的存取要求和來自功能塊102的存取預(yù)約要求的優(yōu)先順序(步驟S506)，只在判斷為不會對即將發(fā)行的功能塊102的存取要求有障礙的情況下，接受來自功能塊103的存取要求并許可(步驟507)。因此，例如，來自功能塊103的存取要求的優(yōu)先順序低，或者是允許了一次存取，判斷對緊跟其后發(fā)生預(yù)計的來自功能塊102的存取要求產(chǎn)生障礙的占有內(nèi)存存取的情況下，不接受來自功能塊103的存取要求，等待來自功能塊102的存取要求(步驟508)。象這樣做，由進(jìn)行調(diào)節(jié)后發(fā)行的存取要求，更合適的存取調(diào)節(jié)是可能的。
且，盡管沒有圖示，來自其中一個功能塊對共有內(nèi)存10進(jìn)行通常存取要求的狀況下，當(dāng)來自其他功能塊突發(fā)的存取要求發(fā)行的情況下，共有電路使用調(diào)節(jié)電路11，對提出突發(fā)的存取要求的功能塊給予優(yōu)先存取許可的情況下，這個存取許可，對共有內(nèi)存10的使用功能、使用方法、使用期間等附加一個以上限制而進(jìn)行。共有電路使用調(diào)節(jié)電路11，更新存取管理桌面12，將這個突發(fā)的存取要求作為存取預(yù)約要求插入預(yù)約也是可能的。
還有，上述各功能塊101、102、103，對共有內(nèi)存10提出通常的或者是突發(fā)的存取要求后，若發(fā)生不馬上接受存取要求系統(tǒng)全體就會破壞的事態(tài)的情況下，介于信號線US發(fā)行緊急的存取要求。這個緊急的存取要求，是優(yōu)先于其他的存取要求及存取預(yù)約要求的非常用存取要求，強(qiáng)制一時保留基于其他的存取要求或存取預(yù)約要求的處理，最優(yōu)先進(jìn)行進(jìn)行基于這個緊急存取要求的緊急度高的處理。作為上述一時保留了的處理，由這個保留系統(tǒng)功能性異常狀態(tài)，但是由個人計算機(jī)等恢復(fù)可能的處理。通常，大規(guī)模集成電路的設(shè)計，是想定最壞的情況進(jìn)行的，但是，這個最壞的情況的發(fā)生率極小的情況下，不進(jìn)行復(fù)原可能的處理，由一時的保留的做法救濟(jì)系統(tǒng)故障是必要的。來自功能塊101、102、103的緊急的存取要求的發(fā)行，提供這樣的系統(tǒng)故障的救濟(jì)的解決方法。這個緊急的存取要求，因為是非常用的，來自功能塊101、102、103的發(fā)行機(jī)會是被限定的，還有，在被發(fā)行的時候，對其他功能塊的影像保持在最小限度，共有內(nèi)存10的使用期間限制在最小期間。
共有電路使用調(diào)節(jié)電路11，在來自其中一個功能塊的上述緊急的存取要求被發(fā)行時，即便是有來自其他的功能塊的存取要求被發(fā)行的情況，不拘泥于通常的調(diào)節(jié)標(biāo)準(zhǔn)，對發(fā)行了這個緊急的存取要求的功能塊給予存取許可。這個存取許可，決定使用共有內(nèi)存10的順序、使用期間及使用功能而進(jìn)行。
(第2實施方式)接下來，說明包括在本發(fā)明第2實施方式的調(diào)節(jié)電路的共有電路使用調(diào)節(jié)電路。
由調(diào)節(jié)電路就會有取消存取預(yù)約要求的必要的情況。作為這個方法，由存取要求群自身發(fā)行取消信號取消的方法、共有電路使用調(diào)節(jié)電路接受存取預(yù)約要求后，在一定期間內(nèi)存取要求沒有發(fā)生的情況下自動取消的方法。
前者的情況，從有可能發(fā)行取消的功能塊對共有電路使用調(diào)節(jié)電路，通過發(fā)行存取預(yù)約要求的取消信號可以實現(xiàn)。
后者的情況，如圖3所示，具有共有電路使用調(diào)節(jié)電路21內(nèi)的計時器(time)23，記錄在存取管理桌面22的接受存取預(yù)約要求的時刻。也包括來自其他功能塊的存取要求參照存取管理桌面時，確認(rèn)這個時刻計時器23所表示的時刻與存取預(yù)約要求同時記錄的存取預(yù)約要求接受時刻的差，若在設(shè)定時間以上，就認(rèn)為是沒有這個存取預(yù)約要求。
且，各存取要求之間的優(yōu)先順序，對于要求的式樣，既可以決定為固定地式樣，也可以是由程序設(shè)定的式樣。還有，使用循環(huán)方式。若也將存取預(yù)約要求的有效期間等制成可由程序設(shè)定，可以得到具有更柔軟性的共有電路使用調(diào)節(jié)電路。
(第3實施方式)接下來，說明本發(fā)明的第3實施方式的調(diào)節(jié)電路。
圖4，表示本實施方式的調(diào)節(jié)電路。同圖的調(diào)節(jié)電路，與圖1的調(diào)節(jié)電路相比，在存取要求群和共有電路使用調(diào)節(jié)電路31之間，追加與存取要求群的存取預(yù)約要求同時由存取要求群發(fā)行的要求存取尺寸信號和從共有電路使用調(diào)節(jié)電路31向存取要求群的許可存取尺寸信號。
本實施方式中，進(jìn)行與圖2相同的處理的情況下，在步驟S506中，共有電路使用調(diào)節(jié)電路31在進(jìn)行存取要求的調(diào)節(jié)判斷時，由參考存取尺寸(使用量)，例如從功能塊113存取在最短期間結(jié)束的情況下，不拘泥于優(yōu)先順序或者是從功能塊112的存取預(yù)約要求，可以許可從功能塊113的存取。由此，在進(jìn)一步提高共有內(nèi)存10的使用效率的同時，高精度調(diào)節(jié)是可能的。
以上，說明了在存取預(yù)約要求上追加存取尺寸的情況，但是，取代存取尺寸，追加占有共用內(nèi)存10的使用的時間的情況亦可。這個共有內(nèi)存10的使用時間，一般是由共有內(nèi)存10的動作時鐘數(shù)計算。在存取預(yù)約要求上追加的內(nèi)存時間長的情況下，對這個存取要求許可存取的話，其他的存取要求就會長期等待。因此，共有電路使用調(diào)節(jié)電路31，在進(jìn)行存取要求的調(diào)節(jié)判斷時，參考內(nèi)存使用期間，例如追加在存取預(yù)約要求上的內(nèi)存使用期間長，而追加在其后接受的通常的或者是突發(fā)的存取要求上的內(nèi)存使用時間短的情況下，即便是前者的優(yōu)先順序高，也優(yōu)先許可接受后者。內(nèi)存使用期間，只要在一定的功能時鐘下是固定期間，將這個固定的信息預(yù)先保存在共有電路使用調(diào)節(jié)電路11中。
還有，作為追加到存取預(yù)約要求上的要素，取代上述內(nèi)存的使用時間，使用共有內(nèi)存10的使用方法亦可。這個共有內(nèi)存10的使用方法，是特定“存”或者是“取”的其中一個的。因此，共有電路使用調(diào)節(jié)電路31，從其中一個功能塊接受了存取預(yù)約要求的情況下，比較追加在這個存取預(yù)約要求上的內(nèi)存使用方法和追加在來自其他功能塊的通?；蛘呤峭话l(fā)的存取要求上的內(nèi)存使用方法，其雙方為“存”或者是“取”時，調(diào)節(jié)這個存取預(yù)約要求發(fā)行后發(fā)行的通常的存取要求和來自其他功能塊的通常的或者是突發(fā)的存取要求使其連續(xù)。根據(jù)這樣的調(diào)節(jié)，對共有內(nèi)存10“存”或者是“取”是連續(xù)的，與“存”或者是“取”之間交替進(jìn)行的情況相比，共有內(nèi)存10的使用率變高。
(第4實施方式)接下來，說明本發(fā)明的第4實施方式的調(diào)節(jié)電路。
如圖5所示，存在一定程度決定了存取頻率或者是存取間隔的功能塊121的情況下，來自這個功能塊121的每一次，即便是不發(fā)行存取預(yù)約要求，共有電路使用調(diào)節(jié)電路41內(nèi)具有自動預(yù)約發(fā)行時鐘(自動預(yù)約發(fā)行電路)43，通過定期送入存取預(yù)約要求，來自功能塊121發(fā)行的存取預(yù)約要求就變得不再必要。即便是共有電路使用調(diào)節(jié)電路41，也因為存取頻率或者是存取間隔變得明確，實際存取后，降低到下一次存取要求為止的期間的優(yōu)先順序，可以讓其他的存取優(yōu)先。由自動預(yù)約發(fā)行電路43預(yù)約存取要求的話，提高優(yōu)先順序，具備實際的存取要求。
(第5實施方式)再下來，說明本發(fā)明的第5實施方式的調(diào)節(jié)電路。
即便不是定期的存取要求，在一定期限內(nèi)的平均存取次數(shù)或者是存取量也決定了。這樣的情況下，存取頻率越低有下一次的存取要求的情況下其優(yōu)先順序越高，而存取頻率高時多少降低一些優(yōu)先順序優(yōu)先其他的存取而沒有問題。在這樣的用途中，以前的技術(shù)中，考慮優(yōu)先順序高時的設(shè)計是必要的。
對于這個課題，本實施方式中，如圖6所示，共有電路使用調(diào)節(jié)電路51內(nèi)，導(dǎo)入監(jiān)視存取頻率的存取頻度監(jiān)視電路(調(diào)節(jié)順序變更電路)54，在一定時間內(nèi)沒有存取的情況下，對應(yīng)于時間進(jìn)過變更優(yōu)先順序，使其漸漸具有提高優(yōu)先順序的功能。
根據(jù)這個構(gòu)成，存取頻度高、順利處理的情況下，變更為優(yōu)先順序下降。也就是，即便是重合了其他存取要求，到其為止順利地進(jìn)行了存取，讓其他存取要求優(yōu)先亦可。另一方面，在一定期間沒有存取的情況，下一個存取要求通過提高優(yōu)先順序處理，可以確保存取次數(shù)。
(產(chǎn)業(yè)上的利用可能性)如以上說明的那樣，本發(fā)明，在復(fù)數(shù)功能塊存取共有內(nèi)存等的共有電路的調(diào)節(jié)電路中，可以有效地調(diào)節(jié)來自這些復(fù)數(shù)的功能塊的重合存取要求，這樣的調(diào)節(jié)電路等是有用的。
權(quán)利要求
1.一種調(diào)節(jié)電路，是復(fù)數(shù)功能處理電路排他性地共有并使用一個共有電路的電路，其特征為包括上述復(fù)數(shù)個功能處理電路、共有電路使用調(diào)節(jié)電路，上述復(fù)數(shù)個功能處理電路，在發(fā)行上述共有電路的使用要求的同時，在這個使用要求的發(fā)行的之前發(fā)行使用預(yù)約要求，上述共有電路使用調(diào)節(jié)電路，接受來自上述復(fù)數(shù)個功能處理電路的上述使用要求和上述使用預(yù)約要求，調(diào)節(jié)來自其中一個功能處理電路的使用要求，和來自發(fā)行這個使用要求的功能處理電路以外的其他功能處理電路的使用預(yù)約要求的優(yōu)先順序。
2.根據(jù)權(quán)利要求1所述的調(diào)節(jié)電路，其特征為上述共有電路使用調(diào)節(jié)電路，是具有保持使用要求及使用預(yù)約要求的信息保持電路。
3.根據(jù)權(quán)利要求2所述的調(diào)節(jié)電路，其特征為上述信息保持電路，保持來自上述功能處理電路的使用要求及使用預(yù)約要求、調(diào)節(jié)的履歷。
4.根據(jù)權(quán)利要求1所述的調(diào)節(jié)電路，其特征為發(fā)行了上述使用預(yù)約要求的功能處理電路，在不再需要使用預(yù)約的情況下，具有對上述共有電路使用調(diào)節(jié)電路發(fā)行取消使用預(yù)約要求的功能。
5.根據(jù)權(quán)利要求1所述的調(diào)節(jié)電路，其特征為上述共有電路使用調(diào)節(jié)電路，具有測定接受使用預(yù)約要求后的經(jīng)過時間的計時器。
6.根據(jù)權(quán)利要求5所述的調(diào)節(jié)電路，其特征為上述共有電路使用調(diào)節(jié)電路，在接受了上述使用預(yù)約要求后所經(jīng)過的時間超過設(shè)定時間的情況下，取消這個使用預(yù)約要求。
7.根據(jù)權(quán)利要求6所述的調(diào)節(jié)電路，其特征為從上述使用預(yù)約要求的發(fā)行到取消的設(shè)定時間，是可變的。
8.根據(jù)權(quán)利要求1所述的調(diào)節(jié)電路，其特征為發(fā)行上述使用預(yù)約要求的功能處理電路，在發(fā)行這個使用預(yù)約要求的時候，對上述共有電路使用調(diào)節(jié)電路發(fā)行上述共有電路的使用預(yù)定時刻、使用預(yù)定期間、使用方法及使用量中的至少一個信息，上述共有電路使用調(diào)節(jié)電路，基于來自上述發(fā)行使用預(yù)約要求的功能處理電路的上述信息進(jìn)行調(diào)節(jié)。
9.根據(jù)權(quán)利要求1所述的調(diào)節(jié)電路，其特征為上述共有電路使用調(diào)節(jié)電路，在其中一個功能處理電路突然發(fā)行了使用要求的情況下，對于發(fā)行了這個突然的使用要求的功能處理電路，給使用功能、使用方法及使用期間中至少一個追加后，限制提供共有電路的使用許可。
10.根據(jù)權(quán)利要求1所述的調(diào)節(jié)電路，其特征為上述共有電路使用調(diào)節(jié)電路，具有為了定期使用上述共有電路的功能處理電路每隔一個所規(guī)定的時間自動發(fā)行使用預(yù)約的自動預(yù)約發(fā)行電路。
11.根據(jù)權(quán)利要求1所述的調(diào)節(jié)電路，其特征為上述共有電路使用調(diào)節(jié)電路，具有對應(yīng)于時間的經(jīng)過改變允許共有電路的使用的調(diào)節(jié)順序的調(diào)節(jié)順序變更電路。
12.根據(jù)權(quán)利要求1所述的調(diào)節(jié)電路，其特征為上述復(fù)數(shù)個功能處理電路，緊急需要使用上述共有電路時對上述共有電路使用調(diào)節(jié)電路發(fā)行緊急使用要求，上述共有電路使用調(diào)節(jié)電路，自上述復(fù)數(shù)個功能處理電路的其中一個接受了緊急使用要求時，不拘泥于通常的調(diào)節(jié)標(biāo)準(zhǔn)，對發(fā)行了上述緊急使用要求的功能處理電路，決定并通知使用共有電路的順序、期間及功能。
13.根據(jù)權(quán)利要求1所述的調(diào)節(jié)電路，其特征為上述共有電路為內(nèi)存。
14.根據(jù)權(quán)利要求1所述的調(diào)節(jié)電路，其特征為上述各功能處理電路，在內(nèi)部所具有的狀態(tài)設(shè)備，當(dāng)成為提出使用要求之前的狀態(tài)時發(fā)行上述使用預(yù)約要求。
15.根據(jù)權(quán)利要求1所述的調(diào)節(jié)電路，其特征為上述各功能處理電路中的至少一個，內(nèi)部有數(shù)據(jù)緩沖器并具有輸出來自這個數(shù)據(jù)緩沖器的數(shù)據(jù)的功能，上述具有數(shù)據(jù)輸出功能的功能處理電路，當(dāng)上述數(shù)據(jù)緩沖器收存的數(shù)據(jù)即將充滿之前發(fā)行上述使用預(yù)約要求。
16.根據(jù)權(quán)利要求1所述的調(diào)節(jié)電路，其特征為上述各功能處理電路中的至少一個，內(nèi)部有數(shù)據(jù)緩沖器并具有輸入來自外部的數(shù)據(jù)的功能，上述具有數(shù)據(jù)輸入功能的功能處理電路，當(dāng)上述數(shù)據(jù)緩沖器收存的數(shù)據(jù)即將騰空之前發(fā)行上述使用預(yù)約要求。
17.一種功能處理電路，其為復(fù)數(shù)個功能處理電路排他地共有并使用一個共有電路的電路中的上述復(fù)數(shù)個功能處理電路中的一個功能處理電路，其特征為上述一個功能處理電路，在發(fā)行上述共有電路的使用要求的同時，在這個使用要求發(fā)行的前一階段發(fā)行使用預(yù)約要求。
18.根據(jù)權(quán)利要求17所述的功能處理電路，其特征為上述功能處理電路，在內(nèi)部具有的狀況設(shè)備，在成為提出使用要求之前的狀態(tài)時發(fā)行上述使用預(yù)約要求。
19.根據(jù)權(quán)利要求17所述的功能處理電路，其特征為上述功能處理電路，內(nèi)部有數(shù)據(jù)緩沖器并具有輸出來自這個數(shù)據(jù)緩沖器的數(shù)據(jù)的功能，上述具有數(shù)據(jù)輸出功能的功能處理電路，當(dāng)上述數(shù)據(jù)緩沖器收存的數(shù)據(jù)即將充滿之前發(fā)行上述使用預(yù)約要求。
20.根據(jù)權(quán)利要求17所述的功能處理電路，其特征為上述功能處理電路，內(nèi)部有數(shù)據(jù)緩沖器并具有輸入來自外部的數(shù)據(jù)的功能，上述具有數(shù)據(jù)輸入功能的功能處理電路，當(dāng)上述數(shù)據(jù)緩沖器收存的數(shù)據(jù)即將騰空之前發(fā)行上述使用預(yù)約要求。
全文摘要
有復(fù)數(shù)個功能塊排他性地使用內(nèi)存等的共有電路的調(diào)節(jié)電路中，取消一度許可了的存取要求，不使優(yōu)先順序高的存取要求等待，有效地調(diào)節(jié)復(fù)數(shù)個存取要求。步驟503中來自功能塊的存取預(yù)約要求被發(fā)行，在步驟S504中這個存取要求被預(yù)約。其后，步驟505中，來自其他功能塊的存取要求被發(fā)行，在步驟506中，判斷來自上述兩個功能塊的存取預(yù)約要求和存取要求的其中一個優(yōu)先，例如，來自上述其他功能塊的存取要求是優(yōu)先順序低的情況下，在步驟508中使存取預(yù)約要求優(yōu)先，而讓進(jìn)行了這個存取預(yù)約要求的功能塊的存取要求等待。
文檔編號G06F13/16GK1614572SQ20041008490
公開日2005年5月11日 申請日期2004年10月10日 優(yōu)先權(quán)日2003年11月5日
發(fā)明者田中和久 申請人:松下電器產(chǎn)業(yè)株式會社