專利名稱：分配記憶裝置地址之方法及電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明系相關(guān)于一種為了連接至一控制芯片之一或多內(nèi)存裝置而將內(nèi)存裝置地址分配給該緩沖芯片之方法，本發(fā)明亦相關(guān)于可使用于將內(nèi)存裝置地址分配給內(nèi)存裝置之緩沖芯片。
背景技術(shù)：
對非常快速及高密度之內(nèi)存架構(gòu)而言，如DDR-II(double data rate，雙倍數(shù)據(jù)傳輸速率)，“緩沖芯片”將是將來所必須的，這些緩沖芯片系使得現(xiàn)今使用于DDR及DDR-II系統(tǒng)中之“存根”總線(“STUB”bus)被取代，正如該總線取代點(diǎn)對點(diǎn)(point-to-point，P2P)連接或點(diǎn)對兩點(diǎn)(point-to-two-point，P22P)連接一樣。而如此之連接所具有的優(yōu)點(diǎn)是，有可能使數(shù)據(jù)傳輸率遠(yuǎn)大于1Gbps，藉由串行緩沖芯片，其亦使大量的緩沖芯片彼此連接在一起(菊環(huán)鏈，daisy chain)成為可能，并使僅在一內(nèi)存總線上產(chǎn)生具有非常海量存儲(chǔ)器裝置之內(nèi)存系統(tǒng)成為可能。
正常而言，一緩沖芯片，例如使用于一計(jì)算機(jī)系統(tǒng)中的緩沖芯片，與一或多內(nèi)存裝置一起，會(huì)形成一內(nèi)存模塊，而該內(nèi)存模塊可以為，舉例而言，DIMM模塊之形式。因?yàn)樵搩?nèi)存模塊最初并不具有永久地址分配，所以當(dāng)計(jì)算機(jī)系統(tǒng)已開始或重新開機(jī)后，所有必須做的事之首要就是分配內(nèi)存裝置地址給個(gè)別的內(nèi)存模塊，但由于如此具有緩沖芯片之內(nèi)存模塊并沒有藉由一共同總線而彼此連接，所以不可能利用習(xí)知的方法來分配內(nèi)存裝置地址，相反地，內(nèi)存模塊系為串行配置，而每一內(nèi)存模塊系具有一輸入端及一輸出端，并且一緩沖芯片之輸出端與下一緩沖芯片之輸入端系為相連接。

發(fā)明內(nèi)容
本發(fā)明之一目的系為提供一種用于分配可與前述緩沖芯片及其間之相互連接一起使用之內(nèi)存裝置地址之方法，本發(fā)明之目的亦在于提供一種在具有復(fù)數(shù)個(gè)緩沖芯片之總線系統(tǒng)中分配內(nèi)存裝置地址之方法，本發(fā)明之再一目的則在于提供可用于提供內(nèi)存裝置地址給個(gè)別內(nèi)存模塊之緩沖芯片。
本發(fā)明之第一方面的構(gòu)想系在于提供一種為了連接至一緩沖芯片之一或多內(nèi)存裝置而將內(nèi)存裝置地址分配給該緩沖芯片的方法。在一正常模式中，該內(nèi)存裝置地址可被用于尋址該已連接之內(nèi)存裝置，而該內(nèi)存裝置之該內(nèi)存裝置地址系在一起始模式時(shí)進(jìn)行分配。在此例子中，首先，先接收該第一起始資料，而該第一起始資料系載明可利用之內(nèi)存裝置地址，接著，使內(nèi)存裝置地址與連接至該緩沖芯片之一或多內(nèi)存裝置產(chǎn)生關(guān)連，而在此例子中，該產(chǎn)生關(guān)連之內(nèi)存裝置地址系選自該可利用之內(nèi)存裝置地址，然后，產(chǎn)生第二起始資料，而在該第二起始資料中，系藉由與連接至該緩沖芯片之該內(nèi)存裝置產(chǎn)生關(guān)連之該內(nèi)存裝置地址而減少根據(jù)該第一起始資料而為可利用之該內(nèi)存裝置地址，然后，該第二起始資料被傳送出去，并因此該第二起始資料對連接至下一內(nèi)存模塊之下一緩沖芯片或?qū)σ粌?nèi)存存取控制單元而為可利用。
本發(fā)明之方法所具有之優(yōu)點(diǎn)是，該緩沖芯片會(huì)辨識與其產(chǎn)生關(guān)連之內(nèi)存裝置，并分配給它們不會(huì)與已經(jīng)配置之內(nèi)存裝置地址產(chǎn)生沖突之個(gè)別的內(nèi)存裝置地址，而這乃是由于該緩沖芯片系接收可利用之內(nèi)存裝置地址而作為第一起始資料并從其中選擇一些該緩沖芯片配置給與其連接之內(nèi)存裝置之內(nèi)存裝置地址而成為可能。
為了使該內(nèi)存裝置地址能為另一緩沖芯片或一內(nèi)存存取控制單元(內(nèi)存控制器)所利用，系產(chǎn)生第二起始資料，所以，舉例而言，下游的緩沖芯片會(huì)接收關(guān)于在內(nèi)存裝置地址已進(jìn)行配置后有哪些內(nèi)存裝置仍為可利用以及有哪些正在使用中之信息。該第二起始資料因此會(huì)包括關(guān)于哪些內(nèi)存裝置地址在該緩沖芯片已經(jīng)將內(nèi)存裝置地址配置給與其連接之內(nèi)存裝置后仍然為可利用之信息。
較佳地是，該第一起始資料系包括一些位，而每一該位系對應(yīng)于一內(nèi)存裝置之一地址。也就是說，當(dāng)一位已經(jīng)被設(shè)定時(shí)，可利用此位而加以尋址之內(nèi)存裝置的其中之一系被尋址。
較佳地是，該起始模式系于該緩沖芯片已被重置之后或于該緩沖芯片已被開啟之后開始，而該起始模式系于該內(nèi)存裝置地址之分配決定時(shí)結(jié)束。只要緩沖芯片及與其連接之內(nèi)存裝置一被開啟或重置，這將會(huì)自動(dòng)激活分配內(nèi)存裝置地址的方法。
相同的，可以做出該起始模式會(huì)由于指令資料已經(jīng)接收完而開始之規(guī)定，而這是開始起始模式的第二個(gè)選擇。較佳地是，在緩沖芯片之開啟或重置之后，緊跟著已分配給該緩沖芯片之一任意的內(nèi)存裝置地址，所以，發(fā)送至該任意內(nèi)存裝置地址之指令資料則由該緩沖芯片所接收，這則確保個(gè)別之緩沖芯片亦可以安全地接收指令資料，以及發(fā)送至該任意內(nèi)存裝置地址之指令資料可以由正在接收之緩沖芯片所接收。
較佳地是，在正常模式中，該緩沖芯片系可以接收資料并將該資料并列地遞送至該一或多內(nèi)存裝置，而該緩沖芯片也可以接收源自該一或多已連接之內(nèi)存裝置之資料并可以將該資料串行地傳送。這則使得自及至該緩沖芯片的高數(shù)據(jù)傳輸率可以被轉(zhuǎn)換成在緩沖芯片及內(nèi)存電路間較低之?dāng)?shù)據(jù)傳輸資料率。
本發(fā)明之更進(jìn)一步的觀點(diǎn)系在于提供一種用于分配內(nèi)存裝置地址至一第一及一第二緩沖芯片之方法。該第一及該第二緩沖芯片系利用上述之方法而將內(nèi)存裝置地址分配給一或多個(gè)別連接之內(nèi)存裝置。其中，該緩沖芯片系串行連接，因此，該第一緩沖芯片系以第一起始資料之形式而將該第二起始資料傳送至該第二緩沖芯片。這則使得緩沖芯片被配置成串行的形式，所以，它們會(huì)連續(xù)地分派及分配內(nèi)存裝置地址，而對內(nèi)存裝置地址之分配的關(guān)注則有助于先前已進(jìn)行配置之內(nèi)存裝置地址不會(huì)再次被分配給內(nèi)存裝置。這使得緩沖芯片本質(zhì)上可在內(nèi)存存取控制單元不射極的情況下被加以起始，這表示，在緩沖芯片中，起始系本質(zhì)上會(huì)自動(dòng)發(fā)生。
為了開始該起始，較佳地是做出第一緩沖芯片自一內(nèi)存存取控制單元(內(nèi)存控制器)接收該第一起始資料的規(guī)定。對該起始而言，該內(nèi)存存取控制單元會(huì)因此而發(fā)送載明所有可利用之內(nèi)存裝置地址之緩沖芯片第一起始資料。該第一緩沖芯片系分配地址至與其連接之該內(nèi)存裝置并將已經(jīng)被配置之產(chǎn)生關(guān)連的內(nèi)存裝置地址的信息增加至該起始資料中。該第二緩沖芯片系接著發(fā)送載明有已經(jīng)被配置之內(nèi)存裝置地址有哪些在使用中以及剩下之內(nèi)存裝置地址為可利用之起始資料，該第二緩沖芯片可以接著使用相同的程序來為與其相連接之內(nèi)存裝置分派內(nèi)存裝置地址，而該內(nèi)存裝置地址系選自仍為可利用之內(nèi)存裝置地址。
較佳地是，做出該第二緩沖芯片將該第二起始資料傳送至該內(nèi)存存取控制單元之規(guī)定。當(dāng)該第二緩沖芯片已經(jīng)為了與其相連接之內(nèi)存裝置而分配內(nèi)存裝置地址時(shí)，該第二緩沖芯片系會(huì)產(chǎn)生載明有哪些內(nèi)存裝置地址在該第一及該第二緩沖芯片之配置之后仍然為可利用之第二起始數(shù)據(jù)。這些起始資料系被傳送回該內(nèi)存存取控制裝置，所以該內(nèi)存存取控制裝置可以確定有多少內(nèi)存裝置系已由該緩沖芯片提供服務(wù)，若已經(jīng)做出以該內(nèi)存裝置地址之每個(gè)位尋址一內(nèi)存裝置之規(guī)定，則該內(nèi)存存取控制單元亦可以因此受到哪些地址可被用于尋址內(nèi)存裝置以及哪些地址不能被用來尋址一內(nèi)存裝置的通知。
本發(fā)明之另一方面的觀點(diǎn)系在于提供一種緩沖電路，較佳地是一緩沖芯片，其系用于與其相連接之一或多內(nèi)存裝置。該緩沖芯片系具有一接收單元，以用于接收載明可利用之內(nèi)存裝置地址的第一資料，該緩沖芯片亦具有一傳送單元，以用于傳送第二起始數(shù)據(jù)，而一起始單元系具有一地址關(guān)連單元，以使內(nèi)存裝置地址與連接至該緩沖芯片之一或多內(nèi)存裝置(3)產(chǎn)生關(guān)連。在此例子中，該產(chǎn)生關(guān)連之內(nèi)存裝置地址系選自該可利用之內(nèi)存裝置地址。該起始單元系接著產(chǎn)生第二起始數(shù)據(jù)，而該第二起始數(shù)據(jù)系載明于該地址關(guān)連單元執(zhí)行完關(guān)連之后仍為可利用之內(nèi)存裝置地址。
在此方法中，可以獲得一緩沖芯片，而其系自可利用內(nèi)存裝置地址的選擇中獨(dú)立分配內(nèi)存裝置地址至與該緩沖芯片相連接之內(nèi)存裝置，并產(chǎn)生為具有相連接之內(nèi)存裝置的下一緩沖芯片決定可利用或被傳送至該內(nèi)存存取控制單元之第二起始資料。下一緩沖芯片同樣的可以使用載明有仍為可利用之內(nèi)存裝置地址的該第二起始資料以為與其相連接之內(nèi)存裝置配置內(nèi)存裝置地址，并且，相同的產(chǎn)生被傳送至下一緩沖芯片或適當(dāng)?shù)臅r(shí)候傳送至內(nèi)存存取控制單元之第二起始資料。
本發(fā)明之緩沖芯片之優(yōu)點(diǎn)是，該緩沖芯片可以獨(dú)立地分配內(nèi)存裝置地址，而沒有要求先前已使用之地址之內(nèi)存裝置，并且沒有內(nèi)存存取控制單元，直到需要執(zhí)行任何分配。
該緩沖芯片較佳地是具有一轉(zhuǎn)換單元，該轉(zhuǎn)換單元其系具有一并列化單元，以用于并列化所接收之?dāng)?shù)據(jù)，以及系具有一串行化單元(serializationunit)，以串行化將被傳送之資料。這使得自及至該緩沖芯片以及與其相連接之內(nèi)存裝置之資料線之?dāng)?shù)量可以減少，而這么做的優(yōu)點(diǎn)是，在相同長度中，資料線可以被以實(shí)質(zhì)上簡單許多之形式而加以提供，所以，既然傳輸頻率不再被限制在傳播時(shí)間上，則較高之傳輸率就成為可能。
該起始單元系可以起始在該控制芯片已經(jīng)被開啟之后及/或在一重置之后而開始一起始模式。
二者擇一地，該起始單元亦可以在指令資料已被接收之后開始起始模式。為了這個(gè)目的，該內(nèi)存存取控制單元系產(chǎn)生載明在一起始模式中目前需要產(chǎn)生關(guān)連之內(nèi)存裝置地址的指令資料。
本發(fā)明之另一觀點(diǎn)系在于提供具有與本發(fā)明一致之緩沖芯片以及一或多與該緩沖芯片產(chǎn)生關(guān)連之內(nèi)存裝置之內(nèi)存模塊。較佳地是，如此之內(nèi)存模塊系為DIMM模塊之形式，如在習(xí)知之個(gè)人計(jì)算機(jī)中所提供者，而該內(nèi)存裝置系具有DRAM芯片。根據(jù)本發(fā)明之緩沖芯片系使得內(nèi)存模塊可以，舉例而言，在沒有習(xí)知個(gè)人計(jì)算機(jī)之主機(jī)板或內(nèi)存模塊的架構(gòu)的情形下，被提供在相同之設(shè)計(jì)中并使用于對應(yīng)之位置，而且在內(nèi)存模塊中，內(nèi)存裝置地址可以獨(dú)立發(fā)生起始及關(guān)連。
本發(fā)明之特定之實(shí)施例系伴隨著所附之圖式做為參考而進(jìn)行更詳細(xì)之解釋。


圖1是顯示與本發(fā)明之一實(shí)施例一致之具有緩沖芯片之內(nèi)存系統(tǒng)之示意圖；圖2是用于致動(dòng)緩沖芯片之指令協(xié)議(protocol)的列表；以及圖3顯示本發(fā)明方法的流程圖。
附圖中的符號列表1a，1b，1c memory module 內(nèi)存模塊2 buffer chip 緩沖芯片3 memory arrangement 內(nèi)存裝置4 first data interface 第一資料接口5 second data interface 第一資料接口6 third data interface 第一資料接口7 memory association control unit 內(nèi)存關(guān)連控制單元8 conversion unit 轉(zhuǎn)換單元9 address association unit 地址關(guān)連單元10 fourth data interface 第一資料接口11 initialization unit 起始單元具體實(shí)施方式
圖1系顯示具有內(nèi)存模塊1a、1b、及1c之內(nèi)存系統(tǒng)。該內(nèi)存模塊1a、1b、及1c之每一系具有一緩沖芯片2，并且兩個(gè)個(gè)別之內(nèi)存裝置3系配置于該緩沖芯片2之上，當(dāng)然，不同數(shù)目之內(nèi)存裝置亦可連接至該緩沖芯片2。
該內(nèi)存模塊1a、1b、及1c較佳者系采用DIMM模塊之形式，然而，亦可以提供其它形式之內(nèi)存模塊1，該內(nèi)存裝置則較佳地利用DRAM內(nèi)存組件而加以形成，但其它內(nèi)存組件，如SRAM或類似者，亦可以加以使用。
在正常之模式中，該緩沖芯片系用于分別從已尋址之內(nèi)存裝置接收資料及傳送資料至已尋址之內(nèi)存裝置，而該緩沖芯片1a、1b、及1c系加以提供以降低到該內(nèi)存模塊1之資料線之?dāng)?shù)目，當(dāng)資料線之?dāng)?shù)目增加時(shí)，則變得很難在相同長度中提供該資料線，由于當(dāng)資料傳送頻率增加時(shí)，資料線長度之不同是限制最大資料傳送頻率之重要因子，所以必須限制數(shù)據(jù)線之?dāng)?shù)目，并且將其提供在相同之長度，以增加來自及傳送至該內(nèi)存模塊之資料率。
其同樣必須降低資料線之總長度及其所連接之輸入端，以降低資料線之總?cè)萘?，因此，必須要求一較低之驅(qū)動(dòng)器功率，以傳送資料。為了這個(gè)原因，該緩沖芯片2并沒有連接至一共同總線，而是每一緩沖芯片具有一第一雙向資料接口4以及一第二雙向資料接口5。
無論是否取決于相對應(yīng)之內(nèi)存模塊1a、1b、及1c，該第一雙向資料接口4可用于接收經(jīng)由該第二資料接口5所遞送之資料，若相對應(yīng)之內(nèi)存模塊1已經(jīng)被尋址，則該資料系用于尋址或?qū)懭朐撘褜ぶ分畠?nèi)存裝置，然后，該資料系經(jīng)由該第二資料接口5而加以遞送。該內(nèi)存模塊1a、1b、及1c系以一菊環(huán)鏈(daisy chain)之形式而彼此耦接，所以，各個(gè)第二資料接口5系連接至在該內(nèi)存模塊1a、1b、及1c中之下一緩沖芯片2上之各個(gè)第一資料接口4。
在內(nèi)存模塊1之串行連接鏈中的該第一內(nèi)存模塊1a里之該緩沖芯片2上之該第一資料接口4系連接至在一內(nèi)存存取控制單元(內(nèi)存控制器)7上之一第三資料接口。
每一緩沖芯片2系具有一轉(zhuǎn)換單元8，其系用于并列化將被寫入該內(nèi)存裝置3的其中之一之(經(jīng)由該資料接口4、5其中之一接收之)資料，并用于經(jīng)由該資料接口4、5其中之一而串行化來自該內(nèi)存裝置3其中之一的資料，所以，將被傳送之資料系被傳遞至數(shù)量較該個(gè)別內(nèi)存裝置3所決定為可用之資料線之?dāng)?shù)量為小的資料線。在所顯示的例子中，經(jīng)由該資料接口4、5所發(fā)送之資料的長度系為8位。緊跟在并列化之后，則資料長度包括有32位，以用于存取內(nèi)存裝置。
藉由該內(nèi)存存取控制單元7以及內(nèi)存模塊1a、1b、及1c之每一系彼此連接因此在每個(gè)例子中僅點(diǎn)對點(diǎn)(P2P)連接存在的優(yōu)點(diǎn)，在如此之連接線上之該傳輸率與在共同總線上之傳輸率相較之下，由于連接線之負(fù)載容量系顯著的顯少，則其可以獲得顯著的增加。
轉(zhuǎn)換單元8系連接至一尋址單元9，其系采周已尋址之地址作為選擇兩個(gè)已連接之內(nèi)存裝置3的其中之一的基礎(chǔ)，以達(dá)成將所接收之資料寫入相對應(yīng)之內(nèi)存裝置3以及讀取將被自該相對應(yīng)內(nèi)存裝置3傳送出去之資料的目的。若該尋址單元9辨識出沒有任何連接至此緩沖芯片2之內(nèi)存裝置3已被尋址，則資料會(huì)經(jīng)由該轉(zhuǎn)換單元8以及該第二資料接口5而自該第一資料接口4遞送，所以，該資料系未被改變地經(jīng)由下一內(nèi)存模塊1之第一資料接口而加以遞送至下一內(nèi)存模塊1，其亦自然可以想象的到，該資料接口先被連接至該尋址單元9，而僅在關(guān)連于緩沖芯片之該內(nèi)存裝置3的其中之一已經(jīng)被加以尋址時(shí)，該所接收之?dāng)?shù)據(jù)才被遞送至該轉(zhuǎn)換單元8。
在這個(gè)方法中，在該鏈中之該第一內(nèi)存模塊1a系首先被詢問該已被尋址之內(nèi)存裝置是否位于該第一緩沖芯片2之上，若不是，則藉由該內(nèi)存存取控制單元7所產(chǎn)生之相對應(yīng)的指令系經(jīng)由該第二資料接口5而被遞送至在該第二內(nèi)存模塊1b上之下一第一資料接口4，在此，相同地，會(huì)執(zhí)行一檢查，以決定該指令是否相關(guān)于連接至個(gè)別緩沖芯片2之該內(nèi)存裝置3的其中之一。因此，該指令系自內(nèi)存模塊1a、1b、及1c而被遞送至下一內(nèi)存模塊1a、1b、及1c，直到該已尋址之內(nèi)存裝置已經(jīng)由個(gè)別之緩沖芯片2而加以尋址。在最后一內(nèi)存模塊1c中之該緩沖芯片2上之該第二資料接口5則經(jīng)由一第四資料接口10而連接至該內(nèi)存存取控制單元7，因此，如果所傳送之指令系不相關(guān)于任何內(nèi)存裝置3時(shí)，則所傳送之指令系經(jīng)由該第四資料接口10而再次被接收，并且，該內(nèi)存存取控制單元7會(huì)獲知所傳送之內(nèi)存裝置地址無法被用于尋址一內(nèi)存裝置3。
圖2所顯示表系為可能指令協(xié)議的列表。舉例而言，該指令系在四個(gè)連續(xù)的部分中，亦即，在一時(shí)脈信號之上升(rising)及/或下降(falling)端之上，自該內(nèi)存存取控制單元7被傳送至該第一內(nèi)存模塊。而為了所顯示之示范性實(shí)施例以及相對應(yīng)之指令協(xié)議，介于該資料接口4、5、6、10間之資料線系包括8位CA
之長度，在第一部份中，個(gè)別內(nèi)存裝置3之該內(nèi)存裝置位置R
系加以傳輸，在下一部分中，該指令之第二部分系加以傳輸，而該指令之該第二部分之第一位系包括將該緩沖芯片涉及(例如位CA
已經(jīng)設(shè)定)如設(shè)定該緩沖芯片已傳輸之值或相連接之內(nèi)存裝置3其中之一將被尋址之指令通知該緩沖芯片2之信號。
該指令之該第二部分的第二位系載明了字符線是否需要被活化(RAS信號)，以及該指令之該第二部分的第三位則載明了位線是否需要為了讀取或?qū)懭胭Y料到考慮中之內(nèi)存胞元而被活化(CAS信號)。該指令之該第二部分的第四位系載明了是否有任何將被寫入或讀取至在考慮中之內(nèi)存裝置3的內(nèi)存胞元(WE信號)。該指令之該第二部分的下四個(gè)位系載明了個(gè)別內(nèi)存裝置3之哪一內(nèi)存庫(bank)B
需要被讀取。這使得四個(gè)內(nèi)存庫可以尋址一習(xí)知的內(nèi)存裝置3。然而，亦有可能在個(gè)別之內(nèi)存裝置3中提供不同數(shù)目之內(nèi)存庫。
相對應(yīng)指令之第三及第四部分系包括將被寫入已尋址之內(nèi)存裝置3中或在相對應(yīng)內(nèi)存裝置中將被讀出之資料之地址，在所顯示的例子中，該地址系包括16位，然而，該地址之大小系亦可以包括不同數(shù)目之位，該指令之部分的數(shù)量亦不限于四個(gè)。
在如此之指令之后，數(shù)據(jù)現(xiàn)在可以在個(gè)別已被尋址之地址被寫入該已尋址之內(nèi)存裝置3中，或者，資料可自該指令中分別載明之地址之已尋址之內(nèi)存裝置3加以讀取。
在該指令之第一部份中，該內(nèi)存裝置地址系加以傳輸。然而，在內(nèi)存模塊1a、1b、及1c中，正常模式開始之前，必須首先將內(nèi)存裝置位置分配至該內(nèi)存裝置3，因此，相對應(yīng)之緩沖芯片可獲知其所連接之內(nèi)存裝置3其中之一系已經(jīng)利用該地址而加以尋址，也就是說，因此在該內(nèi)存裝置3可以于正常模式中被尋址之前，該內(nèi)存裝置地址首先需要被分配至在一起始模式之緩沖芯片2中之內(nèi)存裝置3，而為了這個(gè)目的，每一緩沖芯片2系包含一起始單元10，其系在起始模式期間處于一活化狀態(tài)。
舉例而言，只要內(nèi)存模塊1之供給電壓一打開，例如，在考慮中之控制模塊1安置于其中之個(gè)人計(jì)算機(jī)已經(jīng)被開啟電源之后，或是在重置信號之后，例如，在整個(gè)計(jì)算機(jī)系統(tǒng)已經(jīng)整個(gè)被重置之后，該起始模式即可被加以采用。
起始單元11系連接至該第一及第二資料接口4、5以及連接至地址關(guān)連單元9，該地址關(guān)連單元9系通知該起始單元11有多少內(nèi)存裝置3連接至該地址分配單元9，這可藉由簡單地對該地址分配單元進(jìn)行測試而完成。
在起始階段的開始，該內(nèi)存關(guān)連控制單元7系傳送一必要的單一組件地址信號，亦即，在一時(shí)脈周期中僅一地址信號，以作為一第一起始數(shù)據(jù)項(xiàng)，在這個(gè)例子，在該地址信號中之一設(shè)定位(set bit)系對應(yīng)于一已經(jīng)被分配之內(nèi)存裝置地址，而該內(nèi)存裝置地址之每一位CA
系對應(yīng)一內(nèi)存裝置，也就是說，若該第一位CA
已經(jīng)加以設(shè)定，則該內(nèi)存裝置3系利用該相對應(yīng)地址“0x0000 0001”(雙位標(biāo)記法，binary notation)而加以尋址，若該第二位CA[1]已經(jīng)加以設(shè)定(0x0000 0010)，則另一第二內(nèi)存裝置3會(huì)被尋址。
由于在正常狀況下，內(nèi)存置地址于該起始模式開始時(shí)不會(huì)是已經(jīng)被配置的情況，該內(nèi)存關(guān)連控制單元77系產(chǎn)生一地址信號0x0000 0000，而這會(huì)經(jīng)由該第一資料接口而被傳送到在該第一內(nèi)存模塊1中之該緩沖芯片2。該起始單元11系接收該第一起始資料，并自其收集所有八個(gè)對內(nèi)存裝置3而言仍然為可利用的可能地址。
經(jīng)由該地址關(guān)連單元9，該起始單元11系接收關(guān)于有多少內(nèi)存裝置3與考慮中之緩沖芯片2產(chǎn)生關(guān)連的訊息，根據(jù)連接之內(nèi)存裝置3之?dāng)?shù)量，該起始單元11系選擇一對應(yīng)數(shù)量之可利用的內(nèi)存裝置地址，并將其標(biāo)記，例如，以一邏輯“1”。在兩個(gè)連接之內(nèi)存裝置3的例子中，這將造成，舉例而言，一開始的兩個(gè)位CA
、CA[1]，被使用且被作為第二起始資料并經(jīng)由該第二資料接口5而加以傳送。
該第二起始資料系被下一緩沖芯片并經(jīng)由該第一資料接口4而加以接收并作為第一起始資料，并且，在第二內(nèi)存模塊1b之緩沖芯片2中之該起始單元11系自所接收之第一起始資料中辨識出該開始的兩個(gè)內(nèi)存裝置地址已經(jīng)被配置了。相同的，該起始單元11會(huì)詢問該地址分配單元有多少內(nèi)存裝置被連接至考慮中之該緩沖芯片2，而所連接之內(nèi)存裝置3現(xiàn)在則再次被分配至在該起始單元11中之一別的內(nèi)存裝置地址，當(dāng)內(nèi)存裝置地址已經(jīng)自可利用之內(nèi)存裝置地址中，亦即，自尚未被配置之地址CA[3-7]中被選擇出來時(shí)。
若該地址系連續(xù)地被加以配置，則一雙位“0x0000 1111”數(shù)據(jù)項(xiàng)會(huì)被產(chǎn)生于該起始單元11中以作為第二起始數(shù)據(jù)項(xiàng)，并被遞送至隨后之內(nèi)存模塊。該示范性的第二起始數(shù)據(jù)項(xiàng)系載明一開始的四個(gè)內(nèi)存裝置地址已經(jīng)加以配置。
該第二起始數(shù)據(jù)項(xiàng)接著被遞送至隨后之緩沖芯片2，在該緩沖芯片2，其系以如上述之方式被作為第一起始數(shù)據(jù)項(xiàng)而加以接收，這在達(dá)到最后一內(nèi)存模塊1c時(shí)即可完成。在此，相同的程序系用來提供所連接之內(nèi)存裝置3一仍然可利用之內(nèi)存裝置地址。而所產(chǎn)生之第二起始資料則接著被發(fā)送至該內(nèi)存分配控制單元7，較佳地是經(jīng)由該第四資料接口10。然后，該內(nèi)存分配控制單元7可獲知有多少記憶裝置以及有那個(gè)地址可用來將其尋址。
作為起始一起始模式的更進(jìn)一步方法，系做出可以藉由內(nèi)存關(guān)連控制單元7而加以傳送之緩沖芯片2(指令之第二部分之第一位系加以設(shè)定)所想要之指令的指令協(xié)議之規(guī)定，接著，該指令之部分的特定辨別(coding)則使得起始可以在起始單元11中開始，在內(nèi)存模塊1已經(jīng)被重置或開啟之后，一特定之起始地址可關(guān)連于所有在內(nèi)存模塊中之內(nèi)存裝置3，所以，指令單元11對源自該內(nèi)存關(guān)連控制單元7之起始信號做出反應(yīng)。
起始地址系藉由內(nèi)存關(guān)連地址以及指令之第一部份而加以傳送，并且，起始開始指令系接著與指令之第二部分一起被傳輸，然后，該內(nèi)存裝置地址則利用前述之方法而加以配置。然而，不像在前述方法的例子中一樣，作為第二起始資料，包括四個(gè)部分之完整指令系分別被遞送至各個(gè)接續(xù)之內(nèi)存模塊1。
圖3系顯示本發(fā)明一實(shí)施例之方法的流程圖。在步驟S1中，一起始模式系基于一重置信號或控制模塊1的開啟而加以設(shè)定，而在起始階段的一開始，一內(nèi)存關(guān)連控制單元7則接著，在步驟S2中，產(chǎn)生載明著哪個(gè)內(nèi)存裝置地址仍為可自由利用的一第一起始信號。該第一起始數(shù)據(jù)系接著被連接至該關(guān)連控制單元7的該第一內(nèi)存模塊1所接收(步驟S3)。
根據(jù)連接至各個(gè)緩沖芯片2之內(nèi)存裝置3的數(shù)目，則可產(chǎn)生選擇自可利用之內(nèi)存裝置地址的內(nèi)存裝置地址(步驟S4)。在步驟S5中，第二起始資料系加以產(chǎn)生，并且該第二起始資料系包含相關(guān)于已經(jīng)基于該第一起始資料而被配置的該內(nèi)存裝置地址的信息，以及相關(guān)于被配置給目前之內(nèi)存模塊1a、1b、1c之內(nèi)存裝置地址的信息。
因此，該第二起始資料系包含仍然為可利用之內(nèi)存裝置地址的信息，以及基于該第一起始資料而不可利用之該內(nèi)存裝置地址的資料以及那些目前已被配置而被認(rèn)定為不可利用者(步驟S5)的信息。在測試步驟(S6)中，其系用于決定是否一更進(jìn)一步之內(nèi)存模塊1a、1b、1c要被連接至剛剛被加以考慮之內(nèi)存模塊，若為是，則該第二起始資料會(huì)被傳送至接續(xù)之內(nèi)存模塊1a、1b、1c以作為第一起始資料，并且方法之步驟S3至S5系加以重復(fù)。若沒有其它的內(nèi)存模塊1a、1b、1c要連接至目前之內(nèi)存模塊1a、1b、1c，則該第二起始資料則會(huì)在步驟S7被傳送至該內(nèi)存關(guān)連控制單元7。
在每個(gè)內(nèi)存模塊1a、1b、1c中之起始模式，其在內(nèi)存裝置地址已被分配并且一對應(yīng)的起始數(shù)據(jù)項(xiàng)已經(jīng)產(chǎn)生之后，即馬上結(jié)束。
權(quán)利要求
1.一種為了連接至一緩沖芯片(2)之一或多內(nèi)存裝置(3)而將內(nèi)存裝置地址分配給該緩沖芯片(2)的方法，其中，在一正常模式中，該內(nèi)存裝置地址可被用于尋址該已連接之內(nèi)存裝置(3)；其中，該內(nèi)存裝置(3)之該內(nèi)存裝置地址系在一起始模式時(shí)加以分配，并且，該分配系具有下列步驟--接收第一起始資料，而該第一起始資料系載明可利用之內(nèi)存裝置地址；--使內(nèi)存裝置地址與連接至該緩沖芯片(2)之一或多內(nèi)存裝置(3)產(chǎn)生關(guān)連，該產(chǎn)生關(guān)連之內(nèi)存裝置地址系選自該可利用之地址；--產(chǎn)生第二起始資料，而該第二起始資料系藉由與連接至該緩沖芯片(2)之該內(nèi)存裝置(3)產(chǎn)生關(guān)連之該內(nèi)存裝置地址而減少根據(jù)該第一起始資料而為可利用之該內(nèi)存裝置地址；以及--傳送該第二起始資料。
2.如權(quán)利要求1所述的方法，其中該第一起始資料系包括一些位，而每一該位系對應(yīng)于一內(nèi)存裝置(3)之一地址。
3.如權(quán)利要求1或2所述的方法，其中該起始模式系于該緩沖芯片(2)已被重置之后或于該緩沖芯片(2)已被開啟之后開始被采用，以及，其中該起始模式系于該內(nèi)存裝置地址已被分配之后結(jié)束。
4.如權(quán)利要求1或2所述的方法，其中該起始模式系由于接收指令資料而開始。
5.如權(quán)利要求4所述的方法，其中一任意的內(nèi)存裝置地址系在該緩沖芯片(2)之開啟或重置之后進(jìn)行分配，因此，發(fā)送至該任意內(nèi)存裝置地址之該指令資料系藉由該緩沖芯片(2)而加以接收。
6.如權(quán)利要求1至5中之一所述的方法，其中，在正常模式中，該緩沖芯片(2)系接收資料并將該資料并列地遞送至該一或多內(nèi)存裝置(3)，及/或系接收源自該一或多已連接之內(nèi)存裝置(3)之資料并將該資料串行地傳送。
7.一種用于分配內(nèi)存裝置地址至第一及一第二緩沖芯片(2)之方法，其中，該第一及該第二緩沖芯片(2)系以與權(quán)利要求1至第6項(xiàng)中其中一項(xiàng)所主張之方法一致的方法而分配內(nèi)存裝置地址，其中，該緩沖芯片(2)系串行連接，因此，該第一緩沖芯片(2)系以第一起始資料之形式而將該第二起始資料傳送至該第二緩沖芯片(2)。
8.如權(quán)利要求7所述的方法，其中該第一緩沖芯片(2)系自一內(nèi)存存取控制單元(7)接收該第一起始數(shù)據(jù)。
9.如權(quán)利要求8所述的方法，其中該第二緩沖芯片系將該第二起始資料傳送至該內(nèi)存存取控制單元(7)。
10.一種緩沖芯片(2)，其系用于與其相連接之一或多內(nèi)存裝置，其具有一接收單元，以用于接收載明可利用之內(nèi)存裝置地址的第一起始資料；一傳送單元，以用于傳送第二起始數(shù)據(jù)；以及一起始單元(11)，其系具有一地址關(guān)連單元，以使內(nèi)存裝置地址與連接至該緩沖芯片(2)之一或多內(nèi)存裝置(3)產(chǎn)生關(guān)連，該產(chǎn)生關(guān)連之內(nèi)存裝置地址系選自該可利用之內(nèi)存裝置地址，其中，該起始單元(1)系產(chǎn)生第二起始數(shù)據(jù)，而該第二起始數(shù)據(jù)系于該地址關(guān)連單元(9)所執(zhí)行之關(guān)連之后，載明仍為可利用之內(nèi)存裝置地址。
11.如權(quán)利要求10所述的緩沖芯片(2)，系更具有一轉(zhuǎn)換單元(8)，該轉(zhuǎn)換單元(8)其系具有一并列化單元，以用于并列化所接收之?dāng)?shù)據(jù)，以及系具有一串行化單元，以串行化將被傳送之資料。
12.如權(quán)利要求10或11所述的緩沖芯片(2)，其中該起始單元(11)系在該緩沖芯片(2)已經(jīng)被開啟之后及/或在一重置之后而開始起始模式。
13.如權(quán)利要求10或11所述的緩沖芯片(2)，其中該起始單元(11)系在指令資料已被接收之后開始起始模式。
14.一種具有如權(quán)利要求10至13中之一所述的緩沖芯片(2)以及一或多內(nèi)存裝置(3)的內(nèi)存模塊(1a、1b、1c)。
15.如權(quán)利要求14所述的內(nèi)存模塊(1a、1b、1c)，其中該內(nèi)存模塊系為DIMM模塊之形式。
全文摘要
本發(fā)明系關(guān)于一種為了連接至一緩沖芯片之一或多內(nèi)存裝置，而將內(nèi)存裝置地址分配給該緩沖芯片的方法，其中，在一正常模式中，該內(nèi)存裝置地址可被用于尋址該已連接之內(nèi)存裝置，其中，該內(nèi)存裝置地址系在一起始模式時(shí)加以分配至該內(nèi)存裝置，并且，該分配系具有下列步驟接收第一起始資料，而該第一起始資料系載明可利用之內(nèi)存裝置地址；使內(nèi)存裝置地址與連接至該緩沖芯片之一或多內(nèi)存裝置產(chǎn)生關(guān)連，該產(chǎn)生關(guān)連之內(nèi)存裝置地址系選自該可利用之地址；產(chǎn)生第二起始資料，而該第二起始資料系藉由與連接至該緩沖芯片(2)之該內(nèi)存裝置(3)產(chǎn)生關(guān)連之該內(nèi)存裝置地址而減少根據(jù)該第一起始資料而為可利用之該內(nèi)存裝置地址；以及傳送該第二起始資料。
文檔編號G06F12/02GK1550992SQ20041000557
公開日2004年12月1日 申請日期2004年2月14日 優(yōu)先權(quán)日2003年2月14日
發(fā)明者G·布勞恩, A·賈科布斯, G 布勞恩, 撇妓 申請人:因芬尼昂技術(shù)股份公司