專利名稱：微處理器平臺(tái)之除錯(cuò)架構(gòu)與方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種除錯(cuò)架構(gòu)與方法，且特別是關(guān)于一種微處理器平臺(tái)之除錯(cuò)架構(gòu)與方法。
背景技術(shù)：
在電腦相關(guān)技術(shù)日新月異的今天，各種微處理器平臺(tái)的速度不斷的提升，也應(yīng)用在更多的方面，例如個(gè)人數(shù)字助理(Personal Digital Assistant，簡稱PDA)等相關(guān)電子產(chǎn)品都需用到微處理器，因此微處理器平臺(tái)與接口設(shè)備之工作效能就成了大家致力改善之目標(biāo)。
在習(xí)知的微處理器平臺(tái)中，如圖1A與圖1B所繪傳統(tǒng)之兩種微處理器平臺(tái)之除錯(cuò)訊息輸出架構(gòu)圖，微處理器平臺(tái)10在偵測到除錯(cuò)訊息之后，藉由微處理器平臺(tái)10本身之通用輸入/輸出接腳102(General-purpose I/O，簡稱GPIO)或是微處理器平臺(tái)10內(nèi)建之通用異步收發(fā)傳輸器串接端口104(UniversalAsynchronous Receiver/Trans-mitter，簡稱UART)做為除錯(cuò)訊息之輸出端口。但由于串接端口的傳送速度是9600至115200bps(bit per sec，簡稱bps)，且通用輸入/輸出接腳102或通用異步收發(fā)傳輸器串接端口104輸出之資料頻寬只有1位。以現(xiàn)代微處理器平臺(tái)10來看，其除錯(cuò)訊息的傳輸速度與微處理器平臺(tái)10之執(zhí)行速度相差太大，彼此之間無法互相配合，導(dǎo)致微處理器平臺(tái)10得等待除錯(cuò)訊息之傳輸，除了造成拖慢微處理器平臺(tái)10之效能外，也影響到了整個(gè)微處理器平臺(tái)10的穩(wěn)定性。
綜合以上所述，傳統(tǒng)微處理器平臺(tái)輸出除錯(cuò)訊息之缺點(diǎn)為(1)傳統(tǒng)除錯(cuò)訊息輸出時(shí)，因使用微處理器平臺(tái)本身之通用輸入/輸出接腳或微處理器平臺(tái)內(nèi)建之通用異步收發(fā)傳輸器串接端口，而影響到微處理器平臺(tái)之工作效能。
(2)傳統(tǒng)除錯(cuò)訊息輸出時(shí)之資料頻寬只有1位。
(3)無法在實(shí)時(shí)的系統(tǒng)環(huán)境中做除錯(cuò)的工作。

發(fā)明內(nèi)容
因此，本發(fā)明提出一種微處理器平臺(tái)之除錯(cuò)架構(gòu)，利用擴(kuò)充槽做為輸出接口，將微處理器平臺(tái)內(nèi)之除錯(cuò)訊息由此接口輸出，并將除錯(cuò)訊息儲(chǔ)存至除錯(cuò)卡上或藉由除錯(cuò)卡顯示出來。
本發(fā)明另提出一種微處理器平臺(tái)之除錯(cuò)方法，以擴(kuò)充槽為輸出接口，將除錯(cuò)訊息輸出至所選擇之位置，另外，也可利用輸入/輸出之特性將除錯(cuò)訊息直接輸出，而不耗費(fèi)微處理器平臺(tái)資源。
為達(dá)上述與其它之目的，本發(fā)明提出一種微處理器平臺(tái)之除錯(cuò)架構(gòu)，此除錯(cuò)架構(gòu)包括微處理器平臺(tái)與除錯(cuò)卡。上述微處理器平臺(tái)負(fù)責(zé)執(zhí)行除錯(cuò)程序。上述除錯(cuò)卡負(fù)責(zé)儲(chǔ)存與顯示除錯(cuò)訊息。
其中，微處理器平臺(tái)更包括擴(kuò)充槽，負(fù)責(zé)輸出微處理器平臺(tái)內(nèi)之除錯(cuò)訊息，且擴(kuò)充槽之資料頻寬為16位或32位。
其中，除錯(cuò)卡更包括內(nèi)存與發(fā)光二極管，其內(nèi)存負(fù)責(zé)儲(chǔ)存微處理器平臺(tái)之除錯(cuò)訊息；而發(fā)光二極管負(fù)責(zé)顯示微處理器平臺(tái)之除錯(cuò)訊息。
為達(dá)上述與其它之目的，本發(fā)明另提出一種微處理器平臺(tái)之除錯(cuò)方法，此除錯(cuò)方法系于微處理器平臺(tái)上執(zhí)行除錯(cuò)程序，當(dāng)有除錯(cuò)訊息時(shí)，除錯(cuò)程序自微處理器平臺(tái)之?dāng)U充槽輸出除錯(cuò)訊息，再以插置于擴(kuò)充槽之除錯(cuò)卡來儲(chǔ)存或顯示除錯(cuò)訊息。
其除錯(cuò)程序之執(zhí)行為將擴(kuò)充槽初始化，并設(shè)定微處理器平臺(tái)在執(zhí)行除錯(cuò)程序時(shí)，除錯(cuò)訊息的輸入與輸出地址，接著設(shè)定除錯(cuò)訊息之輸入、輸出、標(biāo)示、起始、終止、變遷、溢位等各項(xiàng)參數(shù)，最后選擇除錯(cuò)訊息輸出之目的地，其中，若除錯(cuò)訊息的最高位(MSB)＝0時(shí)，將除錯(cuò)訊息儲(chǔ)存至內(nèi)存中；若除錯(cuò)訊息的最高位(MSB)＝1時(shí)，將除錯(cuò)訊息以發(fā)光二極管顯示。
其中，可利用輸入與輸出的特性直接輸出除錯(cuò)訊息，而不耗費(fèi)微處理器平臺(tái)之資源。


為讓本發(fā)明之上述和其它目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特舉一較佳實(shí)施例，并配合附圖，作詳細(xì)說明如下圖1A繪示傳統(tǒng)微處理器平臺(tái)之除錯(cuò)訊息輸出圖；圖1B繪示傳統(tǒng)微處理器平臺(tái)之除錯(cuò)訊息輸出圖；圖2繪示本發(fā)明之實(shí)施例之一種微處理器平臺(tái)之除錯(cuò)架構(gòu)；圖3繪示本發(fā)明之實(shí)施例之一種微處理器平臺(tái)之除錯(cuò)方法；以及圖4繪示本發(fā)明之實(shí)施例之一種微處理器平臺(tái)之除錯(cuò)方法的程序執(zhí)行流程。
具體實(shí)施例方式
請(qǐng)參照?qǐng)D2，其繪示為依照本發(fā)明一較佳實(shí)施例之一種微處理器平臺(tái)之除錯(cuò)架構(gòu)，此除錯(cuò)架構(gòu)包括微處理器平臺(tái)20用來執(zhí)行除錯(cuò)程序，如熟悉此技術(shù)者可知，其中微處理器平臺(tái)20可為個(gè)人數(shù)字助理，但不以此為限。再者，除錯(cuò)卡40負(fù)責(zé)儲(chǔ)存或顯示除錯(cuò)訊息。
其中，微處理器平臺(tái)20還包括擴(kuò)充槽30，負(fù)責(zé)輸出微處理器平臺(tái)20內(nèi)之除錯(cuò)訊息，如熟悉此技術(shù)者可知，其中擴(kuò)充槽30可為小型閃存(Compact Flash，簡稱CF)接口插槽或個(gè)人電腦內(nèi)存卡國際協(xié)會(huì)(Personal Computer Memory CardInternational Association，簡稱PCMCIA)接口插槽，但不以此為限。
在本發(fā)明的一個(gè)實(shí)施例中，除錯(cuò)卡40還包括內(nèi)存404與發(fā)光二極管402。內(nèi)存404負(fù)責(zé)儲(chǔ)存微處理器平臺(tái)20之除錯(cuò)訊息，如熟悉此技藝者可知，內(nèi)存404可為電子式可清除程序化只讀存儲(chǔ)器(Elec-trically ErasableProgrammable Read-Only Memory，簡稱EEPROM)，但不以此為限；而發(fā)光二極管402則負(fù)責(zé)顯示微處理器平臺(tái)20之除錯(cuò)訊息。
在本發(fā)明的另一個(gè)實(shí)施例中，擴(kuò)充槽30之輸出速度與微處理器平臺(tái)20的速度相當(dāng)，故輸出速度快，不會(huì)影響微處理器平臺(tái)20效能，如熟悉此技藝者可知，擴(kuò)充槽30之資料頻寬可為16位或32位，但不以此為限。
請(qǐng)參照?qǐng)D3，其繪示為依照本發(fā)明一較佳實(shí)施例之一種微處理器平臺(tái)之除錯(cuò)方法的程序執(zhí)行流程，此除錯(cuò)方法為在微處理器平臺(tái)上執(zhí)行除錯(cuò)程序，當(dāng)有除錯(cuò)訊息時(shí)，除錯(cuò)程序從微處理器平臺(tái)之?dāng)U充槽輸出除錯(cuò)訊息，再以插置于擴(kuò)充槽之除錯(cuò)卡來儲(chǔ)存或顯示此除錯(cuò)訊息。
其中，除錯(cuò)程序之執(zhí)行流程如下s102、將擴(kuò)充槽初始化，并設(shè)定在執(zhí)行除錯(cuò)程序時(shí)，除錯(cuò)訊息的輸入與輸出地址。
s104、設(shè)定除錯(cuò)訊息之輸入、輸出、標(biāo)示、起始、終止、變遷以及溢位各項(xiàng)參數(shù)。
s106、選擇除錯(cuò)訊息輸出之目的地，若除錯(cuò)訊息的最高位(MSB)＝0時(shí)，將除錯(cuò)訊息儲(chǔ)存至內(nèi)存中；若除錯(cuò)訊息的最高位(MSB)＝1時(shí)，將除錯(cuò)訊息由發(fā)光二極管顯示。
請(qǐng)參照?qǐng)D4，其繪示本發(fā)明之實(shí)施例之一種微處理器平臺(tái)之除錯(cuò)方法的輸出程序。在單一指令周期輸出中，程序中之除錯(cuò)函數(shù)CfDbOut()可直接被輸出，而除錯(cuò)函數(shù)CfDbOut()之地址CfIoAddress即為輸出之?dāng)?shù)據(jù)OutputData。由此可知，可利用輸入與輸出的特性將除錯(cuò)訊息直接輸出，不需耗費(fèi)微處理器平臺(tái)20之資源。
綜合以上所述，本發(fā)明之微處理器平臺(tái)之除錯(cuò)架構(gòu)與方法具有下列優(yōu)點(diǎn)(1)利用擴(kuò)充槽為輸出除錯(cuò)訊息之接口，因輸出速度快，不會(huì)影響微處理器平臺(tái)效能。
(2)擴(kuò)充槽之資料頻寬可為16位或32位。
(3)本發(fā)明之微處理器平臺(tái)之除錯(cuò)方法，可在實(shí)時(shí)的微處理器平臺(tái)環(huán)境中做除錯(cuò)的工作。
(4)本發(fā)明之微處理器平臺(tái)之除錯(cuò)方法，可做長時(shí)間或條件式的除錯(cuò)。
(5)本發(fā)明之微處理器平臺(tái)之除錯(cuò)方法，可利用輸入與輸出的特性將除錯(cuò)訊息直接輸出，不需耗費(fèi)微處理器平臺(tái)資源。
雖然本發(fā)明已以一較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何熟習(xí)此技術(shù)者，在不脫離本發(fā)明之精神和范圍內(nèi)，當(dāng)可作些許之更動(dòng)與潤飾，因此本發(fā)明之權(quán)利保護(hù)范圍當(dāng)視后附之權(quán)利要求書所界定者為準(zhǔn)。
權(quán)利要求
1.一種微處理器平臺(tái)之除錯(cuò)架構(gòu)，其特征在于包括一微處理器平臺(tái)，具有一擴(kuò)充槽，用以執(zhí)行除錯(cuò)程序，并將一除錯(cuò)訊息由該擴(kuò)充槽輸出；以及一除錯(cuò)卡，用以儲(chǔ)存與顯示該除錯(cuò)訊息其中之一。
2.如權(quán)利要求1所述之微處理器平臺(tái)之除錯(cuò)架構(gòu)，其特征在于該微處理器平臺(tái)個(gè)人數(shù)字助理。
3.如權(quán)利要求1所述之微處理器平臺(tái)之除錯(cuò)架構(gòu)，其特征在于該除錯(cuò)卡還包括一內(nèi)存。
4.如權(quán)利要求3所述之微處理器平臺(tái)之除錯(cuò)架構(gòu)，其特征在于該內(nèi)存為電子式可清除程序化只讀存儲(chǔ)器，用以儲(chǔ)存該除錯(cuò)訊息。
5.如權(quán)利要求1所述之微處理器平臺(tái)之除錯(cuò)架構(gòu)，其特征在于該除錯(cuò)卡還包括一發(fā)光二極管，用以顯示該除錯(cuò)訊息。
6.如權(quán)利要求1所述之微處理器平臺(tái)之除錯(cuò)架構(gòu)，其特征在于該擴(kuò)充槽為小型閃存(CF)接口插槽。
7.如權(quán)利要求1所述之微處理器平臺(tái)之除錯(cuò)架構(gòu)，其特征在于該擴(kuò)充槽為個(gè)人電腦內(nèi)存卡國際協(xié)會(huì)(PCMICA)接口插槽。
8.如權(quán)利要求1所述之微處理器平臺(tái)之除錯(cuò)架構(gòu)，其特征在于該擴(kuò)充槽之資料頻寬為16位。
9.如權(quán)利要求1所述之微處理器平臺(tái)之除錯(cuò)架構(gòu)，其特征在于該擴(kuò)充槽之資料頻寬為32位。
10.一種微處理器平臺(tái)之除錯(cuò)方法，其特征在于包括下列步驟a、在一微處理器平臺(tái)上執(zhí)行一除錯(cuò)程序；b、當(dāng)有一除錯(cuò)訊息時(shí)，該除錯(cuò)程序自該微處理器平臺(tái)之一擴(kuò)充槽輸出該除錯(cuò)訊息；以及c、以插置于該擴(kuò)充槽之一除錯(cuò)卡來儲(chǔ)存與顯示該除錯(cuò)訊息其中之一。
11.一種微處理器平臺(tái)之除錯(cuò)方法，其特征在于該除錯(cuò)程序之執(zhí)行流程如下a、初始化該擴(kuò)充槽，并設(shè)定執(zhí)行該除錯(cuò)程序時(shí)一除錯(cuò)訊息之輸入與輸出地址；b、設(shè)定該除錯(cuò)訊息之參數(shù)；以及c、選擇該除錯(cuò)訊息輸出之目的地，若該除錯(cuò)訊息之最高位＝0時(shí)，將該除錯(cuò)訊息儲(chǔ)存至一內(nèi)存；若該除錯(cuò)訊息之最高位＝1時(shí)，將該除錯(cuò)訊息以一發(fā)光二極管顯示。
12.如權(quán)利要求11所述之微處理器平臺(tái)之除錯(cuò)方法，其特征在于該除錯(cuò)訊息之參數(shù)為輸入?yún)?shù)、輸出參數(shù)、起始參數(shù)、終止參數(shù)、標(biāo)示參數(shù)、變遷參數(shù)以及溢位參數(shù)。
13.如權(quán)利要求10所述之微處理器平臺(tái)之除錯(cuò)方法，其特征在于該除錯(cuò)訊息可利用輸入輸出的特性直接被輸出。
14.如權(quán)利要求10所述之微處理器平臺(tái)之除錯(cuò)架構(gòu)，其特征在于該微處理器平臺(tái)個(gè)人數(shù)字助理。
15.如權(quán)利要求10所述之微處理器平臺(tái)之除錯(cuò)架構(gòu)，其特征在于該除錯(cuò)卡還包括一內(nèi)存。
16.如權(quán)利要求15所述之微處理器平臺(tái)之除錯(cuò)架構(gòu)，其特征在于該內(nèi)存為電子式可清除程序化只讀存儲(chǔ)器，用以儲(chǔ)存該除錯(cuò)訊息。
17.如權(quán)利要求10所述之微處理器平臺(tái)之除錯(cuò)架構(gòu)，其特征在于該除錯(cuò)卡更包括一發(fā)光二極管，用以顯示該除錯(cuò)訊息。
18.如權(quán)利要求10所述之微處理器平臺(tái)之除錯(cuò)架構(gòu)，其特征在于該擴(kuò)充槽為小型閃存(CF)接口插槽。
19.如權(quán)利要求10所述之微處理器平臺(tái)之除錯(cuò)架構(gòu)，其特征在于該擴(kuò)充槽為個(gè)人電腦內(nèi)存卡國際協(xié)會(huì)(PCMICA)接口插槽。
20.如權(quán)利要求10所述之微處理器平臺(tái)之除錯(cuò)架構(gòu)，其特征在于該擴(kuò)充槽之資料頻寬為16位與32位其中之一。
全文摘要
一種微處理器平臺(tái)之除錯(cuò)架構(gòu)與方法，此除錯(cuò)架構(gòu)內(nèi)含微處理器平臺(tái)以及除錯(cuò)卡。微處理器平臺(tái)之除錯(cuò)架構(gòu)與方法，利用微處理器平臺(tái)上之?dāng)U充槽做為輸出接口，將微處理器平臺(tái)內(nèi)之除錯(cuò)訊息由此接口輸出后，把除錯(cuò)訊息儲(chǔ)存至除錯(cuò)卡上或藉由除錯(cuò)卡顯示出來；其中也可利用輸入輸出的特性將訊息直接輸出，而不耗費(fèi)微處理器平臺(tái)之資源。
文檔編號(hào)G06F3/00GK1622010SQ200310112249
公開日2005年6月1日 申請(qǐng)日期2003年11月24日 優(yōu)先權(quán)日2003年11月24日
發(fā)明者葉承溱 申請(qǐng)人:順德市順達(dá)電腦廠有限公司, 神達(dá)電腦股份有限公司