低壓差線性穩(wěn)壓器的制造方法
【專利摘要】本發(fā)明公開的低壓差線性穩(wěn)壓器，屬于集成電路的【技術(shù)領(lǐng)域】。低壓差線性穩(wěn)壓器，包括：輸出MOS管，串接在輸出MOS管電流流出端上的電壓采樣電路，比較采樣信號、基準(zhǔn)電壓值得到誤差信號的電壓比較電路，由誤差信號驅(qū)動輸出MOS管工作的Buffer驅(qū)動電路，電壓比較電路包括：第一耗盡型NMOS管、第一增強型NMOS管，以基準(zhǔn)電壓產(chǎn)生電路實現(xiàn)電壓比較功能，減小了版圖面積，具有低功耗、低噪聲、高PSRR的優(yōu)點。
【專利說明】低壓差線性穩(wěn)壓器

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明公開了低壓差線性穩(wěn)壓器，尤其是一種低功耗、低噪聲的LD0(Low Dropout Regulator，低壓差線性穩(wěn)壓器），屬于集成電路的【技術(shù)領(lǐng)域】。

【背景技術(shù)】
[0002] 便攜電子設(shè)備不管是由交流適配器供電，還是由電池供電，工作過程中，電源電壓 都將在很大范圍內(nèi)變化，為了保證供電電壓穩(wěn)定不變，幾乎所有的電子設(shè)備都采用穩(wěn)壓器 供電。小型精密電子設(shè)備還要求電源非常干凈（無紋波、無噪聲），以免影響電子設(shè)備正常 工作。因此LD0電路一般要滿足寬工作電壓范圍、穩(wěn)壓輸出、低噪聲、高PSRR、高瞬態(tài)響應(yīng)速 度以及較低的靜態(tài)功耗等要求。目前，LD0電路多采用帶隙基準(zhǔn)源加運放的結(jié)構(gòu)，通過運放 負(fù)反饋實現(xiàn)電壓的精確控制。
[0003] 如圖1所示，常見的LD0電路包括帶隙基準(zhǔn)源BGR、運算放大器AMP、調(diào)整管PM0S FET ΜΡ0、電阻R1及R2。上述所示電路結(jié)構(gòu)通過帶隙基準(zhǔn)源BGR產(chǎn)生抗PVT的參考電壓，運 算放大器AMP根據(jù)電阻R1與R2的比例確定并調(diào)整實際的輸出電壓，實際的輸出電壓計算 公式：V QUT = VKEF(1+R1/R2)。
[0004] 上述電路結(jié)構(gòu)能夠?qū)崿F(xiàn)較高精度的穩(wěn)壓輸出，但由于整個電路架構(gòu)中包含了帶隙 基準(zhǔn)源BGR及運算放大器AMP，電路的整體功耗較高，如果要追求更高的PSRR、更快的響應(yīng) 速度及更低的輸出噪聲，則電路需要的功耗會更高。如今的便攜式電子產(chǎn)品對電池的待機 時長要求較高，便攜產(chǎn)品的處理器一般都設(shè)有幾種不同的工作狀態(tài)，通過一系列不同的節(jié) 能模式（空閑、睡眠、深度睡眠等）減少對電池容量的消耗，同時要求給處理器提供穩(wěn)壓電 源的LD0自身的靜態(tài)功耗要盡可能低。LD0電路的靜態(tài)功耗跟性能是成正比關(guān)系的，既要馬 兒跑得快，又要馬兒不吃草，這是魚和熊掌不可兼得的兩難選擇。
[0005] 基于以上原因，尋找一種結(jié)構(gòu)簡單、性能優(yōu)異，同時消耗的靜態(tài)電流又極低的電路 很有必要。


【發(fā)明內(nèi)容】

[0006] 本發(fā)明所要解決的技術(shù)問題是針對上述【背景技術(shù)】的不足，提供了低壓差線性穩(wěn)壓 器。
[0007] 本發(fā)明為實現(xiàn)上述發(fā)明目的采用如下技術(shù)方案：
[0008] 低壓差線性穩(wěn)壓器，包括：輸出M0S管，串接在輸出M0S管電流流出端上的電壓 采樣電路，比較采樣信號、基準(zhǔn)電壓值得到誤差信號的電壓比較電路，由誤差信號驅(qū)動輸出 M0S管工作的Buffer驅(qū)動電路，
[0009] 所述電壓比較電路包括：第一耗盡型NM0S管DN1、第一增強型NM0S管麗1，所述第 一耗盡型NM0S管DN1漏極接輸入電源，第一耗盡型NM0S管DN1的柵極、源極短接后接第一 增強型NM0S管MN1漏極，第一增強型NM0S管MN1源極接地，第一增強型NM0S管MN1柵極 接米樣信號，第一增強型NM0S管麗1漏極輸出誤差信號。
[0010] 作為所述低壓差線性穩(wěn)壓器的進(jìn)一步優(yōu)化方案，Buffer驅(qū)動電路包括：第一增強 型PM0S管MP1、第一電阻R3、第二增強型NM0S管MN2,所述第一增強型PM0S管MP1源極接 輸入電源，第一增強型PM0S管MP1的柵極、漏極短接后接第一電阻R3的一端，第一電阻R3 另一端接第二增強型NM0S管MN2漏極，第二增強型NM0S管MN2柵極接第一增強型NM0S管 麗1漏極，第二增強型NM0S管麗2源極接地。
[0011] 進(jìn)一步的，所述低壓差線性穩(wěn)壓器還包括限流保護(hù)電路，所述限流保護(hù)電路包括： 第二增強型PM0S管MP2、第三增強型NM0S管MN3、第二耗盡型NM0S管DN2,所述第二增強型 PM0S管MP2源極接第一增強型PM0S管MP1漏極，第二增強型PM0S管MP2柵極接第二增強 型NM0S管MN2漏極，第二增強型PM0S管MP2漏極接第二耗盡型NM0S管DN2漏極，第二耗 盡型NM0S管DN2柵極、源極短接后接地，第三增強型NM0S管MN3漏極接第一增強型NM0S 管麗1漏極，第三增強型NM0S管麗3柵極接第二耗盡型NM0S管DN2漏極，第三增強型NM0S 管麗3源極接地。
[0012] 進(jìn)一步的，所述低壓差線性穩(wěn)壓器還包括限流保護(hù)電路，所述限流保護(hù)電路包括： 第二增強型PM0S管MP2、第三增強型NM0S管MN3、限流電阻，所述第二增強型PM0S管MP2源 極接第一增強型PM0S管MP1漏極，第二增強型PM0S管MP2柵極接第二增強型NM0S管MN2 漏極，第二增強型PM0S管MP2漏極、第三增強型NM0S管麗3柵極均接限流電阻一端，第三 增強型NM0S管MN3源極、限流電阻另一端均接地，第三增強型NM0S管MN3漏極接第一增強 型NM0S管MN1漏極。
[0013] 進(jìn)一步的，所述低壓差線性穩(wěn)壓器還包括接在第一增強型NM0S管MN1漏極、源極 之間的補償支路。
[0014] 作為所述補償支路的進(jìn)一步優(yōu)化方案，補償支路包括補償電阻R0、補償電容C0， 所述補償電阻R0 -端接第一增強型NM0S管麗1漏極，補償電阻R0另一端接補償電容C0 正極板，補償電容C0負(fù)極板接第一增強型NM0S管MN1源極。
[0015] 本發(fā)明采用上述技術(shù)方案，具有以下有益效果：以基準(zhǔn)電壓產(chǎn)生電路實現(xiàn)電壓比 較功能，減小了版圖面積，具有低功耗、低噪聲、高PSRR的優(yōu)點。

【專利附圖】

【附圖說明】
[0016] 圖1是現(xiàn)有技術(shù)的LD0電路原理圖。
[0017] 圖2是本發(fā)明的電路原理圖。
[0018] 圖3是本發(fā)明的基準(zhǔn)電壓產(chǎn)生電路原理圖。
[0019] 圖中標(biāo)號說明：MP0、MP1、MP2為增強型PM0S管，DN1、DN2為耗盡型NM0S管，MN1、 麗2、麗3為增強型NM0S管，R1、R2、R3為電阻，R0為補償電阻，C0為補償電容。

【具體實施方式】
[0020] 下面結(jié)合附圖對發(fā)明的技術(shù)方案進(jìn)行詳細(xì)說明。
[0021] 具體實施例一
[0022] 如圖2所示的低壓差線性穩(wěn)壓器，包括：增強型PM0S管ΜΡ0 (輸出M0S管），串接 在輸出M0S管電流流出端（即為增強型PM0S管ΜΡ0漏極）上的電壓采樣電路，比較采樣信 號、基準(zhǔn)電壓值得到誤差信號的電壓比較電路，由誤差信號驅(qū)動輸出M0S管工作的Buffer 驅(qū)動電路。電壓采樣電路由串聯(lián)連接的電阻R1、R2組成，電阻R1、R2的連接點A點輸出采 樣信號VA。
[0023] 電壓比較電路包括：耗盡型NM0S管DN1、增強型NM0S管麗1，耗盡型NM0S管DN1 漏極接輸入電源VIN，耗盡型NM0S管DN1的柵極、源極短接后接增強型NM0S管MN1漏極，增 強型NM0S管MN1源極接地，增強型NM0S管MN1柵極接采樣信號，增強型NM0S管MN1漏極 (B點）輸出誤差信號。
[0024] 耗盡型NM0S管DN1跟增強型NM0S管麗1構(gòu)成基準(zhǔn)電壓產(chǎn)生電路，基準(zhǔn)電壓產(chǎn)生 電路原理圖如圖3所示：耗盡型NM0S管DN1的柵極源極短接后跟增強型NM0S管MN1的漏 極、柵極接到一起，則可得到基準(zhǔn)電壓Vref :
[0025]

【權(quán)利要求】
1. 低壓差線性穩(wěn)壓器，包括：輸出MOS管，串接在輸出MOS管電流流出端上的電壓采樣 電路，比較采樣信號、基準(zhǔn)電壓值得到誤差信號的電壓比較電路，由誤差信號驅(qū)動輸出M0S 管工作的Buffer驅(qū)動電路， 其特征在于，所述電壓比較電路包括：第一耗盡型NM0S管（DN1)、第一增強型NM0S管 (麗1)，所述第一耗盡型NM0S管（DN1)漏極接輸入電源，第一耗盡型NM0S管（DN1)的柵極、 源極短接后接第一增強型NM0S管（MN1)漏極，第一增強型NM0S管（MN1)源極接地，第一增 強型NM0S管（麗1)柵極接采樣信號，第一增強型NM0S管（麗1)漏極輸出誤差信號。
2. 根據(jù)權(quán)利要求1所述的低壓差線性穩(wěn)壓器，其特征在于，所述Buffer驅(qū)動電路包括： 第一增強型PM0S管（MP1 )、第一電阻（R3)、第二增強型NM0S管（MN2)，所述第一增強型PM0S 管（MP1)源極接輸入電源，第一增強型PM0S管（MP1)的柵極、漏極短接后接第一電阻（R3) 的一端，第一電阻（R3)另一端接第二增強型NM0S管（麗2)漏極，第二增強型NM0S管（麗2) 柵極接第一增強型NM0S管（麗1)漏極，第二增強型NM0S管（麗2)源極接地。
3. 根據(jù)權(quán)利要求2所述的低壓差線性穩(wěn)壓器，其特征在于，所述低壓差線性穩(wěn)壓器還 包括限流保護(hù)電路，所述限流保護(hù)電路包括：第二增強型PM0S管（MP2)、第三增強型NM0S 管（麗3)、第二耗盡型NM0S管（DN2)，所述第二增強型PM0S管（MP2)源極接第一增強型PM0S 管（MP1)漏極，第二增強型PM0S管（MP2)柵極接第二增強型NM0S管（麗2)漏極，第二增強 型PM0S管（MP2)漏極接第二耗盡型NM0S管（DN2)漏極，第二耗盡型NM0S管（DN2)柵極、 源極短接后接地，第三增強型NM0S管（MN3)漏極接第一增強型NM0S管（MN1)漏極，第三增 強型NM0S管（麗3)柵極接第二耗盡型NM0S管（DN2)漏極，第三增強型NM0S管（麗3)源極 接地。
4. 根據(jù)權(quán)利要求2所述的低壓差線性穩(wěn)壓器，其特征在于，所述低壓差線性穩(wěn)壓器還 包括限流保護(hù)電路，所述限流保護(hù)電路包括：第二增強型PM0S管（MP2)、第三增強型NM0S 管（麗3)、限流電阻，所述第二增強型PM0S管（MP2)源極接第一增強型PM0S管（MP1)漏極， 第二增強型PM0S管（MP2)柵極接第二增強型NM0S管（麗2)漏極，第二增強型PM0S管（MP2) 漏極、第三增強型NM0S管（MN3)柵極均接限流電阻一端，第三增強型NM0S管（MN3)源極、限 流電阻另一端均接地，第三增強型NM0S管（MN3)漏極接第一增強型NM0S管（MN1)漏極。
5. 根據(jù)權(quán)利要求3或4所述的低壓差線性穩(wěn)壓器，其特征在于，所述低壓差線性穩(wěn)壓器 還包括接在第一增強型NM0S管（MN1)漏極、源極之間的補償支路。
6. 根據(jù)權(quán)利要求5所述的低壓差線性穩(wěn)壓器，其特征在于，所述補償支路包括補償電 (R0)、補償電容（⑶），所述補償電阻（R0)-端接第一增強型NM0S管（麗1)漏極，補償電阻 (R0)另一端接補償電容（C0)正極板，補償電容（C0)負(fù)極板接第一增強型NM0S管（MN1)源 極。
【文檔編號】G05F1/56GK104049668SQ201410330954
【公開日】2014年9月17日 申請日期:2014年7月11日 優(yōu)先權(quán)日:2014年7月11日
【發(fā)明者】黃九洲, 夏炎 申請人:南京芯力微電子有限公司