一種新型抗干擾姿態(tài)控制電路解算系統(tǒng)的制作方法
【專利摘要】本發(fā)明涉及一種新型抗干擾姿態(tài)控制電路解算系統(tǒng)，其硬件部分由嵌入式微處理器、存儲器單元、復位單元、通訊單元、外擴電源單元、電源單元、時鐘單元、外擴I/O單元及調試單元組成；算法部分涉及的抗干擾姿態(tài)控制算法，由離散干擾觀測器和反饋控制器構成，首先離散干擾觀測器針對系統(tǒng)中存在的執(zhí)行機構振動等可建模干擾進行實時估計與抵消，其次反饋控制器對存在的空間環(huán)境力矩等不可建模干擾進行相應的抑制；本發(fā)明構建了軟硬件一體的姿態(tài)控制電路解算系統(tǒng)，硬件電路結構簡單、通訊便捷，控制算法能對不同類型干擾同時進行抵消和抑制，能使系統(tǒng)的姿態(tài)控制精度和穩(wěn)定度得到提高，特別適用于航空航天領域中的高分辨率對地觀測、遙感成像等任務。
【專利說明】一種新型抗干擾姿態(tài)控制電路解算系統(tǒng)
【技術領域】
[0001]本發(fā)明涉及一種新型抗干擾姿態(tài)控制電路解算系統(tǒng)，適用于航天器姿態(tài)系統(tǒng)的高精度控制。
【背景技術】
[0002]隨著航天器高精度、長壽命、高可靠性的發(fā)展趨勢，航天器機構越來越復雜，航天任務的需求對姿態(tài)測量和控制精度要求越來越高，因此對于航天器姿態(tài)控制系統(tǒng)的精度提出了更高的要求。航天器入軌后，需要相對于慣性系統(tǒng)或者其他參考系以一定的精度保持在預定的方位或者指向上。航天器在軌飛行過程中，將受到各種外部的太空環(huán)境干擾力矩的作用，如重力梯度力矩、氣動力矩、太陽輻射壓力矩、空間碎片撞擊力矩以及磁力矩等；還有來自星體內部干擾力矩，包括傳感器測量誤差、執(zhí)行機構振動干擾及系統(tǒng)本身的結構影響等。
[0003]來自航天器系統(tǒng)內、外部的干擾和自身模型參數的變化，嚴重影響航天器姿態(tài)控制的精度和穩(wěn)定度，現有的姿態(tài)控制算法廣泛使用的是基于反饋控制算法，在面對日益復雜的空間環(huán)境，面對多種不同類型干擾時，已經愈發(fā)的難以滿足更加精確，難度更大的姿態(tài)控制。
[0004]此外航天工程是一項高風險、高投入、高度復雜而又高精度的系統(tǒng)工程，為了降低投入以及風險，仿真成為一個不可或缺的環(huán)節(jié)。在各類仿真中，綜合花費與仿真效果，半物理仿真已經成為最主要的仿真驗證方式。通過地面的半物理仿真測試，來驗證航天器的各個子系統(tǒng)及相關控制算法的有效性?，F有地面半物理仿真系統(tǒng)，姿態(tài)確定模塊、姿態(tài)控制模塊及執(zhí)行機構部分連線均采用有線方式，在進行地面驗證時會帶來諸多不便，有線方式接線復雜，容易發(fā)生連線錯誤，增加調試難度；同時為了模擬航天器真實環(huán)境，需要使用氣浮臺等設備，在使用有線方式連接時，無法便捷的將關鍵信息傳輸至遠端的上位機，無法進行更有效的測試與驗證。

【發(fā)明內容】

[0005]本發(fā)明的技術解決問題是:克服現有技術的不足，提供一種具有簡單結構、通訊便捷的硬件解算模塊，并融合了抗干擾姿態(tài)控制算法，實現低成本、高控制精度以及高可靠性的新型抗干擾姿態(tài)控制電路解算系統(tǒng)。
[0006]本發(fā)明的技術解決方案是:一種新型抗干擾姿態(tài)控制電路解算系統(tǒng)，其由硬件電路和抗干擾姿態(tài)控制算法構成；硬件組成部分包括嵌入式微處理器、存儲器單元、復位單元、通訊單元、外擴電源單元、電源單元、時鐘單元、外擴I/o單元及調試單元；所述嵌入式微處理器實現電路內部的信號調理及抗干擾姿態(tài)控制算法的解算功能；所述存儲器單元包括隨機存儲器和外擴存儲器，隨機存儲器用于抗干擾姿態(tài)控制電路解算系統(tǒng)上電時的程序運行與數據處理，外擴存儲器用于掉電時應用程序的保存；所述復位單元具有掉電復位、上電復位及手動復位三種功能，既能夠用于嵌入式微處理器中抗干擾姿態(tài)控制算法的調試，也可以在嵌入式微處理器中抗干擾姿態(tài)控制算法脫機運行過程中，當電路中電源電壓超出設定的安全閾值時，自動進行復位，保證本發(fā)明抗干擾姿態(tài)控制電路解算系統(tǒng)正常運行；所述通訊單元包括串口通訊單元和無線通訊單元，通訊單元用于測試及應用過程中，在不同場合下使用有線及無線方式進行數據傳輸，其中無線通訊單元用于與遠端的上位機進行連接，既能夠進行關鍵信息的傳輸、存儲以及監(jiān)視的功能，也能夠通過上位機更好的測試和驗證抗干擾姿態(tài)控制電路解算系統(tǒng)中運行的抗干擾姿態(tài)控制算法；所述外擴電源單元具有不同大小的電壓輸出能力，用于給本發(fā)明系統(tǒng)中其它外部硬件設施供電；所述電源單元用于提供本發(fā)明系統(tǒng)中各類芯片正常工作的電壓；所述時鐘單元包括快慢兩種晶振電路，分別為本發(fā)明系統(tǒng)中各類芯片提供不同類型的時鐘信號；所述外擴I/o單元用于外接其他外設單元，增加擴展性；所述調試單元用于應用程序的下載與調試；
[0007]抗干擾姿態(tài)控制算法由離散干擾觀測器和反饋控制器構成，其中離散干擾觀測器針對姿態(tài)控制系統(tǒng)中執(zhí)行機構振動等可建模干擾進行估計，反饋控制器對姿態(tài)控制系統(tǒng)中建模誤差、參數不確定性及空間環(huán)境力矩等不可建模干擾進行抑制，復合分層抗干擾姿態(tài)控制器完成對干擾的補償與抑制。
[0008]所述的抗干擾姿態(tài)控制算法由嵌入式微處理器進行解算，具體包括一種由離散干擾觀測器和反饋控制器構成的復合分層抗干擾姿態(tài)控制器，具體實現如下:
[0009]針對姿態(tài)控制系統(tǒng)中包含的執(zhí)行機構振動等可建模干擾，建模誤差、參數不確定性及空間環(huán)境力矩等不可建模干擾，其中姿態(tài)控制系統(tǒng)面臨的一類主要的干擾為執(zhí)行機構振動等可建模干擾，可以表征為:
【權利要求】
1.一種新型抗干擾姿態(tài)控制電路解算系統(tǒng)，其特征在于由硬件電路和抗干擾姿態(tài)控制算法構成；硬件組成部分包括嵌入式微處理器、存儲器單元、復位單元、通訊單元、外擴電源單元、電源單元、時鐘單元、外擴I/o單元及調試單元；所述嵌入式微處理器實現電路內部的信號調理及抗干擾姿態(tài)控制算法的解算功能；所述存儲器單元包括隨機存儲器和外擴存儲器，隨機存儲器用于抗干擾姿態(tài)控制電路解算系統(tǒng)上電時的程序運行與數據處理，外擴存儲器用于掉電時應用程序的保存；所述復位單元具有掉電復位、上電復位及手動復位三種功能，既能夠用于嵌入式微處理器中抗干擾姿態(tài)控制算法的調試，也可以在嵌入式微處理器中抗干擾姿態(tài)控制算法脫機運行過程中，當電路中電源電壓超出設定的安全閾值時，自動進行復位，保證本發(fā)明抗干擾姿態(tài)控制電路解算系統(tǒng)正常運行；所述通訊單元包括串口通訊單元和無線通訊單元，通訊單元用于測試及應用過程中，在不同場合下使用有線及無線方式進行數據傳輸，其中無線通訊單元用于與遠端的上位機進行連接，既能夠進行關鍵信息的傳輸、存儲以及監(jiān)視的功能，也能夠通過上位機更好的測試和驗證抗干擾姿態(tài)控制電路解算系統(tǒng)中運行的抗干擾姿態(tài)控制算法；所述外擴電源單元具有不同大小的電壓輸出能力，用于給本發(fā)明系統(tǒng)中其它外部硬件設施供電；所述電源單元用于提供本發(fā)明系統(tǒng)中各類芯片正常工作的電壓；所述時鐘單元包括快慢兩種晶振電路，分別為本發(fā)明系統(tǒng)中各類芯片提供不同類型的時鐘信號；所述外擴I/o單元用于外接其他外設單元，增加擴展性；所述調試單元用于應用程序的下載與調試；所述抗干擾姿態(tài)控制算法由嵌入式微處理器進行解算，具體包括一種由離散干擾觀測器和反饋控制器構成的復合分層抗干擾姿態(tài)控制器，具體實現如下: 針對姿態(tài)控制系統(tǒng)中包含的執(zhí)行機構振動等可建模干擾，建模誤差、參數不確定性及空間環(huán)境力矩等不可建模干擾，其中姿態(tài)控制系統(tǒng)面臨的一類主要的干擾為執(zhí)行機構振動可建模干擾，表征為:
【文檔編號】G05D1/08GK103885451SQ201410124262
【公開日】2014年6月25日 申請日期:2014年3月29日 優(yōu)先權日:2014年3月29日
【發(fā)明者】郭雷, 喬建忠, 張培喜, 李文碩, 陳陽 申請人:北京航空航天大學