一種輸出電壓控制電路的制作方法
【專利摘要】本實用新型公開了一種輸出電壓控制電路，通過輸入邏輯信號控制電路中反饋給穩(wěn)壓芯片的電流的大小，進而控制所述穩(wěn)壓電路輸出的電壓的大小，以提供穩(wěn)定的輸出電壓。另外，通過輸入邏輯信號控制電路中兩個穩(wěn)壓芯片是否工作，以在不同情況下為系統(tǒng)提供不同的輸出電壓。實現(xiàn)在保證系統(tǒng)正常運行的同時，為系統(tǒng)節(jié)約電源電量。且電路結構簡單，實現(xiàn)容易，可以較為準確地控制輸出電壓的轉(zhuǎn)換。
【專利說明】—種輸出電壓控制電路
【技術領域】
[0001]本實用新型涉及電路【技術領域】，尤其涉及一種輸出電壓控制電路。
【背景技術】
[0002]目前，隨著產(chǎn)品的日益更新，有效率的電源管理已成為電路設計的重要因素之一。
[0003]由于系統(tǒng)在不同工作狀態(tài)下，對電壓的需求是不同的。例如，當需要處理大量數(shù)據(jù)的時候，使用幅度較高的電壓，當計算量小，或者處于待機狀態(tài)下時，可以使用幅度較低的電壓。
[0004]如果電源一直提供較高電壓，則可能造成電量的浪費。如果一直提供較低電壓，則會影響系統(tǒng)運行，無法進行大規(guī)模運算處理。
[0005]因此，現(xiàn)今在電源效率的設計領域上，其中之一就是必須針對系統(tǒng)的不同工作情況提供不同的輸出電壓，以實現(xiàn)在保證系統(tǒng)正常運行的同時，為系統(tǒng)節(jié)約電源電量。
實用新型內(nèi)容
[0006]本實用新型實施例提供一種輸出電壓控制電路，用于實現(xiàn)在保證系統(tǒng)正常運行的同時，為系統(tǒng)節(jié)約電源電量。
[0007]一種輸出電壓控制電路，包括:第一電壓輸入端口( 101)、電壓輸出端口( 102)、第一邏輯輸入端口( 103)、第二邏輯輸入端口( 104)、第二電壓輸入端口(106)、第三電壓輸入端口(107)、第一穩(wěn)壓電路(108)、反饋電路(109)、第一邏輯控制電路(110)、第二穩(wěn)壓電路(111)、第二邏輯控制電路(112 )、第三穩(wěn)壓電路(113 )及第三邏輯控制電路(114 );
[0008]其中，所述第一穩(wěn)壓電路(108)—端與所述電壓輸入端口(101)連接，所述第一穩(wěn)壓電路(108)的另一端與所述第二穩(wěn)壓電路(111)連接；
[0009]所述反饋電路(109 ) —端與所述第二穩(wěn)壓電路(111)連接，所述反饋電路(109 )另一端與所述第一穩(wěn)壓電路(108)連接；
[0010]所述第一邏輯控制電路(110) —端與所述第一邏輯輸入端口(103)連接，所述第一邏輯控制電路(110)的另一端與反饋電路(109)連接；
[0011]所述第一邏輯控制電路(110)，根據(jù)從所第一邏輯輸入端口(103)接收到的第一邏輯控制信號，控制所述反饋電路(109)反饋到所述第一穩(wěn)壓電路(108)的反饋電流的大小；所述第一穩(wěn)壓電路(108)根據(jù)接收到的反饋電流的大小不同，輸出相應大小的電壓到所述第二穩(wěn)壓電路(111);
[0012]所述第二穩(wěn)壓電路(111)的一端與所述第一穩(wěn)壓電路(108)和所述反饋電路(109 )連接，所述第二穩(wěn)壓電路(111)的另一端與第二邏輯控制電路(112 )和第三邏輯控制電路(114)之間連接；所述第二穩(wěn)壓電路(111)的再一端與所述電壓輸出端口(102)連接；
[0013]所述第三穩(wěn)壓電路(113)的一端與所述第三電壓輸入端口(107)連接，所述第三穩(wěn)壓電路(113)的另一端與第三邏輯控制電路(114)連接；所述第二穩(wěn)壓電路(113)的再一端與所述電壓輸出端口(102)連接；[0014]所述第二邏輯控制電路(112)分別與所述第二邏輯輸入端口(104)、第二電壓輸入端口(106)及第三電壓輸入端口(107)連接；所述第二邏輯控制電路(112)與所述第三邏輯控制電路(I 14)連接；
[0015]所述第三邏輯控制電路(I 14)與所述第二電壓輸入端口(106)連接；
[0016]其中，所述第二邏輯控制電路(112)，當通過所述第二邏輯輸入端口(104)接收到第二邏輯控制信號時，控制所述第二穩(wěn)壓電路(111)導通并輸出電壓到所述電壓輸出端口(102);當通過所述第二邏輯輸入端口(112)接收到第三邏輯控制信號時，通過第三邏輯控制電路(114)控制所述第三穩(wěn)壓芯片(113)導通并輸出電壓到所述電壓輸出端口( 102)。 [0017]優(yōu)選地，所述第一穩(wěn)壓電路(108)包括第一穩(wěn)壓芯片(1081)和電感(1082);所述反饋電路(109)包括第一電阻(1091)、第二電阻(1092)和第三電阻(1092);所述第一邏輯控制電路(110)包括第一三極管(1101)和第四電阻(1102);
[0018]其中，所述第一穩(wěn)壓芯片(1081)的第一端口與所述第一電壓輸入端口( 101)連接；所述第一穩(wěn)壓芯片(1081)的第二端口通過所述電感(1082 )與所述第二穩(wěn)壓電路(111)連接；
[0019]所述第一電阻(1091)、第二電阻(1092)和第三電阻(1092)在所述第二穩(wěn)壓電路(111)和地之間串聯(lián)，所述第一穩(wěn)壓芯片(1081)的第三端口連接于所述第一電阻(1091)和第二電阻(1092)之間；
[0020]所述第一三極管(1101)的集電極連接于所述第二電阻(1092)和第三電阻(1093)之間；所述第一三極管(1101)的發(fā)射極接地；所述第一三極管(1101)的基極通過第四電阻(1102)接地，同時，所述第一三極管(161)的基極與所述第一邏輯輸入端口( 103)連接。[0021 ] 優(yōu)選地，所述第二穩(wěn)壓電路(111)包括第二穩(wěn)壓芯片(1111);所述第二邏輯控制電路(112)包括:第五電阻(1121)、第六電阻(1122)、第七電阻(1123)和第二三極管(1124)；所述第三穩(wěn)壓電路(113)包括第三穩(wěn)壓芯片(1131);所述第三邏輯控制電路(114)包括?第八電阻(1141)、第九電阻(1142)和第三三極管(1144)；
[0022]所述第二穩(wěn)壓芯片(1111)的第一端口與所述電感(1082)和所述第一電阻(1091)連接；所述第二穩(wěn)壓芯片(1111)的第二端口連接于所述第五電阻(1121)和第九電阻(1142)之間；所述第二穩(wěn)壓芯片(1111)的第三端口與所述電壓輸出端口(102)連接；
[0023]所述第五電阻(1121) —端與所述第二電壓輸入端口(106)連接，所述第五電阻
(1121)另一端與所述第九電阻(1142)連接；
[0024]所述第六電阻(1122) —端與所述第二邏輯輸入端口(104)連接，所述第六電阻
(1122)另一端與所述第二三極管(1124)的基極連接；
[0025]所述第七電阻(1123)的一端與所述第三電壓輸入端口(107)連接，所述第七電阻(1123)另一端與所述第二邏輯輸入端口(104)連接；
[0026]所述第二三極管(1124)的集電極連接于所述第五電阻(1121)和第九電阻(1142)之間；所述第一三極管(1124)的發(fā)射極接地；
[0027]所述第三穩(wěn)壓芯片(1131)的第一端口與所述第三電壓輸入端口( 107 )連接；所述第三穩(wěn)壓芯片(1111)的第三端口與所述電壓輸出端口(102)連接；
[0028]所述第八電阻(1141) 一端與所述第二電壓輸入端口(106)連接，所述第八電阻(1141)另一端與所述第三穩(wěn)壓芯片(1131)的第二端口連接；[0029]所述第九電阻(1142)—端與所述第五電阻(1121)連接，所述第九電阻(1142)另一端與所述第三三極管(1144)的基極連接；
[0030]所述第三三極管(1144)的集電極與所述第三穩(wěn)壓芯片(1131)的第二端口連接，所述第三三極管(1144)的發(fā)射極接地。
[0031]本實施例的輸出電壓控制電路，通過輸入邏輯信號控制電路中反饋給穩(wěn)壓芯片的電流的大小，進而控制所述穩(wěn)壓電路輸出的電壓的大小，以提供穩(wěn)定的輸出電壓。另外，通過輸入邏輯信號控制電路中兩個穩(wěn)壓芯片是否工作，以在不同情況下為系統(tǒng)提供不同的輸出電壓。實現(xiàn)在保證系統(tǒng)正常運行的同時，為系統(tǒng)節(jié)約電源電量。且電路結構簡單，實現(xiàn)容易，可以較為準確地控制輸出電壓的轉(zhuǎn)換。
[0032]本實用新型的其它特征和優(yōu)點將在隨后的說明書中闡述，并且，部分地從說明書中變得顯而易見，或者通過實施本實用新型而了解。本實用新型的目的和其他優(yōu)點可通過在所寫的說明書、權利要求書、以及附圖中所特別指出的結構來實現(xiàn)和獲得。
[0033]下面通過附圖和實施例，對本實用新型的技術方案做進一步的詳細描述。
【專利附圖】

【附圖說明】
[0034]附圖用來提供對本實用新型的進一步理解，并且構成說明書的一部分，與本實用新型的實施例一起用于解釋本實用新型，并不構成對本實用新型的限制。在附圖中:
[0035]圖1為本實用新型實施例中輸出電壓控制電路的結構示意圖；
[0036]圖2為本實用新型實施例中輸出電壓控制電路的電路結構示意圖。
【具體實施方式】
[0037]以下結合附圖對本實用新型的優(yōu)選實施例進行說明，應當理解，此處所描述的優(yōu)選實施例僅用于說明和解釋本實用新型，并不用于限定本實用新型。
[0038]由于系統(tǒng)在不同工作狀態(tài)下，對電壓的需求是不同的。本實用新型提供一種可以簡單、快速、準確地實現(xiàn)對電源輸出電壓的轉(zhuǎn)換。
[0039]如圖1所示，本實用新型實施例的輸出電壓控制電路，包括:
[0040]第一電壓輸入端口 101、電壓輸出端口 102、第一邏輯輸入端口 103、第二邏輯輸入端口 104、第二電壓輸入端口 106、第三電壓輸入端口 107、第一穩(wěn)壓電路108、反饋電路109、第一邏輯控制電路110、第二穩(wěn)壓電路111、第二邏輯控制電路112、第三穩(wěn)壓電路113及第三邏輯控制電路114 ;
[0041]其中，第一穩(wěn)壓電路108 —端與電壓輸入端口 101連接,第一穩(wěn)壓電路108的另一端與第二穩(wěn)壓電路111連接；
[0042]反饋電路109 —端與第二穩(wěn)壓電路111連接，反饋電路109另一端與第一穩(wěn)壓電路108連接；
[0043]第一邏輯控制電路110 —端與第一邏輯輸入端口 103連接，第一邏輯控制電路110的另一端與反饋電路109連接；
[0044]第一邏輯控制電路110，根據(jù)從所第一邏輯輸入端口 103接收到的第一邏輯控制信號，控制反饋電路109反饋到第一穩(wěn)壓電路108的反饋電流的大??；第一穩(wěn)壓電路108根據(jù)接收到的反饋電流的大小不同，輸出相應大小的電壓到第二穩(wěn)壓電路111 ;[0045]第二穩(wěn)壓電路111的一端與第一穩(wěn)壓電路108和反饋電路109連接，第二穩(wěn)壓電路111的另一端與第二邏輯控制電路112和第三邏輯控制電路114之間連接；第二穩(wěn)壓電路111的再一端與電壓輸出端口 102連接；
[0046]第三穩(wěn)壓電路113的一端與第三電壓輸入端口 107連接，第三穩(wěn)壓電路113的另一端與第三邏輯控制電路114連接；第二穩(wěn)壓電路113的再一端與電壓輸出端口 102連接；
[0047]第二邏輯控制電路112分別與第二邏輯輸入端口 104、第二電壓輸入端口 106及第三電壓輸入端口 107連接；第二邏輯控制電路112與第三邏輯控制電路114連接；
[0048]第三邏輯控制電路114與第二電壓輸入端口 106連接；
[0049]其中，第二邏輯控制電路112，當通過第二邏輯輸入端口 104接收到第二邏輯控制信號時，控制第二穩(wěn)壓電路111導通并輸出電壓到電壓輸出端口 102 ；當通過第二邏輯輸入端口 112接收到第三邏輯控制信號時，通過第三邏輯控制電路114控制第三穩(wěn)壓芯片113導通并輸出電壓到電壓輸出端口 102。
[0050]優(yōu)選地，如圖2所不,第一穩(wěn)壓電路108包括第一穩(wěn)壓芯片1081和電感1082 ;反饋電路109包括第一電阻1091、第二電阻1092和第三電阻1092 ;第一邏輯控制電路110包括第一三極管1101和第四電阻1102 ；
[0051]其中，第一穩(wěn)壓芯片1081的第一端口與第一電壓輸入端口 101連接；第一穩(wěn)壓芯片1081的第二端口通過電感1082與第二穩(wěn)壓電路111連接；
[0052]第一電阻1091、第二電阻1092和第三電阻1092在第二穩(wěn)壓電路111和地之間串聯(lián)，第一穩(wěn)壓芯片1081的第三端口連接于第一電阻1091和第二電阻1092之間；
[0053]第一三極管1101的集電極連接于第二電阻1092和第三電阻1093之間；第一三極管1101的發(fā)射極接地；第一三極管1101的基極通過第四電阻1102接地，同時，第一三極管161的基極與第一邏輯輸入端口 103連接。
[0054]優(yōu)選地，如圖2所示，第二穩(wěn)壓電路111包括第二穩(wěn)壓芯片1111 ;第二邏輯控制電路112包括:第五電阻1121、第六電阻1122、第七電阻1123和第二三極管1124 ;第三穩(wěn)壓電路113包括第三穩(wěn)壓芯片1131 ;第三邏輯控制電路114包括:第八電阻1141、第九電阻1142和第三三極管1144 ；
[0055]第二穩(wěn)壓芯片1111的第一端口與電感1082和第一電阻1091連接；第二穩(wěn)壓芯片1111的第二端口連接于第五電阻1121和第九電阻1142之間；第二穩(wěn)壓芯片1111的第三端口與電壓輸出端口 102連接；
[0056]第五電阻1121 —端與第二電壓輸入端口 106連接,第五電阻1121另一端與第九電阻1142連接；
[0057]第六電阻1122—端與第二邏輯輸入端口 104連接，第六電阻1122另一端與第二三極管1124的基極連接；
[0058]第七電阻1123的一端與第三電壓輸入端口 107連接，第七電阻1123另一端與第二邏輯輸入端口 104連接；
[0059]第二三極管1124的集電極連接于第五電阻1121和第九電阻1142之間；第一三極管1124的發(fā)射極接地；
[0060]第三穩(wěn)壓芯片1131的第一端口與第三電壓輸入端口 107連接；第三穩(wěn)壓芯片1111的第三端口與電壓輸出端口 102連接；[0061]第八電阻1141 一端與第二電壓輸入端口 106連接，第八電阻1141另一端與第三穩(wěn)壓芯片1131的第二端口連接；
[0062]第九電阻1142 —端與第五電阻1121連接，第九電阻1142另一端與第三三極管1144的基極連接；
[0063]第三三極管1144的集電極與第三穩(wěn)壓芯片1131的第二端口連接，第三三極管1144的發(fā)射極接地。
[0064]以下對本實用新型實施例的輸出電壓控制電路的具體工作原理進行說明。
[0065]在不同工作狀態(tài)下，系統(tǒng)對電壓的需求是不同的。系統(tǒng)可以工作在兩種電壓模式，
3.3V和5V，當需要處理大量數(shù)據(jù)的時候，使用5V電壓，當計算量小，或者處于待機狀態(tài)下時，使用3.3V電壓。
[0066]設置第一邏輯輸入端口輸入的第一邏輯控制信號為O或I。通過控制作為開關的第一三極管1101的開啟或閉合，使得反饋電路109中的第三電阻1093接入電路或被短接，改變提供給第一穩(wěn)壓芯片1081的反饋電流，以改變第一穩(wěn)壓電路108的輸出電壓。
[0067]本實施例中，可以通過接收到的第一邏輯控制信號，控制第一穩(wěn)壓電路108的穩(wěn)定地輸出5V電壓。
[0068]當?shù)谝环€(wěn)壓電路輸出電壓較小時，可以設置第一邏輯控制信號為O,相當于在第一三極管1101基極提供一個低電平，第一三極管1101開啟，使得第三電阻1093被接入到電路中。這時，由于第一電阻1091、第二電阻1092和第三電阻1092串聯(lián)，反饋電路109阻值增大，在該串聯(lián)電路上的電流減小，因而第一穩(wěn)壓芯片1081的第三端口 FB獲得的反饋電流也減小，第一穩(wěn)壓芯片1081的第二端口 OUT輸出的電壓增大，使得在第一穩(wěn)壓電路108的輸出端輸出5V的電壓。
[0069]當?shù)谝环€(wěn)壓電路輸出電`壓較大時，可以設置第一邏輯控制信號為1，相當于在第一三極管1101基極提供一個高電平，第一三極管1101閉合，使得第三電阻1093被短接。這時，由于第一電阻1091和第二電阻1092串聯(lián)，反饋電路109阻值減小，在該串聯(lián)電路上的電流增大，因而第一穩(wěn)壓芯片1081的第三端口 FB獲得的反饋電流也增大，第一穩(wěn)壓芯片1081的第二端口 OUT輸出的電壓減小，使得在第一穩(wěn)壓電路108的輸出端輸出5V的電壓。
[0070]本實施例中，第二電壓輸入端口 106輸入電壓為5V,第三電壓輸入端口 107輸入電壓為3.3V。
[0071]設置第二邏輯輸入端口 104輸入的第二邏輯控制信號為O或I。通過第二邏輯控制信號控制第二穩(wěn)壓芯片或第三穩(wěn)壓芯片導通，使得在電壓輸出端口 102輸出不同幅度的電壓。
[0072]如下表1所示，當?shù)诙壿嬢斎攵丝?104接收第二邏輯控制信號為0，相當于在第二三極管1124的基極提供一個低電平，第二三極管1124開啟，第三三極管1144閉合，使得第二穩(wěn)壓芯片1111導通，第三穩(wěn)壓芯片1131關閉，輸出電壓為5V。當邏輯控制信號為1，相當于在第二三極管基極提供一個高電平時，第二三極管1124閉合，第三三極管1144開啟，使得第二穩(wěn)壓芯片1111關閉，第三穩(wěn)壓芯片1131導通，輸出電壓為3.3V。
[0073]表1
[0074]
第二邏輯控制信號I輸出
【權利要求】
1.一種輸出電壓控制電路，其特征在于，包括:第一電壓輸入端口(101)、電壓輸出端口( 102)、第一邏輯輸入端口( 103)、第二邏輯輸入端口( 104)、第二電壓輸入端口( 106)、第三電壓輸入端口( 107)、第一穩(wěn)壓電路(108)、反饋電路(109)、第一邏輯控制電路(110)、第二穩(wěn)壓電路(111)、第二邏輯控制電路(112 )、第三穩(wěn)壓電路(113 )及第三邏輯控制電路(114)； 其中，所述第一穩(wěn)壓電路(108)—端與所述電壓輸入端口(101)連接，所述第一穩(wěn)壓電路(108 )的另一端與所述第二穩(wěn)壓電路(111)連接； 所述反饋電路(109 ) —端與所述第二穩(wěn)壓電路(111)連接，所述反饋電路(109 )另一端與所述第一穩(wěn)壓電路(108)連接； 所述第一邏輯控制電路(110) —端與所述第一邏輯輸入端口( 103)連接，所述第一邏輯控制電路(I 10)的另一端與反饋電路(109)連接； 所述第一邏輯控制電路(110)，根據(jù)從所第一邏輯輸入端口(103)接收到的第一邏輯控制信號，控制所述反饋電路(109)反饋到所述第一穩(wěn)壓電路(108)的反饋電流的大?。凰龅谝环€(wěn)壓電路(108)根據(jù)接收到的反饋電流的大小不同，輸出相應大小的電壓到所述第二穩(wěn)壓電路(111)； 所述第二穩(wěn)壓電路(111)的一端與所述第一穩(wěn)壓電路(108)和所述反饋電路(109)連接，所述第二穩(wěn)壓電路(111)的另一端與第二邏輯控制電路(112)和第三邏輯控制電路(114)之間連接；所述第二穩(wěn)壓電路(111)的再一端與所述電壓輸出端口(102)連接； 所述第三穩(wěn)壓電路(113)的一端與所述第三電壓輸入端口(107)連接，所述第三穩(wěn)壓電路(113)的另一端與第三邏輯控制電路(114)連接；所述第二穩(wěn)壓電路(113)的再一端與所述電壓輸出端口(102)連接； 所述第二邏輯控制電路(112)分別與所述第二邏輯輸入端口(104)、第二電壓輸入端口(106)及第三電壓輸入端口(107)連接；所述第二邏輯控制電路(112)與所述第三邏輯控制電路(I 14)連接； 所述第三邏輯控制電路(I 14)與所述第二電壓輸入端口(106)連接； 其中，所述第二邏輯控制電路(112)，當通過所述第二邏輯輸入端口(104)接收到第二邏輯控制信號時，控制所述第二穩(wěn)壓電路(111)導通并輸出電壓到所述電壓輸出端口(102)；當通過所述第二邏輯輸入端口( 112)接收到第三邏輯控制信號時，通過第三邏輯控制電路(114)控制所述第三穩(wěn)壓芯片(113)導通并輸出電壓到所述電壓輸出端口( 102)。
2.根據(jù)權利要求1所述的電路，其特征在于，所述第一穩(wěn)壓電路(108)包括第一穩(wěn)壓芯片(1081)和電感(1082);所述反饋電路(109)包括第一電阻(1091)、第二電阻(1092)和第三電阻(1092);所述第一邏輯控制電路(110)包括第一三極管(1101)和第四電阻(1102);其中，所述第一穩(wěn)壓芯片(1081)的第一端口與所述第一電壓輸入端口( 101)連接；所述第一穩(wěn)壓芯片(1081)的第二端口通過所述電感(1082 )與所述第二穩(wěn)壓電路(111)連接；所述第一電阻(1091 )、第二電阻(1092 )和第三電阻(1092 )在所述第二穩(wěn)壓電路(111)和地之間串聯(lián)，所述第一穩(wěn)壓芯片(1081)的第三端口連接于所述第一電阻(1091)和第二電阻(1092)之間； 所述第一三極管(1101)的集電極連接于所述第二電阻(1092)和第三電阻(1093)之間；所述第一三極管(1101)的發(fā)射極接地；所述第一三極管(1101)的基極通過第四電阻(1102)接地，同時，所述第一三極管(161)的基極與所述第一邏輯輸入端口( 103)連接。
3.根據(jù)權利要求2所述的電路，其特征在于，所述第二穩(wěn)壓電路(111)包括第二穩(wěn)壓芯片(1111);所述第二邏輯控制電路(112)包括:第五電阻(1121)、第六電阻(1122)、第七電阻(1123)和第二三極管(1124);所述第三穩(wěn)壓電路(113)包括第三穩(wěn)壓芯片(1131);所述第三邏輯控制電路(114)包括:第八電阻(1141)、第九電阻(1142)和第三三極管(1144)；所述第二穩(wěn)壓芯片(1111)的第一端口與所述電感(1082)和所述第一電阻(1091)連接；所述第二穩(wěn)壓芯片(1111)的第二端口連接于所述第五電阻(1121)和第九電阻(1142)之間；所述第二穩(wěn)壓芯片(1111)的第三端口與所述電壓輸出端口(102)連接； 所述第五電阻(1121) —端與所述第二電壓輸入端口( 106)連接，所述第五電阻(1121)另一端與所述第九電阻(1142)連接； 所述第六電阻(1122) —端與所述第二邏輯輸入端口( 104)連接，所述第六電阻(1122)另一端與所述第二三極管(1124)的基極連接； 所述第七電阻(1123)的一端與所述第三電壓輸入端口(107)連接，所述第七電阻(1123)另一端與所述第二邏輯輸入端口(104)連接； 所述第二三極管(1124)的集電極連接于所述第五電阻(1121)和第九電阻(1142)之間；所述第一三極管(1124)的發(fā)射極接地； 所述第三穩(wěn)壓芯片(1131)的第一端口與所述第三電壓輸入端口( 107 )連接；所述第三穩(wěn)壓芯片(1111)的第三端口與所述電壓輸出端口(102)連接； 所述第八電阻(1141) 一端與所述第二電壓輸入端口(106)連接，所述第八電阻(1141)另一端與所述第三穩(wěn)壓芯片(1131)的第二端口連接； 所述第九電阻(11 42)—端與所述第五電阻(1121)連接，所述第九電阻(1142)另一端與所述第三三極管(1144)的基極連接； 所述第三三極管(1144)的集電極與所述第三穩(wěn)壓芯片(1131)的第二端口連接，所述第三三極管(1144)的發(fā)射極接地。
【文檔編號】G05F1/56GK203444386SQ201320564937
【公開日】2014年2月19日 申請日期:2013年9月12日 優(yōu)先權日:2013年9月12日
【發(fā)明者】王羽 申請人:天脈聚源(北京)傳媒科技有限公司