一種基于軟硬件結(jié)合的抗干擾方法及系統(tǒng)的制作方法
【專利摘要】本發(fā)明公開了一種基于軟硬件結(jié)合的抗干擾方法及系統(tǒng)，所述方法包括以下步驟：步驟S1：當(dāng)微處理器通過(guò)檢測(cè)弱連線輸入口線電平狀態(tài)是否穩(wěn)定，以判定電磁環(huán)境是否穩(wěn)定，若穩(wěn)定，則進(jìn)行步驟S2，若不穩(wěn)定，則所述微處理器不執(zhí)行該對(duì)外操作，且延時(shí)再次檢測(cè)所述通信口線的電磁環(huán)境是否穩(wěn)定；步驟S2：所述微處理器執(zhí)行該對(duì)外操作；步驟S3：所述微處理器接收并檢查該對(duì)外操作的返回信息是否正確，若是，則成功結(jié)束該對(duì)外操作；若否，滿足重執(zhí)條件時(shí)返回步驟S1，否則放棄該對(duì)外操作。本發(fā)明通過(guò)檢測(cè)弱連線電平狀態(tài)，以實(shí)現(xiàn)對(duì)電磁環(huán)境檢測(cè)并結(jié)合軟件機(jī)制，提高了電子信息處理系統(tǒng)的可靠性和健壯性，而且可以降低硬件成本費(fèi)用。
【專利說(shuō)明】一種基于軟硬件結(jié)合的抗干擾方法及系統(tǒng)【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及電子信息處理【技術(shù)領(lǐng)域】，尤其是涉及一種基于軟硬件結(jié)合的抗干擾方法及系統(tǒng)。
【背景技術(shù)】
[0002]在電子信息處理過(guò)程中，由于各種原因，常會(huì)有一些與被處理電子信息無(wú)關(guān)的電壓或電流信號(hào)存在，這樣會(huì)影響電子信息處理的性能和質(zhì)量。這些信號(hào)叫做干擾，它分為內(nèi)部干擾和外部干擾。
[0003]內(nèi)部干擾，是電子信息處理系統(tǒng)內(nèi)部各部件間的互相干擾，這種干擾可通過(guò)電子信息處理裝置的合理設(shè)計(jì)、零部件的合理布局，或采取隔離措施等加以消除或減弱。
[0004]外部干擾，是由電子信息處理系統(tǒng)外部的因素產(chǎn)生的，常見(jiàn)的干擾包括:
[0005]1、機(jī)械干擾
[0006]機(jī)械干擾最為嚴(yán)重，也很廣泛。機(jī)械振動(dòng)會(huì)使導(dǎo)線在磁場(chǎng)中運(yùn)動(dòng)，產(chǎn)生感應(yīng)電動(dòng)勢(shì)。抑制這類干擾，用減振措施即可，如采用減振彈簧或減振橡膠等。
[0007]2、溫度干擾
[0008]由于溫度過(guò)高、波動(dòng)且不均勻，在檢測(cè)中溫度常導(dǎo)致電子元件參數(shù)變化或產(chǎn)生熱電勢(shì)，從而對(duì)測(cè)量結(jié)果造成嚴(yán)重干擾。在工程上，一般采用熱屏蔽方法抑制熱干擾，如把敏感元件裝入恒溫箱中。在電子測(cè)量裝置中，常采用溫度補(bǔ)償措施，以補(bǔ)償溫度變化對(duì)檢測(cè)結(jié)果的影響。
[0009]3、電磁干擾
[0010]由于廠礦中發(fā)電機(jī)、電動(dòng)機(jī)及氣體放電器件等雜散電磁場(chǎng)的存在，電場(chǎng)或磁場(chǎng)的變化，會(huì)使電或磁的干擾進(jìn)入電子測(cè)量裝置中，引起干擾信號(hào)。
[0011]目前的電子行業(yè)領(lǐng)域中，為了降低電磁環(huán)境對(duì)電子線路的干擾，大多是在口線上加以濾波器、電容、電阻、電感、磁珠等元器件進(jìn)行濾波，可阻止干擾信號(hào)進(jìn)入儀器，使干擾信號(hào)衰減。
[0012]然而，上述方法中需要增設(shè)多種電子元器件，一方面無(wú)形中增加了成本，另一方面在空間上若不能合理分配元器件的位置，反而會(huì)增加電磁環(huán)境對(duì)電子線路的干擾；另外，在某些情況下該方法也是不可行的，例如在高速口線上加上某些元器件會(huì)導(dǎo)致口線的速度降低。

【發(fā)明內(nèi)容】

[0013]本發(fā)明所要解決的技術(shù)問(wèn)題是:提供一種基于軟硬件結(jié)合的抗干擾方法及系統(tǒng)，其應(yīng)用成本較低且能解決電子電路產(chǎn)品在電磁干擾環(huán)境下工作的可靠性問(wèn)題。
[0014]為解決上述技術(shù)問(wèn)題，本發(fā)明采用如下技術(shù)方案:
[0015]一種基于軟硬件結(jié)合的抗干擾方法，所述方法包括以下步驟:
[0016]步驟S1:當(dāng)微處理器通過(guò)檢測(cè)弱連線輸入口線電平狀態(tài)是否穩(wěn)定，以判定電磁環(huán)境是否穩(wěn)定，若穩(wěn)定，則進(jìn)行步驟S2，若不穩(wěn)定，則所述微處理器不執(zhí)行該對(duì)外操作，且延時(shí)再次檢測(cè)所述通信口線的電磁環(huán)境是否穩(wěn)定；
[0017]步驟S2:所述微處理器執(zhí)行該對(duì)外操作；
[0018]步驟S3:所述微處理器接收并檢查該對(duì)外操作的返回信息是否正確，若是，則成功結(jié)束該對(duì)外操作；若否，滿足重執(zhí)條件時(shí)返回步驟Si，否則放棄該對(duì)外操作。
[0019]進(jìn)一步，所述步驟SI中檢測(cè)所述電磁環(huán)境是否穩(wěn)定具體為:
[0020]微處理器通過(guò)檢測(cè)所述弱連線輸入口線的電平狀態(tài)是否穩(wěn)定來(lái)實(shí)現(xiàn)對(duì)電磁環(huán)境是否穩(wěn)定的檢測(cè)。
[0021]進(jìn)一步,所述步驟SI具體包括:
[0022]步驟SlOl:微處理器接收到對(duì)外操作請(qǐng)求，或發(fā)起對(duì)外操作請(qǐng)求，所述對(duì)外操作為依時(shí)序變化關(guān)聯(lián)或空間上關(guān)聯(lián)的對(duì)外操作；
[0023]步驟S102:所述微處理器檢測(cè)弱連線輸入口線的電平狀態(tài)是否穩(wěn)定，若是，則進(jìn)行步驟S2 ;若否，則進(jìn)行步驟S103 ；
[0024]步驟S103:所述微處理器不執(zhí)行該對(duì)外操作，且延時(shí)一時(shí)間片后再次檢測(cè)所述弱連線輸入口線的電平狀態(tài)，直到檢測(cè)到所述弱連線輸入口線的電平狀態(tài)穩(wěn)定的情況下，進(jìn)行步驟S2。
[0025]進(jìn)一步，所述步驟S3具體包括:
[0026]步驟S301:所述微處理器接收該對(duì)外操作的返回信息；
[0027]步驟S302:所述微處理器檢查收到所述對(duì)外操作的返回信息，若所述返回信息不正確或者所述微處理器收不到所述對(duì)外操作的返回信息，則放棄該對(duì)外操作，返回步驟SI ；若所述返回信息正確，則成功結(jié)束該對(duì)外操作。
[0028]進(jìn)一步，所述弱連線輸入口線為所述微處理器內(nèi)部或外部通過(guò)電阻上拉到電源或下拉到地，以對(duì)弱連線進(jìn)行強(qiáng)高或強(qiáng)低輸出控制。
[0029]進(jìn)一步，所述對(duì)外操作為依時(shí)序變化關(guān)聯(lián)的對(duì)外操作或是空間上關(guān)聯(lián)的對(duì)外操作。
[0030]本發(fā)明還提供一種基于軟硬件結(jié)合的抗干擾系統(tǒng)，所述系統(tǒng)包括:微處理器單元，所述微處理器單元通過(guò)輸入口與弱連線連接；
[0031 ] 所述微處理器單元包括:
[0032]對(duì)外操作請(qǐng)求產(chǎn)生或接收子單元，用于發(fā)起對(duì)外操作請(qǐng)求；
[0033]電磁環(huán)境檢測(cè)子單元，用于通過(guò)檢測(cè)所述輸入口線的弱連線電平狀態(tài)是否穩(wěn)定，以檢測(cè)外部電磁環(huán)境是否穩(wěn)定；
[0034]對(duì)外操作執(zhí)行子單元，用于在所述電磁環(huán)境穩(wěn)定的情況下，執(zhí)行該對(duì)外操作；及
[0035]返回信息接收檢查子單元，用于接收和檢查該對(duì)外操作的返回信息是否正確。
[0036]進(jìn)一步，所述弱連線輸入口線為所述微處理器內(nèi)部或外部通過(guò)電阻上拉到電源或下拉到地，以對(duì)弱連線進(jìn)行強(qiáng)高或強(qiáng)低輸出控制。
[0037]進(jìn)一步，所述對(duì)外操作為依時(shí)序變化關(guān)聯(lián)的對(duì)外操作或是空間上關(guān)聯(lián)的對(duì)外操作。
[0038]本發(fā)明基于軟硬件結(jié)合的抗干擾方法及系統(tǒng)通過(guò)檢測(cè)弱連線輸入口線電平狀態(tài)是否穩(wěn)定，以在時(shí)間上避開惡劣電磁環(huán)境，提高對(duì)外操作的抗電磁干擾能力，降低了應(yīng)用成本費(fèi)用，從而提高電子信息處理系統(tǒng)的可靠性和健壯性。
【專利附圖】

【附圖說(shuō)明】
[0039]圖1為本發(fā)明基于軟硬件結(jié)合的抗干擾方法的硬件結(jié)構(gòu)示意圖；
[0040]圖2為本發(fā)明基于軟硬件結(jié)合的抗干擾方法一實(shí)施例的流程示意圖；
[0041]圖3為圖1中步驟SI的流程示意圖；
[0042]圖4為圖1中步驟S3的流程示意圖；
[0043]圖5為本發(fā)明基于軟硬件結(jié)合的抗干擾系統(tǒng)一實(shí)施例的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0044]下面結(jié)合附圖詳細(xì)說(shuō)明本發(fā)明一種基于軟硬件結(jié)合的抗干擾方法的優(yōu)選實(shí)施例。
[0045]請(qǐng)參閱圖1，圖1為本發(fā)明基于軟硬件結(jié)合的抗干擾方法的硬件結(jié)構(gòu)示意圖。本發(fā)明一種基于軟硬件結(jié)合的抗干擾方法的硬件結(jié)構(gòu)包括微處理器(MCU) I及外部器件2，所述微處理器I通過(guò)弱連線輸入口線3與外部器件2連接進(jìn)行數(shù)據(jù)交互。所述弱連線輸入口線3上還連接有一上拉電阻4，所述上拉電阻4的另一端接電源VC。
[0046]所述上拉電阻4為了使弱連線輸入口線得到外部弱上拉，要求阻值不能太小。所述上拉電阻4從電源VC的高電平引出接到弱連線輸入口線3，起到拉高弱連線口線3的電平作用，以保證在正常電磁環(huán)境中其電平狀態(tài)穩(wěn)定，在不穩(wěn)定的電磁環(huán)境中發(fā)生電平變化。
[0047]請(qǐng)參閱圖2，圖2為本發(fā)明基于軟硬件結(jié)合的抗干擾方法實(shí)施例的流程示意圖。
[0048]本發(fā)明基于軟硬件結(jié)合的抗干擾方法包括以下步驟:
[0049]步驟S1:當(dāng)微處理器通過(guò)檢測(cè)弱連線輸入口線電平狀態(tài)是否穩(wěn)定，即判定電磁環(huán)境是否穩(wěn)定，若是，則進(jìn)行步驟S2 ;若否，則所述微處理器不執(zhí)行該對(duì)外操作，且延時(shí)再次檢測(cè)所述通信口線的電磁環(huán)境是否穩(wěn)定
[0050]步驟S2:所述微處理器執(zhí)行該對(duì)外操作；
[0051]步驟S3:所述微處理器接收并檢查該對(duì)外操作的返回信息是否正確，若是，則成功結(jié)束該對(duì)外操作；若否，滿足重執(zhí)條件時(shí)返回步驟Si，否則放棄該對(duì)外操作。
[0052]其中，所述步驟SI中檢測(cè)所述電磁環(huán)境是否穩(wěn)定具體為:微處理器通過(guò)檢測(cè)所述弱連線輸入口線的電平狀態(tài)是否穩(wěn)定來(lái)實(shí)現(xiàn)對(duì)電磁環(huán)境是否穩(wěn)定的檢測(cè)。當(dāng)所述弱連線輸入口線的電平狀態(tài)穩(wěn)定時(shí)，表明該電磁環(huán)境穩(wěn)定；當(dāng)所述弱連線輸入口線的電平狀態(tài)不穩(wěn)定時(shí)，表明該電磁環(huán)境也不穩(wěn)定。
[0053]所述弱連線輸入口線通過(guò)上拉電阻上拉到電源，電阻阻值不能太小，為弱上拉，以保證在正常電磁環(huán)境下其電平狀態(tài)穩(wěn)定，在惡劣電磁環(huán)境下，其電平狀態(tài)受電磁環(huán)境影響而發(fā)生變化。
[0054]所述步驟S2中，該對(duì)外操作為依時(shí)序變化關(guān)聯(lián)的對(duì)外操作，如讀寫外部串行EEPROM操作；或是空間上關(guān)聯(lián)的對(duì)外操作，如通過(guò)8位元端口讀寫外部并行SRAM。
[0055]為了說(shuō)明本發(fā)明所述的技術(shù)方案，下面通過(guò)具體實(shí)施例來(lái)進(jìn)行說(shuō)明。
[0056]請(qǐng)參閱圖3,所述步驟SI具體包括:
[0057]步驟SlOl:微處理器接收到對(duì)外操作請(qǐng)求，或發(fā)起對(duì)外操作請(qǐng)求，所述對(duì)外操作為依時(shí)序變化關(guān)聯(lián)或空間上關(guān)聯(lián)的對(duì)外操作；[0058]步驟S102:所述微處理器檢測(cè)弱連線輸入口線的電平狀態(tài)是否穩(wěn)定，若是，則進(jìn)行步驟S2 ;若否，則進(jìn)行步驟S103 ；
[0059]其中，所述微處理器檢測(cè)弱連線輸入口線的電平狀態(tài)是否穩(wěn)定的方法具體為:
[0060]所述微處理器連續(xù)讀取所述弱連線輸入口線的電平，若得到的電平全為相同的邏輯值，則認(rèn)為該電平狀態(tài)穩(wěn)定，若否，則認(rèn)為該電平狀態(tài)不穩(wěn)定。
[0061]步驟S103:所述微處理器不執(zhí)行該對(duì)外操作，且延時(shí)一時(shí)間片后再次檢測(cè)所述弱連線輸入口線的電平狀態(tài)，直到檢測(cè)到所述弱連線輸入口線的電平狀態(tài)穩(wěn)定的情況下，進(jìn)行步驟S2。
[0062]請(qǐng)參閱圖4,所述步驟S3具體包括:
[0063]步驟S301:所述微處理器接收該對(duì)外操作的返回信息；
[0064]步驟S302:所述微處理器檢查收到所述對(duì)外操作的返回信息，若所述返回信息不正確或者所述微處理器收不到所述對(duì)外操作的返回信息，則放棄該對(duì)外操作，返回步驟Si ；若所述返回信息正確，則成功結(jié)束該對(duì)外操作。其中，所述返回信息包括響應(yīng)電平錯(cuò)、校驗(yàn)字錯(cuò)，幀結(jié)構(gòu)錯(cuò)等。
[0065]請(qǐng)參閱圖5，本發(fā)明還提供一種基于軟硬件結(jié)合的抗干擾系統(tǒng)，包括微處理器單元10，所述微處理器單元10通過(guò)弱連線輸入口線3與外部器件2連接，所述弱連線輸入口線還連接有一上拉電阻4，所述上拉電阻4的另一端接電源W。
[0066]所述微處理器單元10包括對(duì)外操作請(qǐng)求接收和發(fā)起子單元102、電磁環(huán)境檢測(cè)子單元104、對(duì)外操作執(zhí)行子單元106及返回信息接收檢查子單元108。所述對(duì)外操作請(qǐng)求接收和發(fā)起子單元102用于接收和發(fā)起對(duì)外部器件2的對(duì)外操作請(qǐng)求；所述電磁環(huán)境檢測(cè)子單元104用于通過(guò)檢測(cè)弱連線輸入口線的電平狀態(tài)是否穩(wěn)定以實(shí)現(xiàn)檢測(cè)電磁環(huán)境是否穩(wěn)定；所述對(duì)外操作執(zhí)行子單元106用于在所述通過(guò)弱連接輸入口線檢測(cè)到穩(wěn)定的電磁環(huán)境的情況下，執(zhí)行該對(duì)外操作；所述返回信息接收檢查子單元108用于接收和檢查該對(duì)外操作的返回信息是否正確。
[0067]相比于現(xiàn)有技術(shù)，本發(fā)明基于軟硬件結(jié)合的抗干擾方法及系統(tǒng)通過(guò)檢測(cè)弱連線輸入口線的電平狀態(tài)決定是否執(zhí)行對(duì)外操作，提高了系統(tǒng)的抗電磁干擾能力，降低了應(yīng)用成本費(fèi)用，并保證了電子信息處理系統(tǒng)的可靠性和健壯性。
[0068]這里本發(fā)明的描述和應(yīng)用是說(shuō)明性的，并非想將本發(fā)明的范圍限制在上述實(shí)施例中。這里所披露的實(shí)施例的變形和改變是可能的，對(duì)于那些本領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)實(shí)施例的替換和等效的各種部件是公知的。本領(lǐng)域技術(shù)人員應(yīng)該清楚的是，在不脫離本發(fā)明的精神或本質(zhì)特征的情況下，本發(fā)明可以以其它形式、結(jié)構(gòu)、布置、比例，以及用其它組件、材料和部件來(lái)實(shí)現(xiàn)。在不脫離本發(fā)明范圍和精神的情況下，可以對(duì)這里所披露的實(shí)施例進(jìn)行其它變形和改變。
【權(quán)利要求】
1.一種基于軟硬件結(jié)合的抗干擾方法，其特征在于，所述方法包括以下步驟: 步驟S1:當(dāng)微處理器通過(guò)檢測(cè)弱連線輸入口線電平狀態(tài)是否穩(wěn)定，以判定電磁環(huán)境是否穩(wěn)定，若穩(wěn)定，則進(jìn)行步驟S2，若不穩(wěn)定，則所述微處理器不執(zhí)行該對(duì)外操作，且延時(shí)再次檢測(cè)所述通信口線的電磁環(huán)境是否穩(wěn)定； 步驟S2:所述微處理器執(zhí)行該對(duì)外操作； 步驟S3:所述微處理器接收并檢查該對(duì)外操作的返回信息是否正確，若是，則成功結(jié)束該對(duì)外操作；若否，滿足重執(zhí)條件時(shí)返回步驟SI，否則放棄該對(duì)外操作。
2.根據(jù)權(quán)利要求1所述的基于軟硬件結(jié)合的抗干擾方法，其特征在于，所述步驟SI中檢測(cè)所述電磁環(huán)境是否穩(wěn)定具體為: 微處理器通過(guò)檢測(cè)所述弱連線輸入口線的電平狀態(tài)是否穩(wěn)定來(lái)實(shí)現(xiàn)對(duì)電磁環(huán)境是否穩(wěn)定的檢測(cè)。
3.根據(jù)權(quán)利要求1所述的基于軟硬件結(jié)合的抗干擾方法，其特征在于，所述步驟SI具體包括: 步驟SlOl:微處理器接收到對(duì)外操作請(qǐng)求，或發(fā)起對(duì)外操作請(qǐng)求，所述對(duì)外操作為依時(shí)序變化關(guān)聯(lián)或空間上關(guān)聯(lián)的對(duì)外操作； 步驟S102:所述微處理器檢測(cè)弱連線輸入口線的電平狀態(tài)是否穩(wěn)定，若是，則進(jìn)行步驟S2 ;若否，則進(jìn)行步驟S103 ； 步驟S103:所述微處理器不執(zhí)行該對(duì)外操作，且延時(shí)一時(shí)間片后再次檢測(cè)所述弱連線輸入口線的電平狀態(tài)，直到檢測(cè)到所述弱連線輸入口線的電平狀態(tài)穩(wěn)定的情況下，進(jìn)行步驟S2。
4.根據(jù)權(quán)利要求1所述的基于軟硬件結(jié)合的抗干擾方法，其特征在于，所述步驟S3具體包括: 步驟S301:所述微處理器接收該對(duì)外操作的返回信息； 步驟S302:所述微處理器檢查收到所述對(duì)外操作的返回信息，若所述返回信息不正確或者所述微處理器收不到所述對(duì)外操作的返回信息，則放棄該對(duì)外操作，返回步驟SI ;若所述返回信息正確，則成功結(jié)束該對(duì)外操作。
5.根據(jù)權(quán)利要求1所述的基于軟硬件結(jié)合的抗干擾方法，其特征在于，所述弱連線輸入口線為所述微處理器內(nèi)部或外部通過(guò)電阻上拉到電源或下拉到地，以對(duì)弱連線進(jìn)行強(qiáng)高或強(qiáng)低輸出控制。
6.根據(jù)權(quán)利要求1所述的基于軟硬件結(jié)合的抗干擾方法，其特征在于，所述對(duì)外操作為依時(shí)序變化關(guān)聯(lián)的對(duì)外操作或是空間上關(guān)聯(lián)的對(duì)外操作。
7.一種基于軟硬件結(jié)合的抗干擾系統(tǒng)，其特征在于，所述系統(tǒng)包括:微處理器單元，所述微處理器單元通過(guò)輸入口與弱連線連接； 所述微處理器單元包括: 對(duì)外操作請(qǐng)求產(chǎn)生或接收子單元，用于發(fā)起對(duì)外操作請(qǐng)求； 電磁環(huán)境檢測(cè)子單元，用于通過(guò)檢測(cè)所述輸入口線的弱連線電平狀態(tài)是否穩(wěn)定，以檢測(cè)外部電磁環(huán)境是否穩(wěn)定； 對(duì)外操作執(zhí)行子單元，用于在所述電磁環(huán)境穩(wěn)定的情況下，執(zhí)行該對(duì)外操作 '及 返回信息接收檢查子單元，用于接收和檢查該對(duì)外操作的返回信息是否正確。
8.根據(jù)權(quán)利要求7所述的基于軟硬件結(jié)合的抗干擾系統(tǒng)，其特征在于，所述弱連線輸入口線為所述微處理器內(nèi)部或外部通過(guò)電阻上拉到電源或下拉到地，以對(duì)弱連線進(jìn)行強(qiáng)高或強(qiáng)低輸出控制。
9.根據(jù)權(quán)利要求7所述的基于軟硬件結(jié)合的抗干擾系統(tǒng)，其特征在于，所述對(duì)外操作為依時(shí)序變化關(guān)聯(lián)的對(duì)外操作或是空間上關(guān)聯(lián)的對(duì)外操作。
【文檔編號(hào)】G05B19/042GK103728897SQ201210387590
【公開日】2014年4月16日 申請(qǐng)日期:2012年10月12日 優(yōu)先權(quán)日:2012年10月12日
【發(fā)明者】楊卉, 劉玲, 代轉(zhuǎn), 朱奎, 王林旺 申請(qǐng)人:深圳市金正方科技股份有限公司