專利名稱：用于低供電電壓帶隙基準(zhǔn)的psr增強(qiáng)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于集成電路設(shè)計(jì)領(lǐng)域，用于提高帶隙電壓基準(zhǔn)電壓源(Bandgap Voltage Reference, BGR)的PSR能力，具體涉及一種通過電容耦合電源波動(dòng)形成負(fù)反饋，以顯著增強(qiáng)帶隙電壓基準(zhǔn)的PSR的技術(shù)。
背景技術(shù)：
在基準(zhǔn)電壓源領(lǐng)域，BGR因具有結(jié)構(gòu)簡單、精度高、工藝兼容性好等特點(diǎn)而得到了廣泛的應(yīng)用。PSR是BGR的一項(xiàng)重要性能指標(biāo)，用于表征電路抗電源干擾的能力，尤其在低供電電壓的情況下，PSR性能顯得尤為重要。電路的PSR能力通常用電源抑制比(Power Supply Rejection Ratio, PSRR)來衡量，BGR的PSRR定義為輸出基準(zhǔn)電壓變化與引起其變化的電源電壓變化的比值，可以表示為
權(quán)利要求
1. 一種電路結(jié)構(gòu)，包括電源的擾動(dòng)會(huì)通過帶隙基準(zhǔn)電壓源中的電流鏡直接影響三極管的電流，造成基準(zhǔn)輸出的抖動(dòng)；針對(duì)這個(gè)問題，本發(fā)明在構(gòu)成電流鏡的晶體管的柵極引入電源擾動(dòng)負(fù)反饋，穩(wěn)定帶隙基準(zhǔn)中三極管的工作電流，從而保證基準(zhǔn)輸出的穩(wěn)定；具體的電路形式為帶隙電壓基準(zhǔn)中的運(yùn)算放大器(OPA)輸出(OUT)連接到PMOS管(Mpl)的源極、PMOS管(Mp2)的漏極和柵極，PMOS管(Mpl)的漏極、柵極以及PMOS管(Mp2)的源級(jí)相連，并連接到帶隙基準(zhǔn)中的電流鏡管(M1、M2、M3)的柵極，Mpl和Mp2的背柵分別連接到各自的源極，電容(Cpl)的一端連接至電源，另一端連接至帶隙基準(zhǔn)中電流鏡管(M1、M2、M3)的柵極。
全文摘要
基準(zhǔn)電壓源是模擬/數(shù)?；旌霞呻娐返幕A(chǔ)部件，隨著芯片供電電壓的不斷降低，電路動(dòng)態(tài)范圍減小，基準(zhǔn)電壓源的電源抑制能力變得尤為重要。針對(duì)這個(gè)問題，本發(fā)明公開了一種可用于低供電電壓帶隙基準(zhǔn)電壓源的電源抑制能力(Power Supply Rejection，PSR)增強(qiáng)電路，在保持低頻段和高頻段的電源抑制能力不變的情況下，能顯著地增強(qiáng)中頻段的電源抑制能力，并且不增加額外的功耗。本發(fā)明公開的電源抑制增強(qiáng)電路由兩個(gè)MOS管(Mp1和Mp2)和一個(gè)電容(Cp1)組成，在任何以帶隙基準(zhǔn)為核心的基準(zhǔn)源電路中均可使用該電路。
文檔編號(hào)G05F3/26GK102375469SQ20101024898
公開日2012年3月14日 申請(qǐng)日期2010年8月10日 優(yōu)先權(quán)日2010年8月10日
發(fā)明者張煒承, 楊方杰, 王衛(wèi)華, 陳曾平, 黃小紅 申請(qǐng)人:中國人民解放軍國防科學(xué)技術(shù)大學(xué)