專利名稱：Cmos亞閾高階溫度補(bǔ)償帶隙基準(zhǔn)電路的制作方法
技術(shù)領(lǐng)域：
實(shí)用新型涉及一種CMOS亞閾高階溫度補(bǔ)償帶隙基準(zhǔn)電路，屬于電源 技術(shù)領(lǐng)域，具體涉及一種基于CMOS亞閾區(qū)工作的并利用電路工作狀態(tài)點(diǎn) 實(shí)現(xiàn)控制的高階溫度補(bǔ)償帶隙基準(zhǔn)電路。
背景技術(shù)：
soc數(shù)模混合系統(tǒng)的深入發(fā)展對(duì)高精度低噪聲帶隙電壓基準(zhǔn)提出了越
來越高的要求，而基準(zhǔn)溫度系數(shù)的降低、電源抑制比的提高以及工藝穩(wěn)定性 的增強(qiáng)，其實(shí)現(xiàn)難度日益增高。
目前，主流的高性能電壓基準(zhǔn)大多利用標(biāo)準(zhǔn)CMOS工藝中的寄生BJT 管、以及附加的高階溫度曲率補(bǔ)償控制結(jié)構(gòu)。但寄生PNP管結(jié)構(gòu)一般工藝 一致性和穩(wěn)定性相對(duì)較差，m^獲得各種性能都比較好的基準(zhǔn)電路。而高階 溫度補(bǔ)償一般是利用多路補(bǔ)償電流疊加以實(shí)現(xiàn)低溫度系數(shù)的基準(zhǔn)電路。這樣 導(dǎo)致電路復(fù)雜，芯片占用面積較大，在實(shí)際使用中帶來一定的局限性。

實(shí)用新型內(nèi)容
本實(shí)用新型所要解決的技術(shù)問題是同時(shí)利用工作在亞閾區(qū)MOS管VGS 電壓與BJT管VBE電壓具有相同性質(zhì)的I-V指數(shù)關(guān)系特性，將CMOS基準(zhǔn) 中的寄生PNP管用亞闊狀態(tài)下的NMOS管取代，即以亞閾條件下的兩個(gè) MOS管柵源兩端的電壓差A(yù)VGs等效兩個(gè)三極管基極與發(fā)射極的電壓差A(yù)VBE 以產(chǎn)生PTAT電流補(bǔ)償量，得到CMOS亞閾型電壓模帶隙基準(zhǔn)。同時(shí)，利用 亞閾NMOS管4冊(cè)源電壓VGs/R偏置產(chǎn)生的CPTAT電流與PTAT補(bǔ)償電流疊 加，得到電流才莫帶隙基準(zhǔn)。提供一種CMOS亞閾高階溫度補(bǔ)償帶隙基準(zhǔn)電 路。
本實(shí)用新型為實(shí)現(xiàn)上述目的，采用如下技術(shù)方案
本實(shí)用新型CMOS亞閾高階溫度補(bǔ)償帶隙基準(zhǔn)電路，其特征在于包括 電流模帶隙基準(zhǔn)電路和反饋控制回路，其中電流模帶隙基準(zhǔn)電路由六個(gè) PMOS管、四個(gè)NMOS管和五個(gè)電阻構(gòu)成，反饋控制回路由兩個(gè)PMOS管 和四個(gè)NMOS管構(gòu)成；
電流模帶隙基準(zhǔn)電路第一PMOS管、第三PMOS管和第五PMOS管的源極分別接電源，第一 PMOS管的柵極分別接第三PMOS管的柵極、第 五PMOS管的柵極、第二 PMOS管的漏極和第一 NMOS管的漏極，第一 PMOS管的漏極接第零PMOS管的源極，第三PMOS管的漏極接第二PMOS 管的源極，第五PMOS管的漏極接第四PMOS管的源極，第四PMOS管的 漏極依次串接第四電阻、輸出電阻后與第二電阻的一端、第六NMOS管的 源極、第七NMOS管的源極、第三電阻的一端連接接地，第一NMOS管的 源極分別接第一電阻的一端、第六NMOS管的柵極和第二電阻的另一端， 第一電阻的另一端分別接第六NMOS管的漏極和第七NMOS管的棚4及，第 七NMOS管的漏極分別接第零NMOS管的源極和第三電阻的另一端；
反饋控制回路第六PMOS管和第七PMOS管的源極分別接電源，第 六PMOS管的柵極分別接第四PMOS管的柵極、第二PMOS管的柵極、第 零PMOS管的柵極、第二 NMOS管的漏極和第六PMOS管的漏極，第七 PMOS管的柵極分別接第零PMOS管的漏極和第零NMOS管的漏極，第七 PMOS管的漏極分別接第三NMOS管的漏極和柵極、第一 NMOS管的柵極、 第零NMOS管的柵極、第二NMOS管的柵極，第三NMOS管的源極分別接 第四NMOS管的柵極和漏極、笫五NMOS管的柵極，第二NMOS管的源極 接第五NMOS管的漏極，第四NMOS管和第五NMOS管的源極連接接地。 本實(shí)用新型具有較低的溫度系數(shù)、較高的電源抑制比。采用 CSMC0.5inm標(biāo)準(zhǔn)CMOS工藝庫(kù)經(jīng)仿真后得到溫度系數(shù)僅為0.42ppm/°C,低 頻下的PSRR達(dá)到78dB以上。


圖1為本實(shí)用新型所述的高階溫度補(bǔ)償電路結(jié)構(gòu)圖。 圖2為圖1所示基準(zhǔn)電路的輸出電壓的溫度特性圖。 圖3為圖1所示基準(zhǔn)電路的輸出電壓的PSRR特性圖。
具體實(shí)施方式
以下結(jié)合附圖對(duì)實(shí)用新型的技術(shù)方案進(jìn)行詳細(xì)說明
在反饋控制回路中為兼顧溫度系數(shù)補(bǔ)償、電源抑制比和工藝健壯性的共 同需求，采用三路互耦偏置代替?zhèn)鹘y(tǒng)偏置結(jié)構(gòu)。電路結(jié)構(gòu)如圖l所示，利用 寬擺幅PMOS Cascode電流鏡的高輸出阻抗以改善電路的PSRR特性；內(nèi)部 由PM7—NM3—NM1—PM1—PM7構(gòu)成的閉環(huán)負(fù)反饋環(huán)路，具有類似運(yùn)放
控制的性能，不但避免了隨機(jī)失調(diào)難以控制的缺點(diǎn)，抑制包括電源FoD噪聲
在內(nèi)的各種擾動(dòng)，又顯著提高了偏置電路的匹配和穩(wěn)定性。同時(shí)，電路內(nèi)部 還存在一條由PM7—NM3—NMO—MN7組成的正反饋環(huán)路，該電路結(jié)構(gòu)中 NMA和NMB的位置設(shè)定應(yīng)使負(fù)反饋環(huán)路比正反饋環(huán)路具有更高的增益， 以確保平衡條件下系統(tǒng)的穩(wěn)定。在圖l所示的CMOS亞閾型電流?；鶞?zhǔn)電路中，AVgs/Ro+Vgs/R4核心偏 置電路結(jié)構(gòu)由NMA、 NMB兩管及相應(yīng)的電阻構(gòu)成，通過增加MOS管的寬 長(zhǎng)比W/L以及對(duì)偏置電流的限制，將NMA與NMB兩管的驅(qū)動(dòng)電壓VGS低于 閾值電壓Vto約80~100mV，維持兩管的亞閾工作狀態(tài)。由AVgs形成的PTAT 電壓經(jīng)電阻Ro轉(zhuǎn)換為支路電流AVGs/Ro后，經(jīng)PMOS電流鏡傳遞到輸出支路， 再經(jīng)輸出阻抗轉(zhuǎn)換為PTAT線性正溫度系數(shù)電壓以補(bǔ)償VGS中的線性負(fù)溫度 系數(shù)電壓。由于亞閾MOS管輸出電流與PN結(jié)正向?qū)娏骶鶠閿U(kuò)散電流， 則根據(jù)/- r指數(shù)關(guān)系特性，得到
<formula>formula see original document page 5</formula> (1)
式中VTH、 S、 ns、 VoFF分別為MOS管閾值電壓、寬長(zhǎng)比、非理想亞閾 因子、BSIM3V3器件SPICE模型中的校正常數(shù)；ssi、 NCH、 |x、 ^分別為硅 介電常數(shù)、MOS管溝道摻雜濃度、溝道載流子遷移率以及襯底費(fèi)米勢(shì)，其 中H和^b與溫度密切相關(guān)；熱電壓V產(chǎn)kT/q,其中k為玻爾茲曼常數(shù)、T為 絕對(duì)溫度、q為空間電荷量。考慮到襯底費(fèi)米勢(shì)0B(T)和偏置電流在lD溫度沖莫 型得到在常溫參考溫度To附近溫度范圍內(nèi)的Vgs溫度特性與普通BJT結(jié)構(gòu) 在形式上相類似，即
<formula>formula see original document page 5</formula>上式表明，亞闊偏置下Vcjs的一階負(fù)溫度系數(shù)特性不僅與VxH有關(guān)，而
且還與常溫下的偏置工作點(diǎn)狀態(tài)有關(guān)，VGS中的非線性溫度系數(shù)則源于溫度 敏感參數(shù)溫度特性。其中w為PN結(jié)發(fā)射區(qū)中載流子遷移率的溫度指數(shù)系數(shù)， Fm。和^。分別表示MOS管在參考溫度T。下的閾值電壓和柵源電壓，",表 示PN結(jié)電流偏離PTAT特性的指數(shù)系數(shù)。
如圖1所示，本實(shí)用新型的高階補(bǔ)償無需附加補(bǔ)償結(jié)構(gòu)，僅利用電路 內(nèi)部工作點(diǎn)的狀態(tài)匹配特性，在狀態(tài)匹配溫度特性的控制下能夠?qū)崿F(xiàn)基準(zhǔn)電 路高階補(bǔ)償特性。VGS中的非線性溫度電壓可由基準(zhǔn)電路中可控的電流失配
AI產(chǎn)生的高階非線性溫度量進(jìn)行補(bǔ)償。設(shè)IoA、 IoB分別為兩管流過的電流，
Ida/Idb-ci,失調(diào)電流AI-IoA-lDB，在偏置支路+ PMOS電流鏡的約束下，兩 支路電流近似匹配(a-M)并具有相同的溫度特性。根據(jù)AVgs電路中所存在的 狀態(tài)匹配偏差，有
<formula>formula see original document page 5</formula>)
上式中的VNLS電壓即為非線性失調(diào)補(bǔ)償電壓，W為亞閾去工作的MOS
管NMB與NMA寬長(zhǎng)比的比值。來源于AVgs中的電流失調(diào)項(xiàng)lna。當(dāng)失調(diào) 項(xiàng)lna的溫度特性精確可控時(shí)，對(duì)于a>l或a<l的不同狀態(tài)，得到高階補(bǔ)償 電壓溫度特性性質(zhì)相反。當(dāng)AI—0，則lna AI/IDB AI/IDA,結(jié)合所用電阻的溫 度特性，基于AI可調(diào)節(jié)的VNIjS非線性溫度特性近似為r腦=ln(l + 「) 《 7 * AMT77^ = T^7及o (4)
以上VNLs通過電流鏡與輸出電阻Rref的I-V轉(zhuǎn)化作用，在輸出基準(zhǔn)中產(chǎn) 生最終的高階補(bǔ)償電壓VNL。這是與常規(guī)分段補(bǔ)償明顯不同的新的補(bǔ)償策略， 新的高階補(bǔ)償在整個(gè)溫區(qū)內(nèi)均起作用并動(dòng)態(tài)自適應(yīng)一階補(bǔ)償溫度特性，從而 獲得最佳的溫度特性補(bǔ)償效果。
利用PM7與PM4兩個(gè)同類型PMOS管Fgs的箝位作用，可以4艮容易實(shí) 現(xiàn)對(duì)Vco、 Vd節(jié)點(diǎn)電壓控制。當(dāng)Vco-Va時(shí)，電路處于完全匹配才莫式。通常 條件下，若電路存在AI的電流失調(diào)，則電路輸出基準(zhǔn)電壓的表達(dá)式為
4F = + k參A。 《 、, ， + k^i 艦 (5)
a! a0 J- lnW
式中;r為輸出電流鏡線性傳輸系數(shù)，考慮到Rref溫度特性，上式中位于
輸出支路的高階補(bǔ)償電壓VNL可以表示為
r肌-KT^^^Jl + ^^ — D + TCjr —r0)2] (6)
式中rref。為To常溫參考溫度下的輸出電阻值，Td、 1€2分別為電阻的 一階和二階溫度系數(shù)。若TCa尸3AI/5TV0，貝'J
,=Ii^UJ1 + 7Cl(Ar + + rC + 2^] (7) 失調(diào)電流的非零溫度系數(shù)(TC^O)通過與電阻溫度特性的"相互作用，帶來 VNL更為復(fù)雜的溫度特性。在TCA1=C近似為常數(shù)的條件下，V瓜提供的一階、 二階和三階補(bǔ)償分別由TCAI、 TdTCWATeffj和TC2丁CA!ATATeffi決定，其中 ATefn-AT+AI/TCA!、ATeff^AT+2AI/TC^。對(duì)于負(fù)溫度系數(shù)多晶電阻，有TC,O、 TC2>0。若AI為正溫度系數(shù)特性，即To下AI-O，低溫段T<T0下AKO并AI 隨溫度降低而線性增加，高溫段T〉T。下AIX)并隨溫度上升而不斷減小，即 TCAI在整個(gè)溫區(qū)內(nèi)保持正溫度系數(shù)性質(zhì)不變，高溫下AI/TCa!0、低溫下 △I/TCAI>0，即與AT的極性相一致，導(dǎo)致有效溫度范圍增加、高階補(bǔ)償?shù)挠?效作用溫區(qū)展寬。由于位于溫度區(qū)域的兩端AI的絕對(duì)值較大，溫度越偏離中 心To溫度點(diǎn)，二階和三階的相對(duì)^M嘗量也越大，并且通常條件下二階非線 性補(bǔ)償相比同溫區(qū)內(nèi)的三階級(jí)補(bǔ)償更強(qiáng)。
VNL中的一階固定負(fù)溫度系數(shù)由一階PTAT電壓補(bǔ)償，V瓜中的二階補(bǔ)償 電壓在低溫下為正溫度系數(shù)、高溫下為負(fù)溫度系數(shù)，三階補(bǔ)償電壓則與^目 反。因此，合理配置兩階與三階補(bǔ)償?shù)南鄬?duì)比重關(guān)系和有效作用范圍，使 Vnl中低溫下的正溫度系數(shù)電壓完成對(duì)開口向上一階基準(zhǔn)的低溫段補(bǔ)償，同 時(shí)Vnl中高溫下的負(fù)溫度系數(shù)電壓完成對(duì)開口向上一階基準(zhǔn)的高溫段補(bǔ)償。 即可獲得最佳補(bǔ)償效果。
權(quán)利要求1、一種CMOS亞閾高階溫度補(bǔ)償帶隙基準(zhǔn)電路，其特征在于包括電流模帶隙基準(zhǔn)電路和反饋控制回路，其中電流模帶隙基準(zhǔn)電路由六個(gè)PMOS管、四個(gè)NMOS管和五個(gè)電阻構(gòu)成，反饋控制回路由兩個(gè)PMOS管和四個(gè)NMOS管構(gòu)成；電流模帶隙基準(zhǔn)電路第一PMOS管(PM1)、第三PMOS管(PM3)和第五PMOS管(PM5)的源極分別接電源(VDD)，第一PMOS管(PM1)的柵極分別接第三PMOS管(PM3)的柵極、第五PMOS管(PM5)的柵極、第二PMOS管(PM2)的漏極和第一NMOS管(NM1)的漏極，第一PMOS管(PM1)的漏極接第零PMOS管(PM0)的源極，第三PMOS管(PM3)的漏極接第二PMOS管(PM2)的源極，第五PMOS管(PM5)的漏極接第四PMOS管(PM4)的源極，第四PMOS管(PM4)的漏極依次串接第四電阻(R2)、輸出電阻(RREF)后與第二電阻(R1A)的一端、第六NMOS管(NMA)的源極、第七NMOS管(NMB)的源極、第三電阻(R1B)的一端連接接地，第一NMOS管(NM1)的源極分別接第一電阻(R0)的一端、第六NMOS管(NMA)的柵極和第二電阻(R1A)的另一端，第一電阻(R0)的另一端分別接第六NMOS管(NMA)的漏極和第七NMOS管(NMB)的柵極，第七NMOS管(NMB)的漏極分別接第零NMOS管(NM0)的源極和第三電阻(R1B)的另一端；反饋控制回路第六PMOS管(PM6)和第七PMOS管(PM7)的源極分別接電源(VDD)，第六PMOS管(PM6)的柵極分別接第四PMOS管(PM4)的柵極、第二PMOS管(PM2)的柵極、第零PMOS管(PM0)的柵極、第二NMOS管(NM2)的漏極和第六PMOS管(PM6)的漏極，第七PMOS管(PM7)的柵極分別接第零PMOS管(PM0)的漏極和第零NMOS管(NM0)的漏極，第七PMOS管(PM7)的漏極分別接第三NMOS管(NM3)的漏極和柵極、第一NMOS管(NM1)的柵極、第零NMOS管(NM0)的柵極、第二NMOS管(NM2)的柵極，第三NMOS管(NM3)的源極分別接第四NMOS管(NM4)的柵極和漏極、第五NMOS管(NM5)的柵極，第二NMOS管(NM2)的源極接第五NMOS管(NM5)的漏極，第四NMOS管(NM4)和第五NMOS管(NM5)的源極連接接地。
專利摘要本實(shí)用新型公布了一種CMOS亞閾高階溫度補(bǔ)償帶隙基準(zhǔn)電路，包括電流模帶隙基準(zhǔn)電路和反饋控制回路，其中電流模帶隙基準(zhǔn)電路由六個(gè)PMOS管、四個(gè)NMOS管和五個(gè)電阻構(gòu)成，反饋控制回路由兩個(gè)PMOS管和四個(gè)NMOS管構(gòu)成。本實(shí)用新型具有較低的溫度系數(shù)、較高的電源抑制比。采用CSMC0.5μm標(biāo)準(zhǔn)CMOS工藝庫(kù)經(jīng)仿真后得到溫度系數(shù)僅為0.42ppm/℃，低頻下的PSRR達(dá)到78dB以上。
文檔編號(hào)G05F3/30GK201429808SQ20092004726
公開日2010年3月24日 申請(qǐng)日期2009年7月7日 優(yōu)先權(quán)日2009年7月7日
發(fā)明者金 吳, 常昌遠(yuǎn), 王永壽, 霞 趙, 鄭麗霞 申請(qǐng)人:東南大學(xué)