專利名稱：基于fpga的工業(yè)混合信號(hào)采集設(shè)備的系統(tǒng)架構(gòu)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型屬于工業(yè)控制自動(dòng)化領(lǐng)域，具體涉及一種基于FPGA的工業(yè) 混合信號(hào)采集設(shè)備的系統(tǒng)架構(gòu)。
背景技術(shù)：
工業(yè)控制的自動(dòng)化程度不斷提高，帶來了工業(yè)自動(dòng)控制設(shè)備的高速發(fā) 展。在整個(gè)工業(yè)過程化控制中，存在多種多樣的信號(hào)需要進(jìn)行采集、分析， 如不同的傳感器電流信號(hào)、電壓信號(hào)、開關(guān)量信號(hào)、脈沖信號(hào)等?，F(xiàn)有的 方案中都是采用獨(dú)立的信號(hào)采集模塊來完成相關(guān)工作，系統(tǒng)組建復(fù)雜，而 且多機(jī)網(wǎng)絡(luò)效率低下，無法進(jìn)行高速采集，PLC (Programmable Logic Controller可編程邏輯控制器)雖然也可通過組合以具備混合信號(hào)采集的 功能，但是成本高昂，鮮少有人將控制器僅用于信號(hào)采集。
現(xiàn)有類似的方案
1多采集模塊混合使用。此方案將不同信號(hào)的獨(dú)立采集模塊通過RS485 總線組網(wǎng)進(jìn)行使用，雖然同樣可以達(dá)到混合信號(hào)采集的目的，但是系統(tǒng)搭 建復(fù)雜，通信效率低下，無法滿足高速信號(hào)采集，如高速高精度模擬量信 號(hào)采集，高速脈沖信號(hào)采集等。而且多模塊混合使用成本也是居高不下。
2采用PLC組合使用。PLC的4吏用必須有CPU (Central Processing Unit)模塊，配以相應(yīng)的采集模塊使用，將PLC僅用于信號(hào)采集帶來了極 大的無謂浪費(fèi)，整體成本大幅上升，雖然方案理論上可行，但基本無人采 用。
工業(yè)現(xiàn)場(chǎng)的自動(dòng)化程度不斷提高，也就意味著更多的信號(hào)傳感器得到 了應(yīng)用，為了全面采集這些信號(hào)，需要一種高性能，低成本的混合信號(hào)采 集設(shè)備來完成相應(yīng)工作。本實(shí)用新型由于高集成度，對(duì)多種信號(hào)一體化進(jìn) 行采集，數(shù)據(jù)通過內(nèi)部總線進(jìn)行整合，因此性能遠(yuǎn)超多個(gè)單一的信號(hào)采集 模塊的組合，而且全部的采集，控制，通信使用一片F(xiàn)PGA來完成，成本上 也大大優(yōu)于多個(gè)模塊的組合。
現(xiàn)有技術(shù)的缺點(diǎn)
1混合信號(hào)采集系統(tǒng)組建復(fù)雜，而越復(fù)雜的系統(tǒng)，存在問題的可能性 越大，對(duì)系統(tǒng)的可靠性或多或少的帶來了隱患。
2通信效率低下，多個(gè)采集模塊通過RS485網(wǎng)絡(luò)通信，通信速率低， 采集不同的信號(hào)需要不同的模塊回應(yīng)數(shù)據(jù)，造成整體通信效率低下。無法 應(yīng)對(duì)高速信號(hào)釆集應(yīng)用。3成本高昂，多個(gè)采集模塊都需要單獨(dú)的控制，通信芯片，整體成本 過高。
發(fā)明內(nèi)容
本實(shí)用新型的目的為了解決現(xiàn)階段工業(yè)信號(hào)采集的性能與成本矛盾， 而提供一種高性1^介比基于FPGA (Field Programmable Gate Array現(xiàn)場(chǎng)可 編程邏輯陣列)的工業(yè)混合信號(hào)采集設(shè)備的系統(tǒng)架構(gòu)，本實(shí)用新型采用了 靈活、高效的FPGA作為主控，不僅可以保證采集、通信及系統(tǒng)的整體運(yùn)行 效率，而且靈活度高，可針對(duì)不同的信號(hào)進(jìn)行不同的配置，滿足多種應(yīng)用 場(chǎng)合，配以不同的;f莫擬量采集芯片和光耦即可進(jìn)行不同的信號(hào)采集。 本實(shí)用新型的技術(shù)方案為
基于FPGA的工業(yè)混合信號(hào)采集設(shè)備的系統(tǒng)架構(gòu)，由外部模擬信號(hào)轉(zhuǎn)換 器件與現(xiàn)場(chǎng)可編程邏輯陣列FPGA組成，其特征在于模擬信號(hào)轉(zhuǎn)換器件通 過SPI或者并4亍接口與FPGA中的處理器才莫塊相連，F(xiàn)PGA然后通過RS485 總線采用Modbus協(xié)議將數(shù)據(jù)傳給上位設(shè)備，其中模擬信號(hào)轉(zhuǎn)換器件用于采 集外部模擬量電壓與電流信號(hào)，F(xiàn)PGA中包含有軟核處理器NiosII。
FPGA內(nèi)部包含有處理器模塊、模數(shù)芯片通信模塊、同步動(dòng)態(tài)刷新存儲(chǔ) 器控制模塊和高速計(jì)數(shù)器模塊，各模塊之間通過內(nèi)部總線AVAL0N相連。
基于FPGA的工業(yè)混合信號(hào)采集設(shè)備很好的解決了目前存在的矛盾，充 分發(fā)揮了 FPGA的結(jié)構(gòu)靈活性，對(duì)多種信號(hào)均可進(jìn)行高速采集，為工業(yè)工程 化控制提供了高集成度，高性能，低成本的解決方案。設(shè)備具備以下幾個(gè) 主要功能
1、 數(shù)字量開關(guān)信號(hào)采集。通過搭配不同的光耦，可對(duì)外部的不同電壓 的高，低電平進(jìn)行采集，以確定外部電子開關(guān)的通斷。
2、 數(shù)字量計(jì)數(shù)。對(duì)外部的脈沖信號(hào)進(jìn)行計(jì)數(shù)，可用于普通低速脈沖計(jì) 數(shù)，如生產(chǎn)流水線上的產(chǎn)品通過數(shù)量，也可用于高速脈沖計(jì)數(shù)，如高精度 旋轉(zhuǎn)編碼器，光柵尺等。
3、 模擬電壓采集。高精度采集外部-10V-10V的電壓信號(hào)，0V-10V, 0V-5V, -10V-10V, -5V 5V多量程可切換，采用高速高精度的模數(shù)轉(zhuǎn)換 芯片進(jìn)行相關(guān)信號(hào)采集。
4、 模擬電流采集。高精度采集外部0mA 20mA的電流信號(hào)，OmA ~ 20mA， 4mA ~ 20mA多量程可切換，采用高速高精度的模數(shù)轉(zhuǎn)換芯片進(jìn)行相關(guān) 信號(hào)采集。
5、 上位機(jī)通信。通過RS485總線采用ModBus協(xié)議與上位才幾進(jìn)行通信， 可以與任何支持ModBu s的設(shè)備聯(lián)機(jī)使用。

圖1為本實(shí)用新型的結(jié)構(gòu)框圖。
圖2為本實(shí)用新型的FPGA結(jié)構(gòu)框圖。
圖3為本實(shí)用新型的FPGA采集信號(hào)的框圖。
具體實(shí)施方式
結(jié)合附圖對(duì)本實(shí)用新型作進(jìn)一步的描述。 如圖1所示，本實(shí)用新型由外部模擬信號(hào)轉(zhuǎn)換器件與現(xiàn)場(chǎng)可編程邏輯陣 列FPGA組成，模擬信號(hào)轉(zhuǎn)換器件通過SPI或者并行接口與FPGA中的處理 器模塊相連，F(xiàn)PGA然后通過RS485總線采用Modbus協(xié)議將數(shù)據(jù)傳給上位 設(shè)備，其中模擬信號(hào)轉(zhuǎn)換器件用于釆集外部模擬量電壓與電流信號(hào)，F(xiàn)PGA 中包含有軟核處理器NiosII。 FPGA內(nèi)部包含有處理器模塊、SPI通信模塊、 SDRAM存儲(chǔ)器控制模塊和高速計(jì)數(shù)器模塊，各模塊之間通過AVAL0N總線相 連。本實(shí)用新型的核心為FPGA，配合模擬信號(hào)轉(zhuǎn)換器件采集模擬信號(hào)。工 業(yè)現(xiàn)場(chǎng)的開關(guān)量和脈沖信號(hào)因?yàn)榭赡艽嬖陔妷哼^高，信號(hào)質(zhì)量較差，其他 電壓竄入等因素，所以采用了光耦隔離，F(xiàn)PGA不僅承擔(dān)了系統(tǒng)主控，通信 的角色，同時(shí)部分資源將針對(duì)外部信號(hào)的不同進(jìn)行相應(yīng)的配置。下面對(duì)部 分進(jìn)行具體描述。
FPGA內(nèi)部的資源自41^荅建如圖2所示。
外部模擬信號(hào)轉(zhuǎn)換器件選用了美國(guó)模擬器件公司ADI工業(yè)專用的高 速、高精度、多量程、高可靠性芯片AD7712，采樣轉(zhuǎn)換速率達(dá)到了 IOOKBPS， 即每秒可以進(jìn)行10萬次采樣，這樣就可以滿足多路模擬量信號(hào)同時(shí)采集。 采樣精度為24位，可以滿足工業(yè)現(xiàn)場(chǎng)的毫伏級(jí)小信號(hào)精確采集。
多路模擬信號(hào)通過模擬開關(guān)MPC508進(jìn)行切換，每個(gè)MPC508可以控制 8路單端模擬電壓信號(hào)的切換，由FPGA選擇不同的地址，MPC508將指定端 口的電壓信號(hào)送入模數(shù)轉(zhuǎn)換芯片。采集模擬電流信號(hào)使用精密電阻將電流 信號(hào)精確轉(zhuǎn)換為電壓信號(hào)進(jìn)行測(cè)量，再依據(jù)歐姆定律進(jìn)行計(jì)算，得到對(duì)應(yīng) 的電流值。
FPGA內(nèi)部資源包含兩部分， 一部分用于搭建CPU (中央處理器)NIOS II, 一部分用于搭建采集外部開關(guān)量和脈沖信號(hào)的單元。NIOSII的整體運(yùn) 行效率介于ARM7和ARM9 ( ARM是一種嵌入式處理器核心)之間，負(fù)責(zé)整個(gè) 系統(tǒng)的數(shù)據(jù)采集、計(jì)算和通信。外部開關(guān)量信號(hào)通過FPGA搭建的NIOSII GPIO(通用輸入輸出端口 )來進(jìn)行采集，脈沖信號(hào)通過FPGA內(nèi)部用Verilog HDL ( —種硬件描述語言，用于硬件編成)設(shè)計(jì)的高速計(jì)數(shù)器模塊進(jìn)行采集。
為了保證在工業(yè)現(xiàn)場(chǎng)可靠的工作，并準(zhǔn)確采集開關(guān)量和脈沖信號(hào)，采用了光耦進(jìn)行隔離，光耦選用了兩類， 一類是高速光耦，用于采集高速脈 沖信號(hào)，外部信號(hào)接入時(shí)高電平為公共端。 一類是用于采集開關(guān)信號(hào)的低
速光耦，此類光耦輸入端正反均有一只LED (發(fā)光二極管)，因此外部信號(hào) 接入時(shí)，不論是高電平為公共端或者低電平為公共端，均可正常采集信號(hào)。
FPGA能夠完成全部的模擬量、開關(guān)量、脈沖采集計(jì)算和數(shù)據(jù)通信， 以實(shí)現(xiàn)ModBus協(xié)議，并把采集的數(shù)據(jù)對(duì)應(yīng)到ModBus的寄存器地址中。信 號(hào)采集部分流程如下圖3所示。
FPGA中的處理器模塊不斷刷新各個(gè)信號(hào)采集部分得到的數(shù)據(jù)，先掃 描端口對(duì)應(yīng)的開關(guān)量，然后讀取當(dāng)前計(jì)數(shù)器的脈沖計(jì)數(shù)值，隨即清零，再 輪流讀取各路的模擬電壓信號(hào)，并把讀取的值計(jì)算出電壓或電流實(shí)際值， 全部的數(shù)據(jù)送入?yún)f(xié)議緩存。與此同時(shí)，處理器不斷掃描來自主設(shè)備的串行 數(shù)據(jù)， 一旦發(fā)現(xiàn)有讀取命令，即從協(xié)議緩存中取得最新的數(shù)據(jù)，按照協(xié)議 反饋給主設(shè)備，在無讀取命令下發(fā)時(shí)，處理器循環(huán)執(zhí)行數(shù)據(jù)掃描動(dòng)作。
ModBus協(xié)議是應(yīng)用于電子控制器上的一種通用語言，它已經(jīng)成為一個(gè) 通用工業(yè)標(biāo)準(zhǔn)。此協(xié)議定義了一個(gè)控制器能認(rèn)識(shí)使用的消息結(jié)構(gòu)，而不管它 們是經(jīng)過何種網(wǎng)絡(luò)進(jìn)行通信的。它描述了控制器請(qǐng)求訪問其它設(shè)備的過程， 如果回應(yīng)來自其它設(shè)備的請(qǐng)求，以及怎樣偵測(cè)錯(cuò)誤并記錄。它制定了消息 域格局和內(nèi)容的公共格式。
本實(shí)用新型中的FPGA (現(xiàn)場(chǎng)編程邏輯陣列)通信協(xié)議采用ModBus的 RTU (ModBus協(xié)議的一種格式)方式，選取了幾個(gè)需要用到的功能號(hào)進(jìn)行 實(shí)現(xiàn)，并針對(duì)各個(gè)信號(hào)定義了相應(yīng)的寄存器。
RTU模式在消息中的每個(gè)8Bit字節(jié)包含兩個(gè)4Bit的十六進(jìn)制字符。 這種方式的主要優(yōu)點(diǎn)是在同樣的波特率下，可比ASCII方式傳送更多的 數(shù)據(jù)。
權(quán)利要求1、基于FPGA的工業(yè)混合信號(hào)采集設(shè)備的系統(tǒng)架構(gòu)，由外部模擬信號(hào)轉(zhuǎn)換器件與現(xiàn)場(chǎng)可編程邏輯陣列FPGA組成，其特征在于模擬信號(hào)轉(zhuǎn)換器件通過SPI或者并行接口與FPGA中的處理器模塊相連，F(xiàn)PGA然后通過RS485總線采用Modbus協(xié)議將數(shù)據(jù)傳給上位設(shè)備，其中模擬信號(hào)轉(zhuǎn)換器件用于采集外部模擬量電壓與電流信號(hào)，F(xiàn)PGA中包含有軟核處理器NiosII。
2、 根據(jù)權(quán)利要求1所述的工業(yè)混合信號(hào)采集設(shè)備的系統(tǒng)架構(gòu)，其特征 在于FPGA內(nèi)部包含有處理器模塊、模數(shù)芯片通信模塊、同步動(dòng)態(tài)刷新存 儲(chǔ)器控制模塊和高速計(jì)數(shù)器模塊，各模塊之間通過內(nèi)部總線AVALON相連。
專利摘要本實(shí)用新型涉及基于FPGA的工業(yè)混合信號(hào)采集設(shè)備的系統(tǒng)架構(gòu)，由外部模擬信號(hào)轉(zhuǎn)換器件與現(xiàn)場(chǎng)可編程邏輯陣列FPGA組成，模擬信號(hào)轉(zhuǎn)換器件通過SPI或者并行接口與FPGA中的處理器模塊相連，F(xiàn)PGA然后通過RS485總線采用Modbus協(xié)議將數(shù)據(jù)傳給上位設(shè)備，其中模擬信號(hào)轉(zhuǎn)換器件用于采集外部模擬量電壓與電流信號(hào)，F(xiàn)PGA中包含有軟核處理器NiosII。本實(shí)用新型采用了靈活、高效的FPGA作為主控，不僅可以保證采集、通信及系統(tǒng)的整體運(yùn)行效率，而且靈活度高，可針對(duì)不同的信號(hào)進(jìn)行不同的配置，滿足多種應(yīng)用場(chǎng)合，配以不同的模擬量采集芯片和光耦即可進(jìn)行不同的信號(hào)采集。
文檔編號(hào)G05B19/05GK201319135SQ20082019354
公開日2009年9月30日 申請(qǐng)日期2008年12月9日 優(yōu)先權(quán)日2008年12月9日
發(fā)明者杰 吳, 楓 彭, 朱敦堯, 斌 謝, 銳 閔 申請(qǐng)人:武漢光庭汽車電子有限公司