一種基于fpga的天氣雷達(dá)信號處理裝置的制造方法
【專利摘要】本實用新型公開了一種基于FPGA的天氣雷達(dá)信號處理裝置，包括信號處理模塊和硬件定時及接口模塊，所述信號處理模塊包括數(shù)模轉(zhuǎn)換模塊、FPGA電路、數(shù)據(jù)打包模塊、傳輸電路和控制接口，所述硬件定時及接口模塊包括命令解析模塊、定時電路、光耦隔離電路和外圍接口電路；本實用新型一種基于FPGA的天氣雷達(dá)信號處理裝置以FPGA硬件為處理核心的天氣雷達(dá)信號處理器，由FPGA硬件代替?zhèn)鹘y(tǒng)天氣雷達(dá)信號處理器中的可編程信號處理器(DSP)或PC平臺完成天氣雷達(dá)信號處理算法及軟件控制等功能，可解決因由DSP或PC平臺而帶來的硬件設(shè)計復(fù)雜、易出故障、軟件調(diào)試及升級更新難、小型化、便攜式等諸多問題。
【專利說明】
一種基于FPGA的天氣雷達(dá)信號處理裝置
技術(shù)領(lǐng)域
[0001]本實用新型涉及一種天氣信號處理裝置，尤其涉及一種基于FPGA的天氣雷達(dá)信號處理裝置。
【背景技術(shù)】
[0002]多普勒天氣雷達(dá)是目前監(jiān)測災(zāi)害性天氣過程的重要手段之一，在航空航天、軍事保障、氣象災(zāi)害等領(lǐng)域得到廣泛應(yīng)用。其中雷達(dá)信號處理器是多普勒天氣雷達(dá)的核心部件，是衡量整個多普勒天氣雷達(dá)系統(tǒng)性能指標(biāo)和信息提取的關(guān)鍵部件之一。此外，隨著對氣象災(zāi)害監(jiān)測新需求的不斷發(fā)展，多普勒天氣雷達(dá)的承載平臺由主流的地基平臺，逐步發(fā)展到機(jī)載、星載平臺。新平臺的發(fā)展將對天氣雷達(dá)信號處理器的穩(wěn)定性、可靠性等性能提出了更高的要求。
[0003]目前一種多普勒天氣雷達(dá)信號處理器采用可編程信號處理器板(DSP)、硬件信號處理器板及定時接口板等硬件構(gòu)成，可編程信號處理器板由單個或多個DSP處理器組成，協(xié)調(diào)完成天氣雷達(dá)信號的雜波濾除、譜參數(shù)估計及處理數(shù)據(jù)輸出；硬件信號處理板完成雷達(dá)發(fā)射機(jī)、接收機(jī)定時信號的產(chǎn)生、天線數(shù)據(jù)接口、以及各種觸發(fā)、控制信號的產(chǎn)生。定時接口板則完成雷達(dá)發(fā)射機(jī)、接收機(jī)、天線接口的接口電平的匹配以及電路隔離等。
[0004]隨著計算機(jī)處理速度及總線技術(shù)的發(fā)展，上述基于可編程信號處理器板(DSP)的信號處理器向基于PC平臺的算法處理方向發(fā)展，即由PC機(jī)和數(shù)據(jù)采集板兩個硬件代替基于DSP處理器的可編程處理器板;數(shù)據(jù)采集板完成天氣雷達(dá)回波信號I/Q數(shù)據(jù)、雷達(dá)命令和狀態(tài)的傳輸，天氣雷達(dá)雜波濾波、譜參數(shù)估計、數(shù)據(jù)傳輸則由計算機(jī)處理器完成。
[0005]上述處理方法存在下述缺點:
[0006]1、為達(dá)到多普勒天氣雷達(dá)算法處理要求，可編程信號處理板一般由多個DSP處理器構(gòu)成，加上必要的數(shù)據(jù)存儲器、時序控制、信號接口、總線接口芯片，使硬件系統(tǒng)設(shè)計復(fù)雜，研發(fā)周期長、成本高。可編程信號處理器受DSP芯片的處理速度和板上資源限制，無法滿足算法的不斷更新升級需要;而信號處理器芯片受廠家芯片發(fā)展限制，目前DSP芯片速度相對較慢。更換整個處理板將導(dǎo)致系統(tǒng)成本、升級周期、軟件重新適應(yīng)等諸多問題，因此，將會導(dǎo)致硬件升級難；
[0007]2、基于可編程信號處理板的算法軟件，不僅包含算法處理軟件、還包括各種底層硬件驅(qū)動，軟件開發(fā)難度大，對開發(fā)人員要求較高。且依賴于DSP處理器類型，目前很多廠家DSP處理器代碼無法兼容，相互移植較為困難，導(dǎo)致處理器變更后，軟件升級麻煩，難度大。
[0008]3、過分依賴于計算機(jī)，在星載或機(jī)載或小型化或便攜式雷達(dá)等情況下，其對體積、功耗等要求很高，而無法使用計算機(jī)的情況下，因此，基于PC平臺的處理器則無法使用。
[0009]4、可編程信號處理板中和基于PC平臺處理器的算法處理由軟件實現(xiàn)，易受外界干擾，容易出現(xiàn)處理器死機(jī)、程序跑飛等故障，導(dǎo)致整個信號處理器無法工作或者錯誤工作，必須靠系統(tǒng)復(fù)位才能重新啟動工作?！緦嵱眯滦蛢?nèi)容】
[0010]本實用新型的目的就在于為了解決上述問題而提供一種基于FPGA的天氣雷達(dá)信號處理裝置。
[0011 ]本實用新型通過以下技術(shù)方案來實現(xiàn)上述目的:
[0012]一種基于FPGA的天氣雷達(dá)信號處理裝置，包括信號處理模塊和硬件定時及接口模塊:
[0013]所述信號處理模塊包括數(shù)模轉(zhuǎn)換模塊、FPGA電路、數(shù)據(jù)打包模塊、傳輸電路和控制接口，所述數(shù)模轉(zhuǎn)換電路的輸入端與數(shù)字接收機(jī)的信號端連接，所述數(shù)模轉(zhuǎn)換電路的輸出端與所述FPGA電路的輸入端連接，所述FPGA電路的輸出端與所述數(shù)據(jù)打包模塊的輸入端連接，所述數(shù)據(jù)打包模塊的輸出端通過所述傳輸電路輸出基數(shù)據(jù)；
[0014]所述硬件定時及接口模塊包括命令解析模塊、定時電路、光耦隔離電路和外圍接口電路，所述命令解析模塊通過所述控制接口與所述FPGA電路的信號端連接，所述命令解析模塊的信號端與所述定時電路的信號端連接，所述定時電路通過所述光耦隔離電路與所述外圍接口電路連接，所述外圍接口電路分別與所述數(shù)字接收機(jī)、發(fā)射機(jī)和天線連接。
[0015]具體地，所述FPGA電路包括用于數(shù)字下變頻處理的FPGAl芯片和用于天氣雷達(dá)信號處理的FPGA2芯片，所述FPGAI芯片的輸入端與所述數(shù)模轉(zhuǎn)換器的輸出端連接，所述FPGAl芯片的I /Q數(shù)據(jù)輸出端與所述FPGA2芯片的數(shù)據(jù)輸入端連接，所述FPGA2芯片的基數(shù)據(jù)輸出端與所述數(shù)據(jù)打包模塊的輸入端連接。
[0016]進(jìn)一步，所述信號處理模塊還包括時鐘電路和數(shù)據(jù)緩存電路，所述時鐘電路的時鐘信號輸出端與所述數(shù)模轉(zhuǎn)換電路的時鐘信號輸入端連接，所述數(shù)據(jù)緩存電路的信號端與所述FPGA2芯片的緩存信號端連接。
[0017 ]具體地，所述傳輸電路包括光纖傳輸電路和網(wǎng)絡(luò)傳輸電路。
[0018]具體地，所述定時電路包括接收機(jī)定時電路、發(fā)射機(jī)定時電路和天線接口電路。
[0019]優(yōu)選地，所述信號處理模塊和所述硬件定時及接口模塊均設(shè)置在由鋁材金屬構(gòu)成的屏蔽盒內(nèi)。
[0020]本實用新型的有益效果在于:
[0021]本實用新型一種基于FPGA的天氣雷達(dá)信號處理裝置以FPGA硬件為處理核心的天氣雷達(dá)信號處理器，由FPGA硬件代替?zhèn)鹘y(tǒng)天氣雷達(dá)信號處理器中的可編程信號處理器(DSP)或PC平臺完成天氣雷達(dá)信號處理算法及軟件控制等功能，可解決因由DSP或PC平臺而帶來的硬件設(shè)計復(fù)雜、易出故障、軟件調(diào)試及升級更新難、小型化、便攜式等諸多問題，使其具有以下優(yōu)點:
[0022]1、用FPGA硬件實現(xiàn)天氣雷達(dá)信號處理算法，可把數(shù)字中頻和信號處理器兩個硬件模塊合二為一，結(jié)構(gòu)緊湊，更適合于對體積要求嚴(yán)格的領(lǐng)域；
[0023]2、由FPGA硬件實現(xiàn)天氣雷達(dá)信號處理算法，不依賴于PC機(jī)平臺，使信號處理器為獨立模塊，供電條件簡單，更適合便攜式、航空、航天等領(lǐng)域的應(yīng)用；
[0024]3、由FPGA硬件實現(xiàn)天氣雷達(dá)信號處理算法，相對DSP或PC處理器，系統(tǒng)穩(wěn)定性、可靠性更高，不易出現(xiàn)處理器死機(jī)、程序跑飛等程序故障。
[0025]4、由FPGA硬件實現(xiàn)天氣雷達(dá)信號處理算法，其HDL程序代碼，不依賴于具體的FPGA廠家和型號，程序代碼移植、升級更新更容易。
[0026]5、由FPGA硬件實現(xiàn)天氣雷達(dá)信號處理算法，其硬件設(shè)計相對簡單，F(xiàn)PGA芯片發(fā)展速度較快，硬件更新相對更容易；
【附圖說明】
[0027]圖1是本實用新型所述一種基于FPGA的天氣雷達(dá)信號處理裝置的結(jié)構(gòu)框圖；
[0028]圖2是本實用新型所述FPGA電路的工作流程圖。
【具體實施方式】
[0029]下面結(jié)合附圖對本實用新型作進(jìn)一步說明:
[0030]如圖1所示，本實用新型一種基于FPGA的天氣雷達(dá)信號處理裝置，包括信號處理模塊和硬件定時及接口模塊，信號處理模塊和硬件定時及接口模塊均設(shè)置在由鋁材金屬構(gòu)成的屏蔽盒內(nèi)。
[0031]信號處理模塊包括數(shù)模轉(zhuǎn)換模塊、FPGA電路、數(shù)據(jù)打包模塊、傳輸電路、控制接口、時鐘電路和數(shù)據(jù)緩存電路，數(shù)模轉(zhuǎn)換電路的輸入端與數(shù)字接收機(jī)的信號端連接，數(shù)模轉(zhuǎn)換電路的輸出端與FPGA電路的輸入端連接，F(xiàn)PGA電路的輸出端與數(shù)據(jù)打包模塊的輸入端連接，數(shù)據(jù)打包模塊的輸出端通過傳輸電路輸出基數(shù)據(jù)，時鐘電路的時鐘信號輸出端與數(shù)模轉(zhuǎn)換電路的時鐘信號輸入端連接，數(shù)據(jù)緩存電路的信號端與FPGA2芯片的緩存信號端連接，F(xiàn)PGA電路包括用于數(shù)字下變頻處理的FPGAl芯片和用于天氣雷達(dá)信號處理的FPGA2芯片，F(xiàn)PGAl芯片的輸入端與數(shù)模轉(zhuǎn)換器的輸出端連接，F(xiàn)PGAl芯片的I/Q數(shù)據(jù)輸出端與FPGA2芯片的數(shù)據(jù)輸入端連接，F(xiàn)PGA2芯片的基數(shù)據(jù)輸出端與數(shù)據(jù)打包模塊的輸入端連接，傳輸電路包括光纖傳輸電路和網(wǎng)絡(luò)傳輸電路。
[0032]硬件定時及接口模塊包括命令解析模塊、定時電路、光耦隔離電路和外圍接口電路，命令解析模塊通過控制接口與FPGA電路的信號端連接，命令解析模塊的信號端與定時電路的信號端連接，定時電路通過光耦隔離電路與外圍接口電路連接，外圍接口電路分別與數(shù)字接收機(jī)、發(fā)射機(jī)和天線連接，定時電路包括接收機(jī)定時電路、發(fā)射機(jī)定時電路和天線接口電路。
[0033]本實用新型一種基于FPGA的天氣雷達(dá)信號處理裝置的工作原理如下:
[0034]信號處理器模塊由模數(shù)轉(zhuǎn)換A/D電路、時鐘電路、FPGA電路、網(wǎng)絡(luò)傳輸電路、光纖傳輸電路、接口電路、數(shù)據(jù)緩存電路、電源電路等主要硬件電路組成。由鋁材金屬做屏蔽盒，對外提供SMA頭、網(wǎng)絡(luò)RJ-45、光纖插件，DB9P，DB25S插件作為信號接口。
[0035]硬件定時及接口模塊核心為FPGA芯片，外圍接低壓差分芯片、5V差分芯片、RS232接口、TTL、LVTTL接口及光耦隔離電路等硬件電路。由鋁材金屬做屏蔽盒，對外提供DB9P，DB25S，DB62S等插件作為信號接口。
[0036]模數(shù)轉(zhuǎn)換電路由兩路16位高性能A/D轉(zhuǎn)換芯片，由時鐘電路提供高性能時鐘，其中一路A/D芯片負(fù)責(zé)模擬中頻到數(shù)字中頻的變換，并將16位數(shù)字信號送FPGA，另一路負(fù)責(zé)發(fā)射機(jī)樣本信號的采樣，轉(zhuǎn)換結(jié)果也送FPGA;
[0037]FPGA電路為核心處理電路，包括兩塊大容量FPGA芯片及對應(yīng)的配置芯片，F(xiàn)PGAl芯片負(fù)責(zé)數(shù)字下變頻算法處理，脈沖壓縮算法可選擇有或者無，由外部信號控制，最終輸出I/Q數(shù)據(jù)到FPGA2芯片;FPGA2芯片負(fù)責(zé)天氣雷達(dá)主要信號處理算法處理，包括基本雜波濾除、譜參數(shù)估計及處理流程控制、基數(shù)據(jù)打包等，最終輸出一定格式的基數(shù)據(jù)；另外FPGA2芯片還負(fù)責(zé)與硬件定時及接口之間的參數(shù)接收與發(fā)送，命令控制等；網(wǎng)絡(luò)接口和光纖接口，可以根據(jù)用戶需要選擇；網(wǎng)絡(luò)傳輸主電路為TCP/IP硬件協(xié)議芯片，只需要FPGA配置，即可完成TCP/IP協(xié)議包的打包與傳輸。
[0038]硬件定時及接口模塊核心為FPGA芯片，主要負(fù)責(zé)信號處理參數(shù)接收，發(fā)射機(jī)、接收機(jī)及天線各個狀態(tài)的接收與發(fā)送，以及根據(jù)參數(shù)產(chǎn)生各種控制時序。外圍接口及光耦隔離等硬件電路，負(fù)責(zé)與發(fā)射機(jī)、接收機(jī)及天線的電平接口，并通過光耦進(jìn)行信號隔離，減少干擾。
[0039]FPGA電路的工作流程如圖2所示，由A/D芯片轉(zhuǎn)換的中頻信號直接送到FPGAl芯片，在FPGAl芯片中，根據(jù)中頻信號頻率生成正弦和余弦本振信號，由本振信號與A/D信號進(jìn)行混頻轉(zhuǎn)換成正交I/Q兩路輸出，然后分別進(jìn)行抗混疊濾波，濾掉混頻后的高頻信號，保留低頻信號輸出，其中抗混疊濾波包含CIC濾波和多級FIR濾波器;然后再根據(jù)信號帶寬，對信號進(jìn)行抽取得到匹配信號帶寬的數(shù)據(jù)率輸出。脈沖壓縮算法處理為可選算法模塊，由用戶根據(jù)需要決定，脈沖壓縮算法主要為匹配濾波算法，外加一定窗函數(shù)加權(quán);匹配濾波系數(shù)由A/D采集的發(fā)射樣本信號，最終FPGAl芯片輸出基帶I/Q數(shù)據(jù)。
[0040]I/Q數(shù)據(jù)輸出到FPGA2芯片后，由FPGA2芯片完成天氣雷達(dá)算法處理，主要包括雜波濾除、強(qiáng)度、平均速度及譜寬計算等，其中雜波濾波主要采用無限沖擊響應(yīng)(IIR)橢圓濾波器，根據(jù)濾波凹口位置不同，濾波器系數(shù)不同，系數(shù)由存儲器保存，使用直接從存儲器調(diào)出。雜波濾除后，I/Q數(shù)據(jù)一路經(jīng)過數(shù)字視頻積分(DVIP)處理得到回波強(qiáng)度，距離平均根據(jù)雷達(dá)距離庫長決定，并根據(jù)雷達(dá)常數(shù)和噪聲基底計算反射率因子Z，平均速度及譜寬計算方法可在時域脈沖對處理法(PPP)和頻域快速傅立葉處理法(FFT)兩種之間可選，算法完成成輸出平均徑向速度及譜寬，按距離庫輸出。
[0041]數(shù)據(jù)打包模塊的雷達(dá)相關(guān)數(shù)據(jù)包包括數(shù)據(jù)頭和基數(shù)據(jù)，數(shù)據(jù)頭包含數(shù)據(jù)標(biāo)記符，天線俯仰角、方位角，噪聲電平，脈沖重復(fù)頻率，總距離庫數(shù)，信號處理模式等;基數(shù)據(jù)主要是反射率因子、平均徑向速度及速度譜寬，按照距離庫的先后順序排列，當(dāng)是網(wǎng)絡(luò)接口輸出，該數(shù)據(jù)包嵌入TCP/IP協(xié)議中，以標(biāo)準(zhǔn)TCP/IP協(xié)議的數(shù)據(jù)包輸出；當(dāng)光纖接口輸出時，無其他協(xié)議輸出，數(shù)據(jù)包主要通過數(shù)據(jù)頭標(biāo)記符識別每個數(shù)據(jù)包的開始和結(jié)束。
[0042]使用FPGA硬件代替DSP或PC處理器作為天氣雷達(dá)信號處理核心，實現(xiàn)雜波濾除、譜處理等關(guān)鍵天氣雷達(dá)信號處理算法；
[0043]把現(xiàn)有的數(shù)字中頻模塊和信號處理器模塊合成一塊硬件模塊，結(jié)構(gòu)簡單，一塊FPGA硬件實現(xiàn)數(shù)字下變頻算法和脈沖壓縮算法，另一塊FPGA芯片實現(xiàn)天氣雷達(dá)雜波濾除、譜處理算法；
[0044]天氣雷達(dá)基數(shù)據(jù)(強(qiáng)度、速度及譜寬)，以一定數(shù)據(jù)協(xié)議，通過TCP/IP網(wǎng)絡(luò)或光纖接口輸出，適合便攜或小體積要求的領(lǐng)域應(yīng)用；
[0045]把雷達(dá)硬件定時器和接口硬件模塊合二為一，由一塊FPGA接收信號處理器參數(shù)和命令控制，負(fù)責(zé)產(chǎn)生各種天氣雷達(dá)控制時序，并接收各種天氣雷達(dá)狀態(tài)，發(fā)往信號處理器模塊;外圍各種接口芯片負(fù)責(zé)各種電平變換及隔離保護(hù)。
[0046]本實用新型的技術(shù)方案不限于上述具體實施例的限制，凡是根據(jù)本實用新型的技術(shù)方案做出的技術(shù)變形，均落入本實用新型的保護(hù)范圍之內(nèi)。
【主權(quán)項】
1.一種基于FPGA的天氣雷達(dá)信號處理裝置，其特征在于:包括信號處理模塊和硬件定時及接口模塊: 所述信號處理模塊包括數(shù)模轉(zhuǎn)換模塊、FPGA電路、數(shù)據(jù)打包模塊、傳輸電路和控制接口，所述數(shù)模轉(zhuǎn)換電路的輸入端與數(shù)字接收機(jī)的信號端連接，所述數(shù)模轉(zhuǎn)換電路的輸出端與所述FPGA電路的輸入端連接，所述FPGA電路的輸出端與所述數(shù)據(jù)打包模塊的輸入端連接，所述數(shù)據(jù)打包模塊的輸出端通過所述傳輸電路輸出基數(shù)據(jù)； 所述硬件定時及接口模塊包括命令解析模塊、定時電路、光耦隔離電路和外圍接口電路，所述命令解析模塊通過所述控制接口與所述FPGA電路的信號端連接，所述命令解析模塊的信號端與所述定時電路的信號端連接，所述定時電路通過所述光耦隔離電路與所述外圍接口電路連接，所述外圍接口電路分別與所述數(shù)字接收機(jī)、發(fā)射機(jī)和天線連接。2.根據(jù)權(quán)利要求1所述的一種基于FPGA的天氣雷達(dá)信號處理裝置，其特征在于:所述FPGA電路包括用于數(shù)字下變頻處理的FPGAl芯片和用于天氣雷達(dá)信號處理的FPGA2芯片，所述FPGAI芯片的輸入端與所述數(shù)模轉(zhuǎn)換器的輸出端連接，所述FPGAI芯片的I /Q數(shù)據(jù)輸出端與所述FPGA2芯片的數(shù)據(jù)輸入端連接，所述FPGA2芯片的基數(shù)據(jù)輸出端與所述數(shù)據(jù)打包模塊的輸入端連接。3.根據(jù)權(quán)利要求2所述的一種基于FPGA的天氣雷達(dá)信號處理裝置，其特征在于:所述信號處理模塊還包括時鐘電路和數(shù)據(jù)緩存電路，所述時鐘電路的時鐘信號輸出端與所述數(shù)模轉(zhuǎn)換電路的時鐘信號輸入端連接，所述數(shù)據(jù)緩存電路的信號端與所述FPGA2芯片的緩存信號端連接。4.根據(jù)權(quán)利要求2所述的一種基于FPGA的天氣雷達(dá)信號處理裝置，其特征在于:所述傳輸電路包括光纖傳輸電路和網(wǎng)絡(luò)傳輸電路。5.根據(jù)權(quán)利要求1所述的一種基于FPGA的天氣雷達(dá)信號處理裝置，其特征在于:所述定時電路包括接收機(jī)定時電路、發(fā)射機(jī)定時電路和天線接口電路。6.根據(jù)權(quán)利要求1所述的一種基于FPGA的天氣雷達(dá)信號處理裝置，其特征在于:所述信號處理模塊和所述硬件定時及接口模塊均設(shè)置在由鋁材金屬構(gòu)成的屏蔽盒內(nèi)。
【文檔編號】G01S13/95GK205507073SQ201620254977
【公開日】2016年8月24日
【申請日】2016年3月30日
【發(fā)明人】李學(xué)華, 侯小宇, 王傳志
【申請人】成都信息工程大學(xué)