光學電流互感器的信號處理和監(jiān)控裝置的制造方法
【專利摘要】本實用新型屬于電流測量技術領域，尤其涉及一種光學電流互感器的信號處理和監(jiān)控裝置，光學電流互感器包括受控發(fā)光源、輸入準直器、起偏器、磁光材料、檢偏器和平行輸出準直器，高穩(wěn)定可控電流源通過受控發(fā)光源輸出高穩(wěn)定的直流光強，經(jīng)過光分光路后分成兩束光，一束光經(jīng)過傳感磁光光路結構后到達后級光電探測器；另一束光進入到前級光電探測器；在傳感磁光光路結構中的輸入準直器、起偏器、磁光材料、檢偏器和平行輸出準直器處于非導磁材料的殼體內(nèi)；前級光電探測器和后級光電探測器輸出的電信號分別對應輸入到OCT實時信號處理系統(tǒng)中的前級模數(shù)轉換器和后級模數(shù)轉換器，OCT實時信號處理系統(tǒng)按照一定規(guī)約輸出到合并單元中。
【專利說明】
光學電流互感器的信號處理和監(jiān)控裝置
技術領域
[0001]本實用新型屬于電流測量技術領域，尤其涉及一種光學電流互感器的信號處理和監(jiān)控裝置。
【背景技術】
[0002]電流互感器是電力系統(tǒng)計量和保護控制的重要設備，電磁式電流互感器經(jīng)過長期發(fā)展，其測量穩(wěn)態(tài)電流的精度可達萬分之幾，甚至更高;可是在短路故障情況下電磁式電流互感器出現(xiàn)嚴重的磁飽和現(xiàn)象，導致二次輸出電流波形失真，不能描述短路電流的過渡過程，這是繼電保護誤動和拒動的主要原因之一。今后，電力系統(tǒng)的監(jiān)視與控制將走向全時間過程，從局部走向全局。繼電保護的誤動和拒動會給電力系統(tǒng)帶來災難性的事故，因此，人們正在構建電力系統(tǒng)安全防御體系，傳統(tǒng)的電磁式電流互感器不能反映電網(wǎng)動態(tài)過程，迫切需要新型的電流互感器，于是基于法拉第磁光效應的光學電流互感器(OCT ,OpticalCurrent Transducer)受到重視，特別是塊狀光學電流互感器。2007年5月16日中國專利局公開了申請?zhí)枮?00510117694.8名稱為“光學電流互感器及其測定電流的方法”的實用新型專利說明書。其技術方案是:傳感頭為直條狀磁光材料，沿直線布置的輸入光纖、輸入自聚焦透鏡、起偏器、光學傳感頭、檢偏器、平行輸出自聚焦透鏡和光纖及垂直輸出自聚焦透鏡和光纖構成基本光路。被測電流通過環(huán)形導體，在其腔內(nèi)建立平行磁場，在磁場內(nèi)至少有一條基本光路，其傳感頭與磁力線平行。多個光路時各傳感頭等長且到環(huán)形導體軸線等距，每光路的輸出光纖分別接低壓側的兩個光電轉換器，輸出平行電壓信號和垂直電壓信號，從而算出被測電流。有多個光路時可以求平均值或進行溫度修正從而提高精度。該實用新型傳感頭中的偏振光直通，克服“光繞電”式的光學電流互感器的光路缺陷，不會因反射面變性而失穩(wěn)。該互感器能長期穩(wěn)定運行且測量精度較高;但是該實用新型還有不足之處，表現(xiàn)在:基本光路還有垂直偏振光路，一旦垂直自聚焦透鏡與主軸線稍有不垂直，或者垂直自聚焦透鏡與平行自聚焦透鏡在性能上發(fā)生差異，則輸出結果的精度就會受到影響?；竟饴吩诠に嚭瓦\行過程中容易受到環(huán)境污染和光電，也會影響到測量精度。
【實用新型內(nèi)容】
[0003]為了消除由于垂直光路所引起的缺陷，進一步提高光學電流互感器的測量精度，本實用新型提出了一種光學電流互感器的信號處理和監(jiān)控裝置，包括:依次相連的高穩(wěn)定可控電流源、受控發(fā)光源、光分路器、傳感磁光光路結構，所述傳感磁光光路結構由依次相連的輸入準直器、起偏器、磁光材料、檢偏器和平行輸出準直器組成，且均處于非導磁材料的殼體內(nèi)；
[0004]光分路器將光分成兩路:一路輸入到前級光電探測器，另一路通過傳感磁光光路結構輸入到后級光電探測器;前級光電探測器和后級光電探測器分別通過前級模數(shù)轉換器和后級模數(shù)轉換器與突變電流檢測單元相連，突變電流檢測單元通過暫態(tài)電流信號處理單元和穩(wěn)態(tài)電流信號處理單元與互感器輸出信號綜合單元相連，且突變電流檢測單元直接與互感器輸出信號綜合單元相連;所述前級模數(shù)轉換器、后級模數(shù)轉換器、突變電流檢測單元、暫態(tài)電流信號處理單元、穩(wěn)態(tài)電流信號處理單元、互感器輸出信號綜合單元共同組成OCT實時信號處理單元；
[0005]前級模數(shù)轉換器和后級模數(shù)轉換器同時與OCT光強快速錄波單元相連，OCT光強快速錄波單元分別通過OCT時變參數(shù)辨識單元和OCT運行狀態(tài)分析單元與穩(wěn)態(tài)電流信號處理單元和互感器輸出信號綜合單元相連;所述OCT光強快速錄波單元、OCT時變參數(shù)辨識單元、OCT運行狀態(tài)分析單元共同組成OCT運行監(jiān)控系統(tǒng)；
[0006]互感器輸出信號綜合單元與合并單元相連。
[0007]所述高穩(wěn)定可控電流源輸出穩(wěn)定的直流電流到受控發(fā)光源，受控發(fā)光源輸出高穩(wěn)定的直流光強，經(jīng)過光分路器后根據(jù)分光比Kj分成兩束光，一束光按照受控發(fā)光源輸出光的光強的Kj倍，經(jīng)過傳感磁光光路結構后到達后級光電探測器；另一束光按照受控發(fā)光源輸出光的光強的(1-Kj)倍，進入到前級光電探測器;比例系數(shù)Kj的范圍為0.001 -0.999。
[0008]所述OCT運行監(jiān)控系統(tǒng)中的OCT光強快速錄波單元在接收前級模數(shù)轉換器和后級模數(shù)轉換器輸出的數(shù)據(jù)后快速記錄，然后將數(shù)據(jù)傳遞給OCT時變參數(shù)辨識單元和OCT運行狀態(tài)分析單元;OCT時變參數(shù)辨識單元按照時變參數(shù)辨識算法計算出OCT的時變參數(shù)，然后將該參數(shù)通過快速通信通道傳遞給OCT實時信號處理系統(tǒng)中的穩(wěn)態(tài)電流信號處理單元;OCT運行狀態(tài)分析單元按照運行狀態(tài)分析算法計算出OCT運行狀態(tài)參數(shù)，將該參數(shù)通過快速通信通道傳遞給OCT實時信號處理系統(tǒng)中的互感器輸出信號綜合單元。
[0009]所述OCT實時信號處理系統(tǒng)中的突變電流檢測單元接收前級模數(shù)轉換器和后級模數(shù)轉換器輸出的數(shù)據(jù)，同時將該數(shù)據(jù)傳遞給穩(wěn)態(tài)電流信號處理單元和暫態(tài)電流信號處理單元，突變電流檢測單元按照突變電流檢測算法計算電流突變率，當電流突變率達到預先設定的閥值后輸出具有固定時間寬度T的脈沖信號或者標志數(shù)據(jù)到互感器輸出信號綜合單元中，互感器輸出信號綜合單元在接收到該信號后立即將所接收到的暫態(tài)電流信號處理單元輸出的數(shù)據(jù)按照IEC61850-9-1或者IEC61850-9-2的規(guī)約或者自定義格式規(guī)約輸出到合并單元中；
[0010]如果互感器輸出信號綜合單元沒有收到突變電流檢測單元所輸出的具有固定時間寬度T的脈沖信號或者標志數(shù)據(jù)時，默認將所接收到的穩(wěn)態(tài)電流信號處理單元輸出的數(shù)據(jù)按照IEC61850-9-1或者IEC61850-9-2的規(guī)約或者自定義格式規(guī)約輸出到合并單元中，0〈T〈 100毫秒；
[0011]當互感器輸出信號綜合單元接收到OCT運行狀態(tài)分析單元輸出的OCT運行狀態(tài)參數(shù)后，立即將所接收到的OCT運行狀態(tài)參數(shù)按照IEC61850-9-1或者IEC61850-9-2的規(guī)約或者自定義格式規(guī)約輸出到合并單元中；
[0012]穩(wěn)態(tài)電流信號處理單元在接收到突變電流檢測單元輸出的數(shù)據(jù)后按照穩(wěn)態(tài)電流信號處理算法計算，將計算結果輸出到互感器輸出信號綜合單元;暫態(tài)電流信號處理單元在接收到突變電流檢測單元輸出的數(shù)據(jù)后按照暫態(tài)電流信號處理算法計算，將計算結果輸出到互感器輸出信號綜合單元。
[0013]所述OCT實時信號處理系統(tǒng)采用FPGA或DSP芯片作為主CPU，包括8MB SRAM、64MBFlash存儲器、12位或16位ADC模數(shù)轉換器芯片、USB2.0接口芯片、第一 100M以太網(wǎng)接口芯片、第一 4 X 4鍵盤和IXD顯示器。
[0014]所述OCT運行監(jiān)控系統(tǒng)采用嵌入式結構，包括主頻為500MHz的32位ARM芯片、64MBSRAM、128MB Flash存儲器、232或485串口、第二100M以太網(wǎng)芯片、時鐘芯片DS12887、6 X 6鍵盤或第二 4X4鍵盤和彩色液晶顯示器;FPGA或DSP控制前級模數(shù)轉換器和后級模數(shù)轉換器對前級光電探測器和后級光電探測器輸出的電壓信號以每秒Fdata的采樣率進行模數(shù)轉換，將前級模數(shù)轉換器和后級模數(shù)轉換器輸出的數(shù)據(jù)接收并存儲到OCT實時信號處理系統(tǒng)上的8MB SRAM中，通過第一 100M以太網(wǎng)接口芯片通過數(shù)據(jù)線將數(shù)據(jù)傳遞給OCT運行監(jiān)控系統(tǒng)；OCT運行監(jiān)控系統(tǒng)中的32位ARM芯片控制第二 100M以太網(wǎng)接口芯片接收到數(shù)據(jù)后存儲到OCT運行監(jiān)控系統(tǒng)中的64MB SRAM中，光電輸出數(shù)據(jù)采樣率Fdata的取值范圍為1000-1000000。
[0015]本實用新型的優(yōu)點如下:
[0016]1、本實用新型設計了實時迭代最優(yōu)估計算法對光學傳感信息進行濾波和估計，極大地消除了被測電流中的噪聲和光電探測器的噪聲，提高了測量的準確度。
[0017]2、本實用新型的實時迭代最優(yōu)估計算法在DSP或者FPGA為主CPU的OCT實時信號處理系統(tǒng)內(nèi)完成，實時迭代最優(yōu)估計算法中的計算參數(shù)在OCT運行監(jiān)控系統(tǒng)中完成后傳遞給OCT實時信號處理系統(tǒng)，極大地提高了算法的運行速度，滿足光學電流互感器的實時性要求。
[0018]3、本實用新型的實時迭代最優(yōu)估計算法所選取的狀態(tài)方程為線性方程，消除了計算過程中的發(fā)散性，有效地保證了光學電流互感器的信號處理的準確性和實時性。
[0019]4、本實用新型的OCT實時信號處理系統(tǒng)對光強信號中的被測電流信息和含有溫度信息的基本光強信息進行了高精度的估計計算，穩(wěn)態(tài)電流信號處理單元應用基本光強信息對被測電流信息進行修正，消除了溫度對電流測量信息的影響，提高了在寬溫度范圍內(nèi)的測量精度。
[0020]5、本實用新型中的OCT運行監(jiān)控系統(tǒng)對OCT的運行狀況進行監(jiān)控和判斷，當OCT運行狀況發(fā)生變化時及時通過合并單元通知外部設備，同時在彩色液晶顯示器上顯示提示信息，提醒運行人員。
[0021]6、本實用新型中的OCT運行監(jiān)控系統(tǒng)對OCT的光強信息進行長期記錄和存儲，對故障下的光強信息進行高速和高采樣率的記錄，基于這些信息運行人員和科研人員才能夠利用對光學電流互感器運行性能進行全方位分析。
[0022]7、本實用新型中的OCT運行監(jiān)控系統(tǒng)是具有操作系統(tǒng)的嵌入式系統(tǒng)，操作系統(tǒng)為WinCE或uC/OS或Android或Linux，提高了運行人員和科研人員對OCT運行監(jiān)控系統(tǒng)操作的方便性。
[0023]8、本實用新型中的OCT運行監(jiān)控系統(tǒng)和OCT實時信號處理系統(tǒng)不僅能應用于光學電流互感器，也可以應用于光學電壓互感器，還可以應用于其他傳感系統(tǒng)和信號處理系統(tǒng)，應用非常廣泛。
【附圖說明】
[0024]圖1是光學電流互感器的實時信號處理和運行監(jiān)控裝置示意圖；
[0025]圖2是OCT實時信號處理系統(tǒng)中數(shù)據(jù)采集的電路原理圖；
[0026]圖3是OCT實時信號處理系統(tǒng)的電路原理圖
[0027]圖4是OCT運行監(jiān)控系統(tǒng)的電路原理圖；
[0028]圖5是OCT實時信號處理系統(tǒng)與OCT運行監(jiān)控系統(tǒng)之間數(shù)據(jù)傳輸?shù)碾娐吩韴D。
【具體實施方式】
[0029]下面結合附圖，對實施例作詳細說明。
[0030]本實用新型提供了一種全新的光學電流互感器的高速信號處理方法，可以實現(xiàn)極大地消除光學電流互感器的噪聲，提高測量的準確度；同時分析和計算出光學電流互感器的運行狀態(tài)，記錄光學電流互感器的運行狀態(tài)數(shù)據(jù)、穩(wěn)態(tài)測量數(shù)據(jù)和故障電流測量數(shù)據(jù)，通過數(shù)據(jù)接口將記錄數(shù)據(jù)傳輸和顯示。
[0031]本實用新型的技術方案是:光學電流互感器的主要部件包括受控發(fā)光源、輸入準直器、起偏器、磁光材料、檢偏器和平行輸出準直器，高穩(wěn)定可控電流源輸出穩(wěn)定的直流電流到受控發(fā)光源，受控發(fā)光源輸出高穩(wěn)定的直流光強，經(jīng)過光分光路后根據(jù)比例系數(shù)Kj分成兩束光，一束光按照受控發(fā)光源輸出光的光強的K j倍，經(jīng)過傳感磁光光路結構后到達后級光電探測器；另一束光按照受控發(fā)光源輸出光的光強的(1-Kj)倍，進入到前級光電探測器;比例系數(shù)Kj的范圍為0.001-0.999;在傳感磁光光路結構中的輸入準直器、起偏器、磁光材料、檢偏器和平行輸出準直器處于非導磁材料的殼體內(nèi)；前級光電探測器和后級光電探測器輸出的電信號分別對應輸入到OCT實時信號處理系統(tǒng)中的前級模數(shù)轉換器和后級模數(shù)轉換器，OCT實時信號處理系統(tǒng)按照IEC61850-9-1或者IEC61850-9-2的規(guī)約或者自定義格式規(guī)約輸出到合并單元中。
[0032]圖1是光學電流互感器的實時信號處理和運行監(jiān)控裝置示意圖。OCT運行監(jiān)控系統(tǒng)中的OCT光強快速錄波單元在接收前級模數(shù)轉換器和后級模數(shù)轉換器輸出的數(shù)據(jù)后快速記錄，然后將數(shù)據(jù)傳遞給OCT時變參數(shù)辨識單元和OCT運行狀態(tài)分析單元;OCT時變參數(shù)辨識單元按照時變參數(shù)辨識算法計算出OCT的時變參數(shù)，然后將該參數(shù)通過快速通信通道傳遞給OCT實時信號處理系統(tǒng)中的穩(wěn)態(tài)電流信號處理單元;OCT運行狀態(tài)分析單元按照運行狀態(tài)分析算法計算出OCT運行狀態(tài)參數(shù)，將該參數(shù)通過快速通信通道傳遞給OCT實時信號處理系統(tǒng)中的互感器輸出信號綜合單元。OCT實時信號處理系統(tǒng)中的突變電流檢測單元接收前級模數(shù)轉換器和后級模數(shù)轉換器輸出的數(shù)據(jù)，同時將該數(shù)據(jù)傳遞給穩(wěn)態(tài)電流信號處理單元和暫態(tài)電流信號處理單元，突變電流檢測單元按照突變電流檢測算法計算電流突變率，當電流突變率達到預先設定的閥值后輸出具有固定時間寬度T的脈沖信號或者標志數(shù)據(jù)到互感器輸出信號綜合單元中，互感器輸出信號綜合單元在接收到該信號后立即將所接收到的暫態(tài)電流信號處理單元輸出的數(shù)據(jù)按照IEC61850-9-1或者IEC61850-9-2的規(guī)約或者自定義格式規(guī)約輸出到合并單元中；如果互感器輸出信號綜合單元沒有收到突變電流檢測單元所輸出的具有固定時間寬度T(0〈T〈100毫秒)的脈沖信號或者標志數(shù)據(jù)時，默認將所接收到的穩(wěn)態(tài)電流信號處理單元輸出的數(shù)據(jù)按照IEC61850-9-1或者IEC61850-9-2的規(guī)約或者自定義格式規(guī)約輸出到合并單元中；當互感器輸出信號綜合單元接收到OCT運行狀態(tài)分析單元輸出的OCT運行狀態(tài)參數(shù)后，立即將所接收到的OCT運行狀態(tài)參數(shù)按照IEC61850-9-1或者IEC61850-9-2的規(guī)約或者自定義格式規(guī)約輸出到合并單元中；穩(wěn)態(tài)電流信號處理單元在接收到突變電流檢測單元輸出的數(shù)據(jù)后按照穩(wěn)態(tài)電流信號處理算法計算，將計算結果輸出到互感器輸出信號綜合單元;暫態(tài)電流信號處理單元在接收到突變電流檢測單元輸出的數(shù)據(jù)后按照暫態(tài)電流信號處理算法計算，將計算結果輸出到互感器輸出信號綜合單元。
[0033]圖2是OCT實時信號處理系統(tǒng)中數(shù)據(jù)采集的電路原理圖。前級光探測器和后級光探測器的輸出接到電路中的INl和IN2端點上，INl和IN2信號經(jīng)過IK電阻分別進入到兩個相同的儀表運算放大器AD620的管腳3上，這兩個儀表運算放大器AD620的管腳2上連接有IK電阻，這兩個儀表運算放大器AD620的管腳4和7分別連接到-12V和+12V上，這兩個儀表運算放大器AD620的管腳I和8之間串聯(lián)有100歐姆的電阻，這兩個儀表運算放大器AD620的輸出端分別接到模擬數(shù)字轉換器AD7265的VAl和VA2上，模擬數(shù)字轉換器AD7265的DoutA、DoutB、50^和03管腳分別對應地與驅動器3階41^04245的41)2^3^4管腳相連，模擬數(shù)字轉換器AD7265的A0、A1、A2和RANGE管腳分別對應地與驅動器SN74LVC4245的A5、A6、A7、A8管腳相連，驅動器3~741^04245的81、82、83、84、85、86、87和88管腳分別對應地與？？6々芯片EP3C120F780的RUP4、RDN4、10/T12n、10/T14n、10/T17n、10/T18n、10/T19n和10/T15p管腳相連。
[0034]圖3是OCT實時信號處理系統(tǒng)的電路原理圖。4X4鍵盤共計16個按鍵Kll?K14、K21?Κ24、Κ31?Κ34、Κ41?Κ44的一端連接在一起，與GND端相連；16個按鍵的另一端分別與16個4.3Κ的電阻對應相連后，分別與FPGA芯片EP3C120F780的16個管腳對應相連，這16個管腳分別為 Ι0Β1_13、Ι0Β1_14、Ι0Β1_15、Ι0Β1_16、Ι0Β1_17、Ι0Β1_18、Ι0Β1_19、Ι0Β1_20、Ι0Β1_21、Ι0Β1_22、Ι0Β1_25、Ι0Β1_26、Ι0Β1_27、Ι0Β1_28、Ι0Β1_29 和 Ι0Β1_30。液晶顯示器 LCD_1 的數(shù)據(jù)接口中的DBO?DB7分別與FPGA芯片EP3C120F780的8個管腳對應相連，這8個管腳分別為10B1_31、10B1_32、10B1_33、10B1_34、10B1_35、10B1_36、10B1_37、10B1_38和10B1_39。液晶顯示器LCD_1的數(shù)據(jù)接口中的CSl、CS2、RS、R/W和/RESET分別與FPGA芯片EP3C120F780的5個管腳對應相連，這5個管腳分別為1(?1_40、1(?1_41、1(?1_42、1(?1_43、1(?1_44。1]38驅動器H)IUSB12_1的數(shù)據(jù)總線的8個管腳DAO?DA7分別與FPGA芯片EP3C120F780的8個管腳對應相連，這 8 個管腳分別為 10B1_1、10B1_2、10B1_3、10B1_4、10B1_5、10B1_6、10B1_7、10B1_8。USB驅動器H)IUSB12_1的控制總線的4個管腳A0、CS、INT、SUSP分別與FPGA芯片EP3C120F780的4個管腳對應相連，這4個管腳分別為1081_9、1081_10、1081_11、1081_12。1^8驅動器PDIUSB12_1的數(shù)據(jù)傳輸接口的3個管腳ETO、D-、D+分別與USB接口 USB_Port_l的管腳VBUS、D-、D+對應相連。
[0035]圖4是OCT運行監(jiān)控系統(tǒng)的電路原理圖。4 X 4鍵盤共計16個按鍵K51?K54、K61?Κ64、Κ71?Κ74、Κ81?Κ84的一端連接在一起，與GND端相連；16個按鍵的另一端分別與16個4.3Κ的電阻對應相連后，分別與嵌入式CPU芯片PXA270C520的16個1管腳對應相連，這16個管腳分別為 GP1058、GP1059、GP1060、GP1061、GP1062、GP1063、GP1064、GP1065、GP1066、6卩1067、6?1068、6?1069、6?1070、6?1071、6?1072和6?1073。液晶顯示器1^:0_2的數(shù)據(jù)接口中的DBO?DB7分別與嵌入式CPU芯片PXA270C520的8個數(shù)據(jù)總線管腳對應相連，這8個數(shù)據(jù)總線管腳分別為DataO、Data 1、0&七&2、0&七&3、0&七&4、0&七&5、0&七&6和0&七&7。液晶顯不器]^0_2的數(shù)據(jù)接口中的CS1、CS2、RS、R/W和/RESET分別與嵌入式CPU芯片PXA270C520的5個管腳對應相連，這5個管腳分別為GP107、GP106、GP105、GP104和GP103WSB驅動器roiUSB12_2的數(shù)據(jù)總線的8個管腳DAO?DA7分別與嵌入式CPU芯片PXA270C520的8個數(shù)據(jù)總線管腳對應相連，1^8驅動器？011^812_2的控制總線的4個管腳40、03、1奶'、31^?分別與嵌入式031]芯片PXA270C520的4個管腳對應相連，這4個管腳分別為40、6?1030、6?1029和6?1028。1^8驅動器PDIUSB12_2的數(shù)據(jù)傳輸接口的3個管腳ET0、D-、D+分別與USB接口 USB_Port_2的管腳VBUS、D-、D+對應相連。
[0036]圖5是OCT實時信號處理系統(tǒng)與OCT運行監(jiān)控系統(tǒng)之間數(shù)據(jù)傳輸?shù)碾娐吩韴D。嵌入式CPU芯片PXA270C520的數(shù)據(jù)總線的16個管腳分別與網(wǎng)絡接口芯片DM9000_1的數(shù)據(jù)總線的16個管腳對應相連，嵌入式CI3U芯片PXA270C520的數(shù)據(jù)總線的16個管腳分別為DataO、Datal、Data2、Data3、Data4、Data5、Data6、Data7、Data8、Data9、Datal0、Datall、Datal2、Datal3、Datal4和Datal5，網(wǎng)絡接口芯片DM9000_1的數(shù)據(jù)總線的16個管腳分別為SD0、SD1、502、503、504、505、506、507、508、509、5010、5011、5012、5013、5014和5015;網(wǎng)絡接口芯片DM9000_1的控制總線中的6個管腳分別與嵌入式CPU芯片PXA270C520的1接口的5個管腳和地址總線中的I個管腳對應相連，網(wǎng)絡接口芯片DM9000j的控制總線中的6個管腳分別為PWRST、INT、1R、10W、CS和CMD，嵌入式CPU芯片PXA270C520的1接口的5個管腳分別為GP10101、GP10100、GP1099、GP1098和 GP1097，嵌入式 CPU 芯片 PXA270C520 的地址總線的 I 個管腳為AO。網(wǎng)絡接口芯片DM9000_1的網(wǎng)絡接口的4個管腳分別與網(wǎng)絡端口芯片PH163539_1中的4個接口管腳對應相連，網(wǎng)絡接口芯片DM9000_1的網(wǎng)絡接口的4個管腳分別為LAN TX-、LAN TX+、LAN RX-和LAN RX-，網(wǎng)絡端口芯片PH163539_1中的4個接口管腳分別為TD+/RD+、TD-/RD-、RD+/TD+和RD-/TD-。網(wǎng)絡接口芯片DM9000_2的數(shù)據(jù)總線的16個管腳分別與FPGA芯片EP3C120F780的1接口的16個管腳對應相連，網(wǎng)絡接口芯片DM9000j的數(shù)據(jù)總線的16個管腳分別為300、501、502、503、504、505、506、507、508、509、5010、5011、5012、5013、5014和SD15，F(xiàn)PGA 芯片 EP3C120F780 的 1接口的 16 個管腳分別為 10B1_50、10B1_51、10B1_52、10B1_53、10B1_54、10B1_55、10B1_56、10B1_57、10B1_58、10B1_59、10B1_60、10B1_61、10B1_62、10B1_63、10B1_64和10B1_65;網(wǎng)絡接口芯片DM9000_2的控制總線中的6個管腳分別與FPGA芯片EP3C120F780的1接口的6個管腳對應相連，網(wǎng)絡接口芯片DM9000_2的控制總線中的6個管腳分別為PWRST、INT、1R、10W、CS和CMD，F(xiàn)PGA芯片EP3C120F780的1接口的6個管腳分別為 10B1_71、10B1_70、10B1_69、10B1_68、10B1_67 和 10B1_66。網(wǎng)絡接口 芯片 DM9000_2 的網(wǎng)絡接口的4個管腳分別與網(wǎng)絡端口芯片PH163539_2中的4個接口管腳對應相連，網(wǎng)絡接口芯片DM9000_2的網(wǎng)絡接口的4個管腳分別為LAN TX_、LAN TX+^LAN RX-和LAN RX-，網(wǎng)絡端口芯片PHl 63539_2中的4個接口管腳分別為TD+/RD+、TD-/RD-、RD+/TD+和RD-/TD-。網(wǎng)絡端口芯片PHl 63539_1中的4個網(wǎng)絡管腳TX+/RX+、TX-/RX-、RX+/TX+、RX-/TX-分別與網(wǎng)絡端口芯片 PHl 63539_2 中的 4個網(wǎng)絡管腳 TX+/RX+、TX-/RX-、RX+/TX+、RX-/TX-對應相連。
[0037]此實施例僅為本實用新型較佳的【具體實施方式】，但本實用新型的保護范圍并不局限于此，任何熟悉本技術領域的技術人員在本實用新型揭露的技術范圍內(nèi)，可輕易想到的變化或替換，都應涵蓋在本實用新型的保護范圍之內(nèi)。
【主權項】
1.一種光學電流互感器的信號處理和監(jiān)控裝置，其特征在于，包括:依次相連的高穩(wěn)定可控電流源、受控發(fā)光源、光分路器、傳感磁光光路結構，所述傳感磁光光路結構由依次相連的輸入準直器、起偏器、磁光材料、檢偏器和平行輸出準直器組成，且均處于非導磁材料的殼體內(nèi)； 光分路器將光分成兩路:一路輸入到前級光電探測器，另一路通過傳感磁光光路結構輸入到后級光電探測器;前級光電探測器和后級光電探測器分別通過前級模數(shù)轉換器和后級模數(shù)轉換器與突變電流檢測單元相連，突變電流檢測單元通過暫態(tài)電流信號處理單元和穩(wěn)態(tài)電流信號處理單元與互感器輸出信號綜合單元相連，且突變電流檢測單元直接與互感器輸出信號綜合單元相連;所述前級模數(shù)轉換器、后級模數(shù)轉換器、突變電流檢測單元、暫態(tài)電流信號處理單元、穩(wěn)態(tài)電流信號處理單元、互感器輸出信號綜合單元共同組成OCT實時信號處理單元； 前級模數(shù)轉換器和后級模數(shù)轉換器同時與OCT光強快速錄波單元相連，OCT光強快速錄波單元分別通過OCT時變參數(shù)辨識單元和OCT運行狀態(tài)分析單元與穩(wěn)態(tài)電流信號處理單元和互感器輸出信號綜合單元相連;所述OCT光強快速錄波單元、OCT時變參數(shù)辨識單元、OCT運行狀態(tài)分析單元共同組成OCT運行監(jiān)控系統(tǒng)； 互感器輸出信號綜合單元與合并單元相連。2.根據(jù)權利要求1所述裝置，其特征在于，所述高穩(wěn)定可控電流源輸出穩(wěn)定的直流電流到受控發(fā)光源，受控發(fā)光源輸出高穩(wěn)定的直流光強，經(jīng)過光分路器后根據(jù)分光比Kj分成兩束光，一束光按照受控發(fā)光源輸出光的光強的K J倍，經(jīng)過傳感磁光光路結構后到達后級光電探測器；另一束光按照受控發(fā)光源輸出光的光強的1-Kj倍，進入到前級光電探測器；比例系數(shù)Kj的范圍為0.001-0.999。3.根據(jù)權利要求1所述裝置，其特征在于，所述OCT運行監(jiān)控系統(tǒng)中的OCT光強快速錄波單元在接收前級模數(shù)轉換器和后級模數(shù)轉換器輸出的數(shù)據(jù)后快速記錄，然后將數(shù)據(jù)傳遞給OCT時變參數(shù)辨識單元和OCT運行狀態(tài)分析單元;OCT時變參數(shù)辨識單元計算出OCT的時變參數(shù)，然后將該參數(shù)通過快速通信通道傳遞給OCT實時信號處理系統(tǒng)中的穩(wěn)態(tài)電流信號處理單元;OCT運行狀態(tài)分析單元計算出OCT運行狀態(tài)參數(shù)，將該參數(shù)通過快速通信通道傳遞給OCT實時信號處理系統(tǒng)中的互感器輸出信號綜合單元。4.根據(jù)權利要求1所述裝置，其特征在于，所述OCT實時信號處理系統(tǒng)中的突變電流檢測單元接收前級模數(shù)轉換器和后級模數(shù)轉換器輸出的數(shù)據(jù)，同時將該數(shù)據(jù)傳遞給穩(wěn)態(tài)電流信號處理單元和暫態(tài)電流信號處理單元，突變電流檢測單元計算電流突變率，當電流突變率達到預先設定的閥值后輸出具有固定時間寬度T的脈沖信號或者標志數(shù)據(jù)到互感器輸出信號綜合單元中，互感器輸出信號綜合單元在接收到該信號后立即將所接收到的暫態(tài)電流信號處理單元輸出的數(shù)據(jù)按照IEC61850-9-1或者IEC61850-9-2的規(guī)約或者自定義格式規(guī)約輸出到合并單元中； 如果互感器輸出信號綜合單元沒有收到突變電流檢測單元所輸出的具有固定時間寬度T的脈沖信號或者標志數(shù)據(jù)時，默認將所接收到的穩(wěn)態(tài)電流信號處理單元輸出的數(shù)據(jù)按照IEC61850-9-1或者IEC61850-9-2的規(guī)約或者自定義格式規(guī)約輸出到合并單元中，0〈T〈100毫秒； 當互感器輸出信號綜合單元接收到OCT運行狀態(tài)分析單元輸出的OCT運行狀態(tài)參數(shù)后，立即將所接收到的OCT運行狀態(tài)參數(shù)按照IEC61850-9-1或者IEC61850-9-2的規(guī)約或者自定義格式規(guī)約輸出到合并單元中； 穩(wěn)態(tài)電流信號處理單元在接收到突變電流檢測單元輸出的數(shù)據(jù)后計算，將計算結果輸出到互感器輸出信號綜合單元;暫態(tài)電流信號處理單元在接收到突變電流檢測單元輸出的數(shù)據(jù)后計算，將計算結果輸出到互感器輸出信號綜合單元。5.根據(jù)權利要求1所述裝置，其特征在于，所述OCT實時信號處理系統(tǒng)采用FPGA或DSP芯片作為主CPU，包括8MB SRAM、64MB Flash存儲器、12位或16位ADC模數(shù)轉換器芯片、USB2.0接口芯片、第一 100M以太網(wǎng)接口芯片、第一 4 X 4鍵盤和IXD顯示器。6.根據(jù)權利要求1所述裝置，其特征在于，所述OCT運行監(jiān)控系統(tǒng)采用嵌入式結構，包括主頻為500MHz的32位ARM芯片、64MB SRAM、128MB Flash存儲器、232或485串 口、第二 100M以太網(wǎng)芯片、時鐘芯片DS12887、6 X 6鍵盤或第二4 X4鍵盤和彩色液晶顯示器;FPGA或DSP控制前級模數(shù)轉換器和后級模數(shù)轉換器對前級光電探測器和后級光電探測器輸出的電壓信號以每秒Fdata的采樣率進行模數(shù)轉換，將前級模數(shù)轉換器和后級模數(shù)轉換器輸出的數(shù)據(jù)接收并存儲到OCT實時信號處理系統(tǒng)上的8MB SRAM中，通過第一 100M以太網(wǎng)接口芯片通過數(shù)據(jù)線將數(shù)據(jù)傳遞給OCT運行監(jiān)控系統(tǒng);OCT運行監(jiān)控系統(tǒng)中的32位ARM芯片控制第二 100M以太網(wǎng)接口芯片接收到數(shù)據(jù)后存儲到OCT運行監(jiān)控系統(tǒng)中的64MB SRAM中，光電輸出數(shù)據(jù)采樣率Fdata的取值范圍為1000-1000000。
【文檔編號】G01R35/02GK205484536SQ201620106258
【公開日】2016年8月17日
【申請日】2016年2月2日
【發(fā)明人】李巖松, 劉君
【申請人】華北電力大學