傳感裝置、制造方法和檢測(cè)裝置制造方法
【專利摘要】本發(fā)明涉及一種傳感裝置（1），尤其是用于3D相機(jī)傳感器的飛行時(shí)間（ToF）和/或CCD傳感裝置，所述傳感裝置包括至少一個(gè)模擬和一個(gè)數(shù)字電路組件，以及用于將所述模擬電路組件的模擬信號(hào)轉(zhuǎn)換為所述數(shù)字電路組件（2）的數(shù)字信號(hào)以及執(zhí)行逆轉(zhuǎn)換的一個(gè)A-D轉(zhuǎn)換器（8），其中所述模擬電路組件和所述數(shù)字電路組件分別包括至少一個(gè)用于以電子方式實(shí)現(xiàn)功能的模塊，以及其中所述模擬電路組件的所述模塊之一被設(shè)計(jì)為用于檢測(cè)光輻射的傳感單元（3），所述數(shù)字電路組件的所述模塊之一被設(shè)計(jì)為用于處理數(shù)字信號(hào)的信號(hào)處理單元。為了促進(jìn)到基于應(yīng)用的傳感單元的改進(jìn)型集成，包括所述A-D轉(zhuǎn)換器的電路組件作為集成電路集成在芯片中，并且所述芯片被使用1-poly技術(shù)制造為半導(dǎo)體結(jié)構(gòu)。
【專利說明】傳感裝置、制造方法和檢測(cè)裝置

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及傳感裝置，尤其是指根據(jù)權(quán)利要求1的前序部分的3D相機(jī)傳感器的飛 行時(shí)間（ToF)和/或CCD傳感裝置，根據(jù)權(quán)利要求12的前序部分的用于制造傳感裝置的方 法，以及根據(jù)權(quán)利要求15的前序部分的檢測(cè)裝置。

【背景技術(shù)】
[0002] 盡管一方面芯片設(shè)計(jì)朝著前所未有的微型化大方向發(fā)展，但是另一方面，許多芯 片和光電子傳感裝置只能用于非常有限的用途，在某些實(shí)例中，必須以復(fù)雜的方式實(shí)現(xiàn)，其 中在相機(jī)或其它傳感設(shè)備中提供某些外圍設(shè)備。具體而言，由于相應(yīng)的傳感設(shè)備太大，太復(fù) 雜，可能出現(xiàn)困難，但是對(duì)于應(yīng)用相關(guān)的要求，還經(jīng)常缺乏必要的魯棒性。


【發(fā)明內(nèi)容】

[0003] 本發(fā)明的目的是提供一種傳感裝置和一種用于制造傳感裝置的方法，以便實(shí)現(xiàn)到 基于應(yīng)用的傳感設(shè)備或檢測(cè)裝置的改進(jìn)型集成。
[0004] 從具有介紹中提到的類型的傳感裝置、用于制造該傳感裝置的方法以及檢測(cè)裝置 開始,通過權(quán)利要求1、權(quán)利要求12和權(quán)利要求15中的獨(dú)特特征實(shí)現(xiàn)該目的。
[0005] 通過從屬權(quán)利要求中所述的測(cè)量，可實(shí)現(xiàn)本發(fā)明的有利實(shí)施例和發(fā)展。
[0006] 因此，根據(jù)本發(fā)明的傳感裝置的特征在于包括模擬/數(shù)字轉(zhuǎn)換器的電路組件作為 集成電路集成在芯片中，其中所述芯片使用l-p〇ly技術(shù)制造。
[0007] 根據(jù)本發(fā)明的傳感裝置，尤其是用于3D相機(jī)傳感器的飛行時(shí)間（ToF)和/或(XD (電荷耦合器件）傳感裝置。典型的工業(yè)應(yīng)用例如包括提供大門監(jiān)控裝置、門禁系統(tǒng)等。本 發(fā)明可提供所謂的片上系統(tǒng)（SoC)以對(duì)3D區(qū)域進(jìn)行基于像素的檢測(cè)，該系統(tǒng)尤其還適合于 工業(yè)應(yīng)用。傳感裝置可以充當(dāng)3D相機(jī)的主要元件，也就是說充當(dāng)3D相機(jī)傳感器，其中優(yōu)選 地體現(xiàn)為飛行時(shí)間或C⑶傳感裝置。
[0008] 根據(jù)本發(fā)明的傳感裝置包括至少一個(gè)模擬電路和數(shù)字電路組件，以及用于將所述 模擬電路組件的模擬信號(hào)轉(zhuǎn)換為所述數(shù)字電路組件的數(shù)字信號(hào)以及執(zhí)行逆轉(zhuǎn)換的模擬/ 數(shù)字轉(zhuǎn)換器。這兩種類型的電路組件，即模擬和數(shù)字電路組件分別包括以電子方式實(shí)現(xiàn)功 能(例如，數(shù)據(jù)處理、數(shù)據(jù)存儲(chǔ)、驅(qū)動(dòng)器功能、相位調(diào)整、放大等）的所謂模塊。在根據(jù)本發(fā)明 的傳感裝置實(shí)例中，所述模擬電路組件的一個(gè)模塊體現(xiàn)為用于檢測(cè)電磁輻射(尤其是IR輻 射)的傳感設(shè)備。優(yōu)選地考慮光或光電傳感技術(shù)(例如，在可見范圍(波長(zhǎng)接近40nm-800nm)、 紫外（UV)或IR范圍）領(lǐng)域的應(yīng)用。紅外輻射（IR輻射）檢測(cè)經(jīng)?？删_地包含在監(jiān)控系 統(tǒng)實(shí)例中。因此，模擬電路組件的模塊的一個(gè)重要功能主要是在實(shí)際傳感器（ToF傳感器、 (XD)中發(fā)生的影響或傳輸自由電荷載流子（自由電荷處理)。
[0009] 此外，所述數(shù)字電路組件的至少一個(gè)模塊體現(xiàn)為用于處理數(shù)字信號(hào)的信號(hào)處理設(shè) 備，用于信號(hào)處理的所謂的數(shù)字域。所述數(shù)字電路組件的其它模塊可實(shí)現(xiàn)的進(jìn)一步的功能 例如包含相位調(diào)制、相移的測(cè)量和調(diào)節(jié)，前提是需要這些功能來(lái)實(shí)現(xiàn)例如飛行時(shí)間測(cè)量。
[0010] 借助傳感裝置集成到單個(gè)芯片中，從而提供片上系統(tǒng)解決方案的措施，根據(jù)本發(fā) 明的傳感裝置可以非常好地集成到各種傳感器、傳感裝置、相機(jī)、監(jiān)控裝置等中。除了集成 所實(shí)現(xiàn)的用戶友好性之外，根據(jù)本發(fā)明的裝置還可以另外提供成本優(yōu)勢(shì)，因?yàn)橛袝r(shí)昂貴的 個(gè)別功能模塊已經(jīng)集成到一個(gè)芯片中。具體而言，根據(jù)本發(fā)明的傳感裝置或根據(jù)本發(fā)明的 片上系統(tǒng)提供了特別的空間節(jié)省，通過此節(jié)省，集成到各種應(yīng)用系統(tǒng)的可能性也額外地增 大。
[0011] 因此，根據(jù)本發(fā)明的采取片上系統(tǒng)形式的傳感裝置允許集成對(duì)傳感器非常重要的 所有功能的模塊，這樣，可以非常有利地將模塊集成到各種系統(tǒng)中。因此，作為實(shí)例，使用根 據(jù)本發(fā)明的傳感裝置的檢測(cè)裝置可以相對(duì)于各種范圍的應(yīng)用相關(guān)的要求(環(huán)境光、具有不 同光學(xué)性質(zhì)(例如，反射率）的對(duì)象的檢測(cè)）實(shí)現(xiàn)特殊的魯棒性。
[0012] 根據(jù)本發(fā)明的傳感裝置或根據(jù)本發(fā)明的片上系統(tǒng)使用Ι-poly技術(shù)(英語(yǔ)： single-polysilicon technology,單層多晶娃技術(shù)）制造。因此避免了層疊的雙層結(jié)構(gòu) (2-poly)，這樣，構(gòu)造一般變得更平坦，另外復(fù)雜性也在降低。整個(gè)芯片(尤其是(XD)可以 相應(yīng)地使用根據(jù)本發(fā)明的Ι-poly技術(shù)制造。（XD芯片通常使用2-poly技術(shù)制造。
[0013] 特別優(yōu)選地，在芯片上集成用于存儲(chǔ)配置參數(shù)的非易失性存儲(chǔ)器，尤其是EEPR0M (電可擦除可編程只讀存儲(chǔ)器)。這樣可實(shí)現(xiàn)完全集成片上系統(tǒng)的關(guān)鍵步驟，該集成片上系 統(tǒng)不僅具有緊湊且省空間的設(shè)計(jì)，而且本身還可以接著順利地集成到傳感器和測(cè)量裝置 中。此外，與傳統(tǒng)傳感裝置相比，根據(jù)本發(fā)明的此類完全集成的變型的魯棒性明顯增加。
[0014] 在本發(fā)明的一個(gè)有利發(fā)展中，EEPR0M可以體現(xiàn)為FGFET (浮柵場(chǎng)效應(yīng)晶體管)。此 類FGFET結(jié)構(gòu)具有單獨(dú)的源端和漏端，此外還具有控制端，也稱為控制柵。被指定為浮柵的 區(qū)域位于控制柵的區(qū)域中。電荷可以永久地"存儲(chǔ)"在所述浮柵區(qū)域中。根據(jù)所述浮柵區(qū) 域的電荷狀態(tài)，所述源-漏路徑處于高阻抗或低阻抗上。例如，可使用此差別對(duì)將要存儲(chǔ)的 信息進(jìn)行編碼。
[0015] 然后，對(duì)應(yīng)的FGFET同樣體現(xiàn)為ι-ploy結(jié)構(gòu)。因此，所述控制柵不體現(xiàn)為其中所述 浮柵位于所述控制柵下面、所述浮柵通過柵氧化物與體材料的其余部分分離的雙層結(jié)構(gòu)， 而是所述浮柵體現(xiàn)為也在從源端到漏端的區(qū)域上延伸的層。此時(shí)，所述控制柵的區(qū)域可以 通過進(jìn)一步的場(chǎng)氧化物區(qū)域與所述源-漏路徑的區(qū)域分離。所述控制柵可以布置在所述 源-漏路徑外部的體結(jié)構(gòu)中。
[0016] 由于所述浮柵不形成其中所述控制柵采用Ι-poly設(shè)計(jì)的層疊結(jié)構(gòu)，因此，所述柵 結(jié)構(gòu)具體還可以包括采取掩埋層形式的控制柵(掩埋控制柵)，該控制柵布置在半導(dǎo)體本身 的體材料中（實(shí)施例：例如，ET0X、FL0T0X)。此外，在這個(gè)所提出的設(shè)計(jì)中，還可以節(jié)省氧化 物層的材料，這些氧化物層在2-poly結(jié)構(gòu)中用于實(shí)現(xiàn)絕緣。
[0017] 在本發(fā)明的一個(gè)優(yōu)選實(shí)施例中，在所述模擬電路組件中形成亞標(biāo)稱間隙，而亞標(biāo) 稱線在所述數(shù)字電路組件中制造。術(shù)語(yǔ)"亞標(biāo)稱（subnominal)"表示低于臨界尺寸，即， 低于最小的可直接生產(chǎn)的特征尺寸。所謂的雙亞標(biāo)稱蝕刻法充當(dāng)所述線和間隙的制造 方法，所述蝕刻法可以制造使用傳統(tǒng)蝕刻法無(wú)法實(shí)現(xiàn)的特別窄的結(jié)構(gòu)及其關(guān)聯(lián)掩模。通 過此方法，可以制造低于最小臨界尺寸的結(jié)構(gòu)，此結(jié)構(gòu)通常針對(duì)掩模步驟實(shí)現(xiàn)。在諸如 EEPR0M或CCD之類的半導(dǎo)體結(jié)構(gòu)元件實(shí)例中，這些窄結(jié)構(gòu)可以通過場(chǎng)影響電荷載流子包 因?yàn)榭梢韵鄳?yīng)地使距離變小，而無(wú)需結(jié)構(gòu)重疊或類似的措施。 因此，此制造方法尤其適合于制造盡可能小的結(jié)構(gòu)，諸如在CCD實(shí)例中通常需要的結(jié)構(gòu)，例 如為了實(shí)現(xiàn)柵結(jié)構(gòu)之間最小的可能距離。
[0018] 所述數(shù)字電路組件可以相應(yīng)地包括窄線，也就是說，例如，對(duì)于短晶體管，為了實(shí) 現(xiàn)這些晶體管密集包裝，從而為了能夠在信號(hào)處理中獲取高性能。
[0019] 此外，所述模擬電路組件需要窄間隙以通過場(chǎng)影響和傳輸自由電荷載流子，以及 檢測(cè)電荷包(所謂的自由電荷處理)。
[0020] 與之相對(duì)，由于相對(duì)于高壓的容限，所述模擬/數(shù)字轉(zhuǎn)換器優(yōu)選具有寬線。
[0021] 相對(duì)于傳感裝置的半導(dǎo)體結(jié)構(gòu)的構(gòu)造，一般還可以構(gòu)想通過所謂的保護(hù)環(huán)分離所 述模擬和數(shù)字電路組件。此類保護(hù)環(huán)為圍繞要?jiǎng)澖绲陌雽?dǎo)體結(jié)構(gòu)區(qū)域的高摻雜環(huán)形結(jié)構(gòu)， 使得由此可以降低寄生電阻，另一方面，接著可以通過保護(hù)環(huán)攔截雜散電荷載流子。此外， 可以防止待屏蔽半導(dǎo)體結(jié)構(gòu)由于寄生效應(yīng)被驅(qū)動(dòng)。而且，各個(gè)模塊也可以通過保護(hù)環(huán)分離。
[0022] 根據(jù)本發(fā)明，一系列模塊可以集成在芯片上。而且，在一個(gè)示例性實(shí)施例中，數(shù)字 電路組件可以包括至少一個(gè)以下模塊(位于用于信號(hào)處理的數(shù)字域、A/D轉(zhuǎn)換器和非易失性 存儲(chǔ)器旁邊）：
[0023] -用于控制相移的裝置，尤其是DLL (延遲鎖定環(huán))，
[0024] -定時(shí)器諧振電路，尤其是PLL (鎖相環(huán))。
[0025] 此外，所述模擬電路組件可以包括至少一個(gè)以下模塊(位于傳感器和用于所謂的 自由電荷處理的模塊旁邊）：
[0026] -與用于傳輸誘發(fā)的自由電荷載流子的結(jié)構(gòu)一起檢測(cè)輻射的傳感器，
[0027] -放大器，
[0028] -調(diào)壓器，
[0029] -電壓轉(zhuǎn)換器，
[0030]-溫度傳感器。
[0031] 在本發(fā)明的一個(gè)特別優(yōu)選的實(shí)施例中，在根據(jù)本發(fā)明的作為完全集成的片上系統(tǒng) 的傳感裝置上，可以將以下模擬和數(shù)字模塊集成在一起：用于光學(xué)檢測(cè)、電壓供應(yīng)或電壓調(diào) 節(jié)的T0F像素矩陣、用于相應(yīng)配置的非易失性存儲(chǔ)器、用于通過傳感裝置進(jìn)行自動(dòng)照明的 LED驅(qū)動(dòng)器或LED控制器、用于通信的數(shù)字SPI接口、A/D轉(zhuǎn)換器、PLL和進(jìn)一步的數(shù)據(jù)處理 電子組件或可用于易失性數(shù)據(jù)存儲(chǔ)的電子組件。
[0032] DLL例如可以獨(dú)立地測(cè)量和調(diào)節(jié)LED與LED驅(qū)動(dòng)器之間的相移。通過相應(yīng)的定時(shí) 器諧振電路（PLL)穩(wěn)定定時(shí)器。
[0033] 用于輻射檢測(cè)的傳感器例如是體現(xiàn)為CCD并通過場(chǎng)影響和傳輸輻射誘發(fā)的自由 電荷載流子的像素矩陣。接著可以提供溫度傳感器以執(zhí)行整個(gè)傳感裝置的溫漂校正，其中， 作為實(shí)例，作為配置參數(shù)存儲(chǔ)在EEPR0M中的相應(yīng)調(diào)校數(shù)據(jù)用于此目的。由于所有這些模塊 可以組合在單個(gè)片上系統(tǒng)中，因此另外可以節(jié)省昂貴且占空間的外圍組件，例如用于處理 邏輯的FPGA (現(xiàn)場(chǎng)可編程門陣列)、A/D轉(zhuǎn)換器、用于電源供應(yīng)的組件等。
[0034] 所述數(shù)字電路組件一般可以在CMOS工藝(互補(bǔ)金屬氧化物半導(dǎo)體）中制造。
[0035] 在這種情況下，針對(duì)根據(jù)本發(fā)明的傳感裝置提出特定的CMOS工藝，所述CMOS工藝 的特征在于通過與標(biāo)準(zhǔn)的CMOS方法比較，具有某些優(yōu)點(diǎn)，尤其是在紅外線檢測(cè)區(qū)域中。商 用的標(biāo)準(zhǔn)CIS傳感器("CMOS圖像傳感器"的縮寫)包括所謂的針扎光電二極管，其光敏檢測(cè) 區(qū)域僅包括幾微米的厚度，也就是說，小于在硅中波長(zhǎng)為850納米的光的吸收長(zhǎng)度，S卩，吸 收長(zhǎng)度接近13微米。現(xiàn)在提出的CMOS組件中的高量子效率首先可通過來(lái)自后側(cè)的組件的 照明(后側(cè)照明）以及檢測(cè)中形成的電荷載流子的極短檢測(cè)時(shí)間實(shí)現(xiàn)。
[0036] CCD傳感器例如可以構(gòu)造為以下結(jié)構(gòu)：用于光子檢測(cè)的半導(dǎo)體結(jié)構(gòu)包括由具有第 一摻雜的半導(dǎo)體材料構(gòu)成的襯底、施加到所述襯底正面的接觸區(qū)域、由具有第二摻雜的半 導(dǎo)體材料構(gòu)成的偏壓層，該層位于所述襯底的背面，與所述接觸區(qū)域具有一定距離，其中所 述接觸區(qū)域至少部分地與所述偏壓層相對(duì)，以便在橫向上具有重疊區(qū)域，該結(jié)構(gòu)還包括保 護(hù)環(huán)，其布置在所述襯底的所述正面上并圍繞所述接觸區(qū)域，其中可以在所述接觸區(qū)域與 所述保護(hù)環(huán)之間施加反向電壓，這是因?yàn)樗鲋丿B區(qū)域具有橫向伸展，總計(jì)等于所述接觸 區(qū)域與所述偏壓層之間所述距離的至少四分之一。由于存在此緊密的關(guān)系，所述體材料中 的電位不僅可以受到施加到所述接觸區(qū)域的電位的影響，而且還會(huì)受到所述偏壓層的電位 的影響。出現(xiàn)電位溝道，這是所述接觸區(qū)域與相對(duì)設(shè)置的所述偏壓層之間的導(dǎo)電溝道?？?使用浮區(qū)熔法(區(qū)熔硅)獲取傳感裝置的體材料。此材料的特征在于具有極低的缺陷以及特 殊的均質(zhì)性。導(dǎo)電率從數(shù)百歐姆X厘米（Q cm)到數(shù)千歐姆X厘米（kQcm)。根據(jù)本發(fā)明 的裝置或?qū)?yīng)的實(shí)施例，借助這些測(cè)量，不僅可以具有特別好的檢測(cè)性，而且這些測(cè)量還允 許傳感裝置適合于各種條件，例如受環(huán)境光以及待檢測(cè)對(duì)象(而且可以移動(dòng)）的各種光學(xué)性 質(zhì)的影響。
[0037] 基于它們不同的功能，在本發(fā)明的一個(gè)示例性實(shí)施例中，所述電路組件或所述電 路組件的各個(gè)模塊可以針對(duì)不同的電壓而設(shè)計(jì)。所述模擬電路組件模塊的一個(gè)功能包括檢 測(cè)和影響電荷包（自由電荷處理)。對(duì)應(yīng)的檢測(cè)模塊例如是TOP傳感器的一部分。所述模擬 電路組件的進(jìn)一步的模塊尤其具有以下功能：電壓調(diào)節(jié)和電壓轉(zhuǎn)換、溫度檢測(cè)、為抑制背景 噪聲而執(zhí)行的放大，具有發(fā)光二極管驅(qū)動(dòng)功能的模塊等。因此，所述模擬電路組件的所述模 塊可以有利地針對(duì)高于所述數(shù)字電路組件的電壓的電壓進(jìn)行設(shè)計(jì)。
[0038] 所述模擬和數(shù)字電路組件包括半導(dǎo)體組件，其中使用氧化物層實(shí)現(xiàn)電絕緣。其一 個(gè)實(shí)例例如為柵氧化物，所述柵氧化物例如在晶體管中使柵極與所述體材料的其余部分分 離或隔離。此外，可以存在其它氧化物層，例如場(chǎng)氧化物層或其它中間氧化物層。因此，在 模擬電路組件實(shí)例中，為了能夠避免電壓擊穿，優(yōu)選地在本發(fā)明的一個(gè)發(fā)展中，所述模擬電 路組件的氧化物層體現(xiàn)為厚于所述數(shù)字電路組件的氧化物層。所述EEPR0M的柵氧化物的 厚度可選擇為小于所述模擬電路組件的模塊的柵氧化物層的厚度，但是大于所述數(shù)字電路 組件(例如，數(shù)字域)的模塊的所述柵氧化物層的厚度。優(yōu)選地，所述模擬電路組件的柵氧化 物層的厚度為9nm到15nm，所述EEPR0M的柵氧化物層的厚度為6nm到10nm，并且剩下的數(shù) 字電路組件的柵氧化物層的厚度為1. 5nm到3nm (其中，nm是納米的簡(jiǎn)寫)。
[0039] 此外，相應(yīng)地提出了根據(jù)本發(fā)明的用于制造傳感裝置的方法。具體而言，所述制造 方法的至少一部分可以包括200nm CMOS制造方法。這包括首先在半導(dǎo)體制造中建立的制 造方法，但是為了實(shí)現(xiàn)其精確性，仍需要允許相對(duì)具有經(jīng)濟(jì)效益的生產(chǎn)。
[0040] 在本發(fā)明的一個(gè)特別優(yōu)選的發(fā)展中，通過雙亞標(biāo)稱蝕刻法制造所述半導(dǎo)體組件中 的所述間隙和線，這樣便可制造使用傳統(tǒng)蝕刻法及其關(guān)聯(lián)的掩模無(wú)法實(shí)現(xiàn)的非常窄的結(jié) 構(gòu)。此生產(chǎn)措施尤其可以提供根據(jù)本發(fā)明的作為完全集成片上系統(tǒng)的傳感裝置。
[0041] 根據(jù)本發(fā)明的檢測(cè)裝置的特征在于提供了根據(jù)本發(fā)明的傳感裝置。所述檢測(cè)裝置 例如可以用作監(jiān)控設(shè)備，監(jiān)控活動(dòng)元件(例如，大門或門）的活動(dòng)。此時(shí)，目的是避免與對(duì)象 發(fā)生碰撞，例如，如果有人侵入門隙，可能被挫傷或其它物品被夾住，這種情況下，門的驅(qū)動(dòng) 過程可能導(dǎo)致傷害。
[0042] 根據(jù)本發(fā)明的芯片例如可以焊接到印刷電路板上。所述印刷電路板例如可以配備 電壓源。如果需要自動(dòng)照明，則所述印刷電路板還可以在適當(dāng)?shù)那闆r下攜帶光源，例如發(fā)光 二極管。一般可以構(gòu)想在各種傳感設(shè)備中使用傳感裝置。

【專利附圖】

【附圖說明】
[0043] 本發(fā)明的示例性實(shí)施例在附圖中示出并且在下面進(jìn)行更全面的介紹，顯示進(jìn)一步 的細(xì)節(jié)和優(yōu)點(diǎn)。
[0044] 具體而言，在附圖中：
[0045] 圖1示出根據(jù)本發(fā)明的傳感裝置（SoC)的示意圖；
[0046] 圖2示出根據(jù)本發(fā)明的傳感裝置與PCB的組合的示意圖；
[0047] 圖3示出商用的2-poly閃存單元（EEPR0M);
[0048] 圖4示出從2-poly閃存單元（EEPR0M)轉(zhuǎn)換為單層多晶硅閃存單元的示意圖（概 念圖）；
[0049] 圖5示出1-poly EEPR0M的示意圖；
[0050] 圖6至17基于示意性截面圖示出襯底上特征尺寸小于臨界尺寸的半導(dǎo)體組件的 雙亞標(biāo)稱蝕刻方法的順序；
[0051] 圖18至29示出根據(jù)圖6至17的蝕刻法的變型。

【具體實(shí)施方式】
[0052] 圖1示出根據(jù)本發(fā)明的傳感裝置1的平面視圖的示意圖，該傳感裝置體現(xiàn)為完全 集成的片上系統(tǒng)。如圖1所示，整個(gè)芯片1大小為2. 55mmX 2. 55mm (其中，mm是毫米的縮 寫)。具體而言，僅示出布置基本模塊的區(qū)域；圖1省略了總之以附圖的尺寸顯示特定細(xì)節(jié) 具有一定難度的其它電子元件、導(dǎo)電帶等。示意性示出的組件安裝平面尤其示出以下模塊 和電路組件，即用于信號(hào)處理的數(shù)字域2、用于檢測(cè)的像素矩陣3、電壓轉(zhuǎn)換器(充電泵）4、 發(fā)光二極管（LED)5的驅(qū)動(dòng)器、用于存儲(chǔ)配置參數(shù)的EEPR0M6,同時(shí)包括諧振電路（PLL，鎖相 環(huán)）和用于測(cè)量和調(diào)節(jié)LED與LED驅(qū)動(dòng)器之間相移的裝置（DLL，延遲鎖定環(huán)）的模塊7。
[0053] 此外，還示出了具有模擬和數(shù)字電路組件元素的模塊，S卩，A/D轉(zhuǎn)換器8。此外，還 示出了接觸區(qū)域9。在圖1中示出的、并使用1層多晶硅技術(shù)制造的片上系統(tǒng)1是本發(fā)明特 別優(yōu)選的實(shí)施例。為實(shí)現(xiàn)監(jiān)控目的，像素矩陣可以包括8X8像素。每個(gè)像素可以獨(dú)立于其 他像素操作。此外，每個(gè)像素逐個(gè)具有兩個(gè)輸出通道，其可被讀取和分析以判定相對(duì)于發(fā)射 光相位的相對(duì)相位偏移。在監(jiān)視傳感器的實(shí)例中，基本足以測(cè)量各個(gè)距離，因此足以形成整 個(gè)像素呈現(xiàn)的平均值及其讀取信息。各個(gè)像素還可以被不同地加權(quán)。
[0054] 對(duì)于所示的芯片1的實(shí)施例，可提供8. 5V電壓的單獨(dú)電壓源便夠用了，因?yàn)檫M(jìn)一 步所需的電壓通過集成的電壓轉(zhuǎn)換器提供。由于傳感器通過自動(dòng)照明執(zhí)行操作，也就是說 本身具有用于檢測(cè)目的的光源，因此，在本實(shí)例中，一般需要1到3個(gè)LED作為照明裝置。例 如可通過PWM (脈寬調(diào)制)或通過SPI寄存器讀出距離。寄存器的命令和設(shè)置可以通過SPI 協(xié)議實(shí)現(xiàn)。
[0055] 使用CCD結(jié)構(gòu)尤其可使得電荷載流子包可以在短時(shí)間內(nèi)被影響或檢測(cè)到。這對(duì)于 T0F傳感器的使用尤其重要，因?yàn)楹笳咄ǔ１仨氃趲准{秒的范圍中進(jìn)行檢測(cè)。基本上，在這 種情況下記錄和測(cè)量對(duì)LED的短發(fā)射光脈沖的響應(yīng)。傳感器芯片1另外還可以針對(duì)具有不 同反射率的物品執(zhí)行距離測(cè)量。此時(shí)，距離通常從幾厘米到幾米。
[0056] 圖2示出包括作為芯片11的傳感裝置的傳感電路10的示意圖，該芯片被施加到 印刷電路板12 (PCB)上。為實(shí)現(xiàn)接觸連接，芯片11直接焊接在印刷電路板12上。為實(shí)現(xiàn) 接觸連接，印刷電路板12上可具有所謂的襯墊13。所述襯墊13或觸點(diǎn)產(chǎn)生與進(jìn)一步的導(dǎo) 電帶的連接。芯片11通過焊料球14安裝在襯墊13上。在傳感器區(qū)域中，從傳感器的后側(cè) 對(duì)芯片11照明。在該實(shí)例中，入射光子15首先撞擊具有濾波材料和微透鏡的層16。接著， 體材料17位于層16之下，此體材料基本由區(qū)烙娃（float-zone silicon)組成。此外，用 于檢測(cè)的電子電路18位于傳感器的朝著印刷電路板12的無(wú)照明側(cè)（實(shí)際上是半導(dǎo)體組件 的"正面")。體材料17中的入射光子15進(jìn)入的區(qū)域作為完全耗盡區(qū)存在。接著，光子15 在體材料17中產(chǎn)生電荷載流子19,所述電荷載流子接著被傳感器的電路18檢測(cè)到。
[0057] 光電檢測(cè)器的量子效率通常取決于以下四個(gè)因素：
[0058] -體材料（S卩，硅）的吸收性質(zhì)；
[0059] -非感光層（non-sensitive layer)的厚度，在此非感光層中，所產(chǎn)生的電荷載流 子短暫復(fù)合時(shí)間占主導(dǎo)地位(這些復(fù)合時(shí)間尤其是短波長(zhǎng)UV范圍的限制因素）；
[0060] -耗盡區(qū)的厚度,這意味著在長(zhǎng)波范圍截止；
[0061] -表面的反射性質(zhì)。
[0062] 尤其是在監(jiān)控范圍應(yīng)用中，經(jīng)常使用在紅外范圍中的檢測(cè)。例如，通過針對(duì)超薄非 感光層優(yōu)化背面上的后處理，可以實(shí)現(xiàn)UV范圍中的改進(jìn)。在UV范圍中，硅中的吸收長(zhǎng)度僅 為幾納米。但是，一般而言，此類優(yōu)化步驟與所用的CMOS工藝無(wú)關(guān)。同一優(yōu)化應(yīng)用于檢測(cè) 端(半導(dǎo)體結(jié)構(gòu)背面)的表面性質(zhì)，即，具體應(yīng)用于檢測(cè)窗口的反射率。圖2所示的傳感器的 優(yōu)點(diǎn)具體為，大型區(qū)域一般可作為從后側(cè)照明的結(jié)果。區(qū)熔硅用作體材料或基本組分。在 模擬電路組件中，可以采用大小最高達(dá)12V的量級(jí)的電壓。
[0063] 所提出的傳感裝置在520nm到900nm的波長(zhǎng)范圍內(nèi)實(shí)現(xiàn)超過80%的量子效率。此 時(shí)，時(shí)間精度甚至處于子納秒范圍內(nèi)。傳感裝置可以通過每秒最多100幀的速度執(zhí)行操作。
[0064] 在一個(gè)當(dāng)前實(shí)施例中，整個(gè)傳感器與印刷電路板的整體大小為17mmX 28mm，這種 情況已經(jīng)包括電壓源、控制器和兩個(gè)自動(dòng)照明LED。因此，傳感器特別適合于監(jiān)控范圍的應(yīng) 用，以便可以使用不顯眼的小型監(jiān)控傳感器。
[0065] 而且，傳感裝置的能耗比較低。有關(guān)能耗的特別重要的因素是通過T0F傳感器測(cè) 量距離時(shí)使用的自動(dòng)照明。如果選擇非常弱的照明，則有時(shí)對(duì)距離測(cè)量的精確性產(chǎn)生不利 影響。在本實(shí)施例中，每像素僅30FJ (飛焦）的能量足以產(chǎn)生近100, 000個(gè)電子的信號(hào)，因 此在850nm入射光波長(zhǎng)上實(shí)現(xiàn)80%的量子效率。總之，一般僅在50%的所需集成時(shí)間內(nèi)需 要打開LED。
[0066] T0F傳感器精確的特征在于可減小環(huán)境光(例如，陽(yáng)光）產(chǎn)生的背景。這首先可以 實(shí)現(xiàn)特別精確的測(cè)量，而且接著可以降低能耗，因?yàn)橐话闼x擇的自動(dòng)照明較弱。
[0067] 圖3至5示出采取EEPR0M20形式的非易失性存儲(chǔ)器。EEPR0M20在圖3中首先使 用2-poly技術(shù)制造。半導(dǎo)體結(jié)構(gòu)具有源端S、漏端D和作為控制端的控制柵CG。由多晶硅 構(gòu)成的雙層結(jié)構(gòu)包括在柵區(qū)中，控制柵CG與在其下面層疊的所謂浮柵FG的接觸連接。所述 浮柵FG用于存儲(chǔ)電荷，從而存儲(chǔ)信息。在本實(shí)例中，柵結(jié)構(gòu)位于體材料(此處為：p型襯底） 21上。浮柵FG通過柵氧化物22與體材料21分離。在邊緣區(qū)域，存儲(chǔ)單元被所謂的場(chǎng)氧化 物23隔離。此外，提供了隧道氧化物。要存儲(chǔ)在浮柵FG中的電荷通過隧道效應(yīng)而被影響。 源區(qū)端子S和漏區(qū)端子D分別體現(xiàn)為高摻雜（n+)層N+ (η :負(fù)摻雜，" + "表示高摻雜)。
[0068] 圖4示出如何從概念上實(shí)現(xiàn)從2-poly結(jié)構(gòu)轉(zhuǎn)換為Ι-poly結(jié)構(gòu)。雙層結(jié)構(gòu)就像在 浮柵FG的區(qū)域中"未解開"，并且"折疊到一邊"。另外，圖4中的假想結(jié)構(gòu)一般對(duì)應(yīng)于圖3 中的結(jié)構(gòu)。
[0069] 圖5最終示出EEPR0M25的Ι-poly結(jié)構(gòu)。該閃存單元不再具有雙層結(jié)構(gòu)。作為掩 埋高摻雜（n+)層的控制柵(掩埋控制柵)經(jīng)由場(chǎng)氧化物23位于源漏路徑S-D外部?？刂茤?CG位于柵氧化物下面，最后，浮柵FG接著布置在柵氧化物上面。通過驅(qū)動(dòng)控制柵CG，最終 影響浮柵FG，浮柵就其本身而言確保源漏路徑S-D改變其電阻。可以相應(yīng)地對(duì)將要存儲(chǔ)的 信息進(jìn)行編碼。
[0070] 雙亞標(biāo)稱蝕刻：
[0071] 這涉及在襯底上制造半導(dǎo)體組件的方法，包括光刻圖案化步驟，在此方法中，在襯 底上，施加待圖案化的第一層，然后施加第二層，充當(dāng)待圖案化的第一層的掩模層。此外，施 加充當(dāng)?shù)诙拥难谀５牡谌龑?，并且針?duì)第二層連續(xù)執(zhí)行至少兩個(gè)光刻圖案化處理，其中， 在一個(gè)圖案化處理期間，在制造由光敏層制成的結(jié)構(gòu)以提供第三層上圖案化處理用的掩模 層之后，在第三層的圖案化邊緣上形成正坡度角，其結(jié)果是，在給出第三層的厚度h的情況 下，保持自由的結(jié)構(gòu)在尺寸上減小了值D=2*h/tana，并且其中，在另一圖案化處理期間，在 制造由光敏層制成的結(jié)構(gòu)以提供第三層上圖案化處理用的掩模層之后，在第三層的圖案化 邊緣上形成負(fù)坡度角，在給出第三層的厚度h的情況下，保持自由的結(jié)構(gòu)在尺寸上減小了 值W=2*h/tan β，其中第二層根據(jù)相應(yīng)地圖案化的第三層進(jìn)行圖案化。
[0072] 起點(diǎn)例如為由硅構(gòu)成的晶片100,其具有摻雜區(qū)101，蝕刻結(jié)構(gòu)102,其例如用作晶 體管的有源區(qū)，其中蝕刻結(jié)構(gòu)之間的間隙在諸如STI (淺溝槽隔離）或L0C0S (局部硅氧化） 之類的處理當(dāng)中利用絕緣材料填充?？梢栽诰?00上施加充當(dāng)晶體管結(jié)構(gòu)的電介質(zhì)的電 介質(zhì)103。最后，該絕緣層之后是由多晶硅構(gòu)成的層，例如在下面用于制造晶體管的柵極的 層，其厚度例如為200nm。多晶硅層的附圖標(biāo)記為200 (請(qǐng)參見圖6)。
[0073] 之后將絕緣層，尤其是硅氧化物層300施加到層200上。該層的化學(xué)性質(zhì)應(yīng)該不 同于下面的層200的化學(xué)性質(zhì)，并且其厚度例如為50nm。這樣，在圖案化之后，該層可被用 作圖案化下面的層用的掩模。
[0074] 在其上面施加疊層400,該疊層可由不同的層組成，例如，由防反射涂層401和光 阻層402組成(請(qǐng)參見圖7)。
[0075] 對(duì)光阻層進(jìn)行圖案化以獲取下面的層401用的第一掩模。此時(shí)，在光阻層中僅實(shí) 現(xiàn)這樣的結(jié)構(gòu)：要通過其產(chǎn)生小于臨界尺寸的間隙寬度。更別提此掩模步驟還可用于制造 大于最小結(jié)構(gòu)的結(jié)構(gòu)。此外，在此掩模步驟中可能出現(xiàn)相對(duì)于其臨界尺寸而言具有最小線 尺寸的結(jié)構(gòu)。一般而言，最小特征尺寸的標(biāo)準(zhǔn)在光刻處理期間編制。當(dāng)在最小的可能特征 尺寸區(qū)域中，在光刻處理之后接著執(zhí)行圖案化步驟，導(dǎo)致可能出現(xiàn)小于最小特征尺寸的特 征尺寸。
[0076] 最終保留具有開口 403的圖案化光阻層402 (請(qǐng)參見圖8)。然后使用該圖案化的 光阻層對(duì)層401進(jìn)行圖案化。優(yōu)選的蝕刻步驟優(yōu)選以正坡度角出現(xiàn)在層401中結(jié)構(gòu)邊緣處 的方式發(fā)生。這樣在層401中形成開口 420,所述開口基本具有恒定偏移D=2*h/tana，其 中h為層401的厚度。角度a根據(jù)定義為由層401的斜邊界和晶片的平面形成的角度。這 表示角度a >90°對(duì)應(yīng)于正坡度角，其中出現(xiàn)尺寸減小的開口 420,而當(dāng)角度a〈90°時(shí)，存 在負(fù)坡度角，其中出現(xiàn)尺寸增加的開口。在圖9中，開口 420在該步驟中以任何速度減小。 坡度角為正(請(qǐng)參見圖9)。
[0077] 下面的層300 (掩模層）使用圖案化層401進(jìn)行圖案化。這導(dǎo)致層300中出現(xiàn)這 樣的結(jié)構(gòu)320 (開口）：所述結(jié)構(gòu)對(duì)應(yīng)于層401中處于其層底的開口 420 (請(qǐng)參見圖10和圖 11)。在圖11中，層402和401分別在下一處理步驟之前被完全去除。
[0078] 根據(jù)圖12,分別施加層411和412,其中層411對(duì)應(yīng)于層401，層412對(duì)應(yīng)于層402。 層412是光阻層，其根據(jù)這樣的結(jié)構(gòu)進(jìn)行圖案化：要實(shí)現(xiàn)的線寬度小于根據(jù)臨界尺寸仍可 能的線寬度(請(qǐng)參見圖13)?？梢栽趫D13中看到線430。這些線430大于或等于使用光刻 可能性的最小線寬度。
[0079] 使用具有線430的圖案化層412,以出現(xiàn)負(fù)坡度角的方式對(duì)下面的層411進(jìn)行圖 案化。結(jié)果，剩余的線430分別尺寸減小了坡度角范圍，也就是說，該線減小了值W=2*h/ tani3，其中β是襯底表面與向內(nèi)傾斜的邊之間的角度(請(qǐng)參見圖14和圖15)。
[0080] 使用層411中的圖案化線430,重新圖案化底層300,其中位于過渡到層300的底 邊上的線寬度轉(zhuǎn)移到底層300。出現(xiàn)小于光刻線寬度的亞標(biāo)稱線結(jié)構(gòu)。
[0081] 接著，完全去除層412和411，并且使用圖案化層300執(zhí)行更新的圖案化操作。
[0082] 層300現(xiàn)在在預(yù)定位置上包含與臨界尺寸比較的亞標(biāo)稱間隙寬度和亞標(biāo)稱線寬 度。當(dāng)然，層300可以包含較大的結(jié)構(gòu)，還可包含對(duì)應(yīng)于臨界尺寸的結(jié)構(gòu)。
[0083] 使用圖案化層300,對(duì)下面的層200進(jìn)行圖案化，通過該層制造晶體管的柵極。
[0084] 接著可以去除層300以留下具有亞標(biāo)稱間隙220和亞標(biāo)稱線230的圖案化多晶硅 層（比較圖17)。
[0085] 可以接著執(zhí)行傳統(tǒng)CMOS工藝。
[0086] 為了使用最小結(jié)構(gòu)，接下來(lái)應(yīng)該避免在亞標(biāo)稱間隙寬度的區(qū)域中形成源/漏區(qū)。
[0087] 在根據(jù)圖18至29的蝕刻法變型中，采用與根據(jù)圖6至17的方法中的層相同的層， 為此，針對(duì)層和結(jié)構(gòu)使用相同的附圖標(biāo)記。根據(jù)圖6至17的制造方法與根據(jù)圖18至29的 制造方法的不同之處在于處理順序和層順序。圖18至圖21所示的制造方法對(duì)應(yīng)于圖6至 9中的制造方法。但是，與根據(jù)圖6至17的方法相比，在形成開口 420之后，下面的掩模層 300不通過圖案化層401進(jìn)行圖案化，而是完全去除光阻層402 (請(qǐng)參見圖22)并且施加更 新的光阻層（412)。像根據(jù)圖1至12的方法中那樣，層412根據(jù)這樣的結(jié)構(gòu)進(jìn)行圖案化：要 實(shí)現(xiàn)的線寬度小于根據(jù)臨界尺寸在光刻方面仍可能的線寬度?？梢栽趫D24中看到線430。 這些線430大于或等于使用光刻可能性的最小線寬度。
[0088] 使用具有線430的圖案化層412,以出現(xiàn)負(fù)坡度角的方式對(duì)下面的層400進(jìn)行圖案 化。結(jié)果，剩余的線430分別尺寸減小了坡度角范圍(請(qǐng)參見圖25)。接著去除光阻層412 (請(qǐng)參見圖26)，剩下圖案化層401，該層用于對(duì)下面的層300 (掩模層)進(jìn)行圖案化。根據(jù)分 別位于層底的開口寬度和線寬度，這些尺寸在圖案化處理中轉(zhuǎn)移到層300,具體是指在里土 圖案化步驟中進(jìn)行轉(zhuǎn)移，而雙圖案化步驟在根據(jù)圖6至17的方法中針對(duì)層300采用。
[0089] 可以在圖22中看到圖案化層300。根據(jù)圖23和24的進(jìn)一步的處理順序然后再次 對(duì)應(yīng)于根據(jù)圖16和17的處理順序。
[0090] 附圖標(biāo)記列表
[0091] 1片上系統(tǒng)
[0092] 2數(shù)字域
[0093] 3像素矩陣
[0094] 4電壓轉(zhuǎn)換器
[0095] 5 LED 驅(qū)動(dòng)器
[0096] 6 EEPR0M
[0097] 7 PLL/DLL 模塊
[0098] 8 A/D 轉(zhuǎn)換器
[0099] 9接觸區(qū)域
[0100] 10傳感器電路
[0101] 11 芯片
[0102] 12印刷電路板
[0103] 13 襯墊
[0104] 14焊料球
[0105] 15 光
[0106] 16具有微透鏡的濾波層
[0107] 17體材料
[0108] 18電子電路
[0109] 19電荷載流子
[0110] 20 2-poly EEPR0M
[0111] 21 P型襯底
[0112] 22柵氧化物
[0113] 23場(chǎng)氧化物
[0114] 24隧道氧化物
[0115] 25 1-poly EEPR0M
[0116] 100 晶片
[0117] 101摻雜區(qū)
[0118] 102 結(jié)構(gòu)
[0119] 103電介質(zhì)
[0120] 200多晶硅
[0121] 220亞標(biāo)稱間隙
[0122] 230亞標(biāo)稱線
[0123] 300掩模層
[0124] 320 結(jié)構(gòu)
[0125] 400 疊層
[0126] 401 BARC 層
[0127] 402 光阻
[0128] 403 開口
[0129] 411 BARC 層
[0130] 412光阻層
[0131] 420 開口
[0132] 430 線
[0133] CG控制柵
[0134] D 漏端
[0135] FG 浮柵
[0136] N+ (n+)層
[0137] S 源端
【權(quán)利要求】
1. 傳感裝置（1，11)，尤其是用于3D相機(jī)傳感器的飛行時(shí)間（ToF)和/或C⑶傳感裝置， 所述傳感裝置包括至少一個(gè)模擬和一個(gè)數(shù)字電路組件，以及用于將所述模擬電路組件的模 擬信號(hào)轉(zhuǎn)換為所述數(shù)字電路組件（2)的數(shù)字信號(hào)以及將所述數(shù)字電路組件（2)的數(shù)字信號(hào) 轉(zhuǎn)換為所述模擬電路組件的模擬信號(hào)的模擬/數(shù)字轉(zhuǎn)換器（8)，其中所述模擬電路組件和 所述數(shù)字電路組件分別包括至少一個(gè)用于以電子方式實(shí)現(xiàn)功能的模塊，以及其中所述模擬 電路組件的所述模塊之一體現(xiàn)為用于檢測(cè)電磁輻射的傳感器件（3)，所述數(shù)字電路組件的 所述模塊之一體現(xiàn)為用于處理數(shù)字信號(hào)的信號(hào)處理設(shè)備，所述傳感裝置的特征在于包括所 述模擬/數(shù)字轉(zhuǎn)換器的電路組件作為集成電路集成在芯片中，并且所述芯片被使用l-p〇ly 技術(shù)制造為半導(dǎo)體結(jié)構(gòu)。
2. 根據(jù)權(quán)利要求1的傳感裝置，其特征在于所述數(shù)字電路組件的所述模塊中的至少一 個(gè)體現(xiàn)為非易失性存儲(chǔ)器，具體體現(xiàn)為用于存儲(chǔ)配置參數(shù)的EEPR0M (6, 25)(電可擦除可編 程只讀存儲(chǔ)器)。
3. 根據(jù)上述權(quán)利要求中任一項(xiàng)的傳感裝置，其特征在于所述數(shù)字電路組件被使用 CMOS技術(shù)制造。
4. 根據(jù)上述權(quán)利要求中任一項(xiàng)的傳感裝置，其特征在于所述EEPR0M (6,25)體現(xiàn)為 FGFET (浮柵場(chǎng)效應(yīng)晶體管)。
5. 根據(jù)上述權(quán)利要求中任一項(xiàng)的傳感裝置，其特征在于所述FGFET包括具有掩埋層的 控制柵結(jié)構(gòu)(掩埋控制柵)。
6. 根據(jù)上述權(quán)利要求中任一項(xiàng)的傳感裝置，其特征在于在所述模擬電路組件中形成亞 標(biāo)稱間隙和/或在所述數(shù)字電路組件中形成亞標(biāo)稱線。
7. 根據(jù)上述權(quán)利要求中任一項(xiàng)的傳感裝置，其特征在于所述數(shù)字電路組件包括以下模 塊中的至少一個(gè)： -用于控制相移的裝置（7 )，尤其是DLL (延遲鎖定環(huán))， -定時(shí)器諧振電路（7)，尤其是PLL (鎖相環(huán))。
8. 根據(jù)上述權(quán)利要求中任一項(xiàng)的傳感裝置，其特征在于所述模擬電路組件包括以下模 塊中的至少一個(gè)： -與用于傳輸誘發(fā)的自由電荷載流子的結(jié)構(gòu)一起檢測(cè)輻射的傳感器， -放大器， -調(diào)壓器， -電壓轉(zhuǎn)換器（4)， -用于檢測(cè)和校正溫漂（temperaturbedingter Drift)的溫度傳感器。
9. 根據(jù)上述權(quán)利要求中任一項(xiàng)的傳感裝置，其特征在于與所述數(shù)字電路組件相比，所 述模擬電路組件針對(duì)更高的電壓進(jìn)行設(shè)計(jì)。
10. 根據(jù)上述權(quán)利要求中任一項(xiàng)的傳感裝置，其特征在于所述模擬和數(shù)字電路組件包 括半導(dǎo)體組件，所述半導(dǎo)體組件具有用于電絕緣的氧化物層，尤其是具有柵氧化物層，其中 所述模擬電路組件的氧化物層中的至少一個(gè)體現(xiàn)為厚于所述數(shù)字電路組件的氧化物層中 的至少一個(gè)。
11. 根據(jù)上述權(quán)利要求中任一項(xiàng)的傳感裝置，其特征在于所述模擬電路組件的柵氧化 物層的厚度為9納米到15納米，所述EEPR0M的柵氧化物層的厚度為6納米到10納米，以 及剩下的所述數(shù)字電路組件的柵氧化物層的厚度為1. 5納米到3納米。
12. 用于制造一種根據(jù)上述權(quán)利要求中任一項(xiàng)的傳感裝置的方法。
13. 根據(jù)上述權(quán)利要求中任一項(xiàng)的方法，其特征在于所述方法的至少一部分包括200nm CMOS制造方法。
14. 根據(jù)上述權(quán)利要求中任一項(xiàng)的方法，其特征在于通過雙亞標(biāo)稱蝕刻法制造亞標(biāo)稱 間隙和/或亞標(biāo)稱線。
15. 檢測(cè)裝置（10)，尤其是用于監(jiān)控活動(dòng)元件的活動(dòng)以防止與對(duì)象發(fā)生不希望的碰撞 的監(jiān)控裝置，所述檢測(cè)裝置的特征在于提供根據(jù)上述權(quán)利要求中任一項(xiàng)的傳感裝置來(lái)檢測(cè) 對(duì)象。
【文檔編號(hào)】G01S7/486GK104126131SQ201380000967
【公開日】2014年10月29日 申請(qǐng)日期:2013年2月28日 優(yōu)先權(quán)日:2012年1月23日
【發(fā)明者】B·德科伊, M·波普 申請(qǐng)人:埃斯普羅光電股份公司