專利名稱：總線式測試節(jié)點(diǎn)鏈系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型屬于超大規(guī)模集成電路設(shè)計(jì)、測試技術(shù)領(lǐng)域，涉及一種用于測試的串行電路，具體涉及一種總線式測試節(jié)點(diǎn)鏈系統(tǒng)。
背景技術(shù)：
在集成電路芯片的設(shè)計(jì)過程中，工程師通常會根據(jù)需要在關(guān)鍵的節(jié)點(diǎn)附近留下測試金屬點(diǎn)(Test-pad)，這些測試金屬點(diǎn)在芯片制造過程時(shí)，可以使其裸露在晶圓表面。在芯片測試過程時(shí)，測試工程師可以使用測試探針，直接探測這些測試金屬點(diǎn)來觀察芯片內(nèi)部關(guān)鍵節(jié)點(diǎn)的信號狀態(tài)，以便對芯片靜態(tài)和動態(tài)行為進(jìn)行觀測和調(diào)試，提高調(diào)試效率和準(zhǔn)確性，縮短調(diào)試周期和產(chǎn)品的整體開發(fā)周期。通常情況下，實(shí)現(xiàn)這種可測試設(shè)計(jì)的原理圖如圖1所示。Si，S2，S3. . . Sn是待測節(jié)點(diǎn)，TP是測試金屬點(diǎn)，中間有一個驅(qū)動器。驅(qū)動器的主要功能是隔離測試金屬點(diǎn)和待測節(jié)點(diǎn)，同時(shí)也提供一定的驅(qū)動能力，以便觀察信號。隨著電路設(shè)計(jì)越來越復(fù)雜，需要觀察的節(jié)點(diǎn)(待測節(jié)點(diǎn))也越來越多。就出現(xiàn)了以下問題(1)在設(shè)計(jì)階段實(shí)現(xiàn)這種可測性也越來越復(fù)雜。一方面需要考慮每一個測試金屬點(diǎn)的大小以使得測試探針能夠插入，這個消耗設(shè)計(jì)時(shí)間，也消耗芯片的布線資源；另一方面需要考慮每一個測試金屬點(diǎn)在芯片上的位置以使得測試探針方便插入，如果布局不夠合理 (比如兩個測試金屬點(diǎn)距離太近)，測試探針有可能無法插入或者很難操作。(2)在測試階段也越來越麻煩。為了觀察不同的信號，經(jīng)常需要使用高倍顯微鏡在各個測試引腳之間切換測試探針，這種切換測試探針的過程難度很高，也大量消耗測試時(shí)間。

實(shí)用新型內(nèi)容本實(shí)用新型提供一種總線式測試節(jié)點(diǎn)鏈系統(tǒng)，以解決背景技術(shù)中介紹的實(shí)現(xiàn)這種可測試時(shí)在設(shè)計(jì)和測試中現(xiàn)存的復(fù)雜問題。本實(shí)用新型的技術(shù)方案如下總線式測試節(jié)點(diǎn)鏈系統(tǒng)，針對N個待測節(jié)點(diǎn)，該總線式測試節(jié)點(diǎn)鏈系統(tǒng)包括分別連接至N個待測節(jié)點(diǎn)的N個測試信號驅(qū)動器和用以選通所述N個測試信號驅(qū)動器的測試移位控制器；所述測試信號驅(qū)動器包括寄存器和三態(tài)緩沖器，所述測試移位控制器的輸出端通過串行時(shí)鐘信號線和串行移位數(shù)據(jù)線依次串接各個測試信號驅(qū)動器的寄存器，所述三態(tài)緩沖器具有信號輸入端、數(shù)據(jù)選通端、信號輸出端，其中，信號輸入端接至該測試信號驅(qū)動器相應(yīng)的待測節(jié)點(diǎn)，數(shù)據(jù)選通端與相應(yīng)的寄存器的串行移位數(shù)據(jù)輸出端連接；N個三態(tài)緩沖器的信號輸出端均接至測試信號總線，所述測試信號總線的末端設(shè)置最終測試金屬點(diǎn)， 作為測試探針的插入口(這樣就可以將芯片中所有的待測節(jié)點(diǎn)選通到一個測試信號總線上，然后驅(qū)動到一個最終的測試金屬點(diǎn)上)。[0011]上述總線式測試節(jié)點(diǎn)鏈系統(tǒng)的每一個測試信號驅(qū)動器內(nèi)的時(shí)鐘信號線上均設(shè)置時(shí)鐘信號驅(qū)動器。通常情況下，這是一個比較小的信號驅(qū)動器。在上述測試信號總線的最末端還設(shè)置有信號驅(qū)動器。通常情況下，是一個比較大的信號驅(qū)動器。上述最終測試金屬點(diǎn)由芯片最頂層金屬構(gòu)成；在制造測試晶圓時(shí)使用最頂層金屬和次頂層金屬過孔的掩膜版定位測試金屬點(diǎn)的位置，并在芯片鈍化層上開測試孔，以便測試探針插入。本實(shí)用新型具有以下優(yōu)點(diǎn)1.通過把許多分散的測試節(jié)點(diǎn)信號串接成鏈，可共用一個大尺寸的測試接口(最終測試金屬點(diǎn))，減少了片上測試金屬點(diǎn)的數(shù)量，從而節(jié)省了頂層金屬布線通道。2.由于最終測試金屬點(diǎn)尺寸加大，降低了在芯片測試調(diào)試時(shí)探針對針的難度，增加接觸的可靠性，提高測試信號質(zhì)量。3.通過移位控制器可以方便的切換多個信號用以觀測待測節(jié)點(diǎn)信號，減少了頻繁的對針工作，提高了調(diào)試效率，進(jìn)而縮短了產(chǎn)品調(diào)試開發(fā)周期。

圖1為目前芯片中測試金屬點(diǎn)與待測節(jié)點(diǎn)的示意圖。圖2為本實(shí)用新型結(jié)構(gòu)原理示意圖。圖3為本實(shí)用新型中一個測試信號驅(qū)動器的結(jié)構(gòu)原理圖。圖4為對于使用測試引腳完成可測試設(shè)計(jì)時(shí)的移位控制器的工作原理圖。圖5是對于使用測試引腳完成可測試設(shè)計(jì)時(shí)的移位控制器的工作時(shí)序圖。圖6是對于使用測試命令完成可測試設(shè)計(jì)時(shí)的移位控制器的工作原理圖。
具體實(shí)施方式
整個測試系統(tǒng)由測試移位控制器(TP_SHIFT_MASTER)，測試信號驅(qū)動器(TP_ DRIVER)，最終測試金屬點(diǎn)(HUGE_TP)，測試信號總線(Huge test-pad signal)構(gòu)成。其中測試信號驅(qū)動器的原理圖如圖3所示。測試信號驅(qū)動器由一個寄存器(DFF)、一個三態(tài)緩沖器(TRI_BUF)、一個一般緩沖器(BUF)門組成。其基本工作原理為在寄存器配置完成時(shí)，如果寄存器鎖存的值為0，三態(tài)緩沖器輸出高組態(tài)到測試信號線(tp_do = 1’ bz)。如果寄存器鎖存的值為1，三態(tài)緩沖器輸出來自測試節(jié)點(diǎn)的信號到測試金屬點(diǎn)信號線(tp_do = tp_di)。在寄存器配置過程中，測試信號驅(qū)動器輸出本寄存器的內(nèi)容到下一級的測試信號驅(qū)動器。一般緩沖器用來驅(qū)動串行時(shí)鐘。測試移位控制器根據(jù)芯片可測試設(shè)計(jì)的不同而不同。一般情況下，芯片的可測試設(shè)計(jì)提供兩種方法來完成可測試設(shè)計(jì)一種是提供測試引腳完成可測試設(shè)計(jì)，另一種是提供測試命令來完成可測試設(shè)計(jì)。對于提供測試數(shù)據(jù)引腳和測試時(shí)鐘引腳的芯片，測試移位控制器將芯片外面的測試數(shù)據(jù)引腳連接到移位數(shù)據(jù)引腳(Sft_data)，同時(shí)將芯片外面的測試時(shí)鐘引腳連接到移位時(shí)鐘引腳(sft_clk)。在測試過程中，工程師將一連串的配置數(shù)據(jù)串行送入測試節(jié)點(diǎn)鏈中各個測試信號驅(qū)動器的寄存器中，配置數(shù)據(jù)的個數(shù)等于芯片中待測節(jié)點(diǎn)的個數(shù)，也等于測試信號驅(qū)動器的個數(shù)。這一串配置數(shù)據(jù)中只能有一個為1，標(biāo)志對應(yīng)的需要測試的信號傳輸?shù)綔y試信號總線上，以便在最終測試金屬點(diǎn)上可以觀察出來。這種情況下，測試移位控制器只需要完成簡單的接收功能，所以提供兩個接收器就可以，如圖4所示。其時(shí)序圖如圖5所示以n = 6例，如果欲測試的是s3的數(shù)據(jù)，則TP_SHIFT_ MASTER應(yīng)配置的數(shù)據(jù)為sft_dat<6:l> = 000100。在完成串行設(shè)置結(jié)束(T6)之后，只有S3 是1，則只有sft_data_3的輸出值是tp_di_3，其他的都是高阻。雖然在串行配置的過程中會打開其他的三態(tài)門(如本例中的在T4周期和T5周期就分別輸出tp_di_l和tp_di_2)， 但是測試工程師是在配置完成以后才開始采集數(shù)據(jù)(tp_di_3)，在配置過程中的最終測試金屬點(diǎn)上信號的變化并不會有影響。圖5中的虛線表示串行設(shè)置結(jié)束(T6時(shí)刻)，此時(shí)tp_di_3的值通過測試總先后輸出在最終測試金屬點(diǎn)上，并最終傳輸給HUGE_TP實(shí)際測試的S3值。圖中的時(shí)鐘信號為系統(tǒng)采樣時(shí)鐘。對于提供測試命令來完成可測試設(shè)計(jì)的芯片，測試移位控制器對測試命令進(jìn)行譯碼，選通待測節(jié)點(diǎn)所在的測試節(jié)點(diǎn)鏈，收集配置該測試節(jié)點(diǎn)鏈所需要的配置數(shù)據(jù)，并將這些數(shù)據(jù)串行移位到測試信號驅(qū)動器的寄存器中，完成整個測試節(jié)點(diǎn)鏈系統(tǒng)的配置。這一串配置數(shù)據(jù)中也只能有一個為1，標(biāo)志對應(yīng)的需要測試的信號傳輸?shù)綔y試金屬點(diǎn)信號總線中，在最終測試金屬點(diǎn)上可以觀察出來。如圖6所示。實(shí)際上，圖6還體現(xiàn)了對多條測試節(jié)點(diǎn)鏈的選通，共涉及m條測試金屬點(diǎn)鏈，這樣擴(kuò)展了測試節(jié)點(diǎn)鏈系統(tǒng)的測試規(guī)模。本實(shí)用新型支持兩種配置數(shù)據(jù)的配置方式一種是簡單地在串行配置數(shù)據(jù)的最后一位設(shè)置為“1”，如“0001”，每經(jīng)過一個時(shí)鐘周期，該串行配置數(shù)據(jù)向下一級移動一位，通過控制時(shí)鐘周期的個數(shù)來確定“ 1”所在的測試信號驅(qū)動器，從而選定與該測試信號驅(qū)動器對應(yīng)的待測節(jié)點(diǎn)。另一種是預(yù)先配置好串行配置數(shù)據(jù)，串行配置數(shù)據(jù)與N個待測節(jié)點(diǎn)一一對應(yīng)，串行配置數(shù)據(jù)中僅有一位為“1”，即對應(yīng)于目標(biāo)待測節(jié)點(diǎn)；在N個時(shí)鐘周期后，查看最終測試金屬點(diǎn)，即得到目標(biāo)待測節(jié)點(diǎn)的信號。
權(quán)利要求1.總線式測試節(jié)點(diǎn)鏈系統(tǒng)，針對N個待測節(jié)點(diǎn)，其特征在于該總線式測試節(jié)點(diǎn)鏈系統(tǒng)包括分別連接至N個待測節(jié)點(diǎn)的N個測試信號驅(qū)動器和用以選通所述N個測試信號驅(qū)動器的測試移位控制器；所述測試信號驅(qū)動器包括寄存器和三態(tài)緩沖器，所述測試移位控制器的輸出端通過串行時(shí)鐘信號線和串行移位數(shù)據(jù)線依次串接各個測試信號驅(qū)動器的寄存器，所述三態(tài)緩沖器具有信號輸入端、數(shù)據(jù)選通端、信號輸出端，其中，信號輸入端接至該測試信號驅(qū)動器相應(yīng)的待測節(jié)點(diǎn)，數(shù)據(jù)選通端與相應(yīng)的寄存器的串行移位數(shù)據(jù)輸出端連接；N 個三態(tài)緩沖器的信號輸出端均接至測試信號總線，所述測試信號總線的末端設(shè)置最終測試 ^riM ； ο
2.根據(jù)權(quán)利要求1所述的總線式測試節(jié)點(diǎn)鏈系統(tǒng)，其特征在于每一個測試信號驅(qū)動器內(nèi)的時(shí)鐘信號線上均設(shè)置時(shí)鐘信號驅(qū)動器。
3.根據(jù)權(quán)利要求1所述的總線式測試節(jié)點(diǎn)鏈系統(tǒng)，其特征在于在所述測試信號總線的最末端還設(shè)置有信號驅(qū)動器。
4.根據(jù)權(quán)利要求1所述的總線式測試節(jié)點(diǎn)鏈系統(tǒng)，其特征在于所述最終測試金屬點(diǎn)由芯片最頂層金屬構(gòu)成；在制造測試晶圓時(shí)使用最頂層金屬和次頂層金屬過孔的掩膜版定位測試金屬點(diǎn)的位置，并在芯片鈍化層上開測試孔，以便測試探針插入。
專利摘要本實(shí)用新型提供一種總線式測試節(jié)點(diǎn)鏈系統(tǒng)，該總線式測試節(jié)點(diǎn)鏈系統(tǒng)包括分別連接至N個待測節(jié)點(diǎn)的N個測試信號驅(qū)動器和用以選通所述N個測試信號驅(qū)動器的測試移位控制器；所述測試信號驅(qū)動器包括寄存器和三態(tài)緩沖器，所述三態(tài)緩沖器具有信號輸入端、數(shù)據(jù)選通端、信號輸出端，其中，信號輸入端接至該金屬點(diǎn)驅(qū)動器相應(yīng)的待測節(jié)點(diǎn)，數(shù)據(jù)選通端與相應(yīng)的寄存器的串行移位數(shù)據(jù)輸出端連接；N個三態(tài)緩沖器的信號輸出端均接至同一測試信號總線上，所述測試信號總線的末端設(shè)置最終測試金屬點(diǎn)。本實(shí)用新型通過把許多分散的測試節(jié)點(diǎn)信號串接成鏈，共用一個大尺寸的測試金屬點(diǎn)，減少了片上測試金屬點(diǎn)的數(shù)量，從而節(jié)省了頂層金屬布線的通道。
文檔編號G01R31/3185GK202217035SQ20112033818
公開日2012年5月9日 申請日期2011年9月9日 優(yōu)先權(quán)日2011年9月9日
發(fā)明者馮曉茹, 江喜平 申請人:西安華芯半導(dǎo)體有限公司