專利名稱：雙層懸空梁微結(jié)構(gòu)薄膜量熱計(jì)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型屬于微型傳感器技術(shù)領(lǐng)域，涉及一種雙層懸空梁微結(jié)構(gòu)的薄膜 量熱計(jì)，應(yīng)用于微納米薄膜熱力學(xué)參數(shù)的測(cè)試。
背景技術(shù)：
近年來，隨著集成電路、微加熱式器件、微流控系統(tǒng)和熱毛細(xì)管等研究的 深入，微尺度熱現(xiàn)象研究己得到廣泛重視。其中，厚度在亞微米到納米量級(jí)的 超薄薄膜的熱力學(xué)特性可能與相應(yīng)的常規(guī)塊體材料的熱力學(xué)特性有很大的不 同，還有一些材料只能制作為超薄薄膜形式。因此，超薄薄膜熱力學(xué)特性的測(cè) 試分析技術(shù)已成為微尺度熱效應(yīng)研宄領(lǐng)域的研究熱點(diǎn)之一。
量熱計(jì)在200多年的歷史中不斷發(fā)展，在過去的二十年里，硅微加工技術(shù)的 發(fā)展，懸空膜片、薄膜加熱電阻、薄膜測(cè)溫電阻、薄膜熱電偶等的制造技術(shù)日 趨完善。在此基礎(chǔ)上，二十世紀(jì)九十年代誕生了微量熱計(jì)，它采用集加熱與測(cè) 溫于一體的懸空膜片結(jié)構(gòu)，因此自身熱容小，量熱精度高，可用于微納米薄膜 熱容、熔點(diǎn)等熱力學(xué)參數(shù)的測(cè)試。
目前，國(guó)內(nèi)外薄膜量熱計(jì)均為單層結(jié)構(gòu)，樣品薄膜需要準(zhǔn)確淀積在薄膜量 熱計(jì)樣品區(qū)才能保證溫度均勻性和測(cè)量的精度。這些薄膜量熱計(jì)的樣品薄膜定 位淀積均采用硅掩膜技術(shù)，掩膜挖孔工藝及其與薄膜量熱計(jì)的對(duì)準(zhǔn)與定位工藝 的誤差均在十微米以上，具有操作難度大，定位精度差的缺點(diǎn)。
實(shí)用新型內(nèi)容
本實(shí)用新型要解決的技術(shù)問題是提供一種雙層懸空梁微結(jié)構(gòu)的薄膜量熱 計(jì)，該薄膜量熱計(jì)能夠?qū)崿F(xiàn)樣品薄膜在量熱計(jì)溫度分布最均勻的中心溫區(qū)的自 對(duì)準(zhǔn)定位淀積，不但定位誤差小，而且使用方便。
本實(shí)用新型的量熱計(jì)是一種雙層懸空梁微結(jié)構(gòu)的薄膜量熱計(jì)，主要由硅襯 底、第一層薄膜懸梁和第二層薄膜懸梁組成。
第一層薄膜懸梁兩端固支，懸架在硅襯底上，平行于硅襯底表面。該薄膜 懸梁可以采用表面微加工工藝、正面體硅微加工工藝或者背面體硅微加工工藝 實(shí)現(xiàn)與硅襯底之間的懸空。
3第二層薄膜懸梁兩端固支，平行于硅襯底表面，懸架在第一層薄膜懸梁上， 不與第一層薄膜懸粱相接觸，與第一層薄膜懸梁垂直。該薄膜懸梁采用表面微 加工工藝實(shí)現(xiàn)與第一層懸梁以及硅襯底之間的懸空。
硅襯底、第一層薄膜懸梁和第二層薄膜懸梁三者之間均有間隙。 第一層薄膜懸梁和第二層薄膜懸梁結(jié)構(gòu)相同，都是兩層絕緣介質(zhì)薄膜中間
夾著一層薄膜電阻的多層膜；兩層絕緣介質(zhì)薄膜可以是低應(yīng)力氮化硅或者二氧 化硅；懸梁夾層的薄膜電阻是加熱電阻，同時(shí)它也是測(cè)溫電阻；該薄膜電阻是 有感溫特性并適合微電子機(jī)械加工的薄膜材料；該薄膜材料可以是多晶硅、白 金、鋁、鈦或者鎢。
本實(shí)用新型的雙層懸空梁微結(jié)構(gòu)薄膜量熱計(jì)可以在同一芯片上制作多個(gè)雙 層懸空梁微結(jié)構(gòu)薄膜量熱計(jì)，形成薄膜量熱計(jì)陣列，從而一次待測(cè)薄膜加載就 可同時(shí)獲得多個(gè)待測(cè)樣品。
該薄膜量熱計(jì)芯片封裝采用雙列直插封裝形式，封裝的頂蓋為中心鏤空結(jié) 構(gòu)，鏤空部分露出薄膜量熱計(jì)芯片中心的薄膜量熱計(jì)陣列。
本實(shí)用新型的有益效果是，在一個(gè)傳感單元上垂直集成了方向正交的兩層 薄膜懸梁，作為兩個(gè)薄膜量熱計(jì)，能夠?qū)崿F(xiàn)樣品薄膜在量熱計(jì)溫度分布最均勻 的中心溫區(qū)的自對(duì)準(zhǔn)定位淀積，從而提高量熱精度，而且使用方便。采用差式 脈沖掃描量熱，以下層量熱計(jì)作為上層量熱計(jì)的參考單元，樣品薄膜濺射或蒸 鍍到量熱計(jì)上時(shí)，下層量熱計(jì)與上層量熱計(jì)的唯一差別是中心交叉部分的樣品 區(qū)沒有樣品薄膜，因此通過差式脈沖掃描量熱分析可以獲得樣品區(qū)薄膜的熱容。

圖1 (A)是本實(shí)用新型的雙層懸空梁微結(jié)構(gòu)薄膜量熱計(jì)的結(jié)構(gòu)示意圖。 圖1 (B)是本實(shí)用新型的第一層懸空梁微結(jié)構(gòu)薄膜的結(jié)構(gòu)示意圖。 圖i (C)是本實(shí)用新型的第二層懸空梁微結(jié)構(gòu)薄膜的結(jié)構(gòu)示意圖。 圖2 (A)是第一層薄膜懸梁采用表面微加工工藝的雙層懸空梁微結(jié)構(gòu)薄膜
量熱計(jì)的A-A剖面圖。
圖2 (B)是第一層薄膜懸梁采用表面微加工工藝的雙層懸空梁微結(jié)構(gòu)薄膜
量熱計(jì)的B-B剖面圖。
圖3 (A)是第一層薄膜懸梁采用正面體硅微加工工藝的雙層懸空梁微結(jié)構(gòu)
薄膜量熱計(jì)的A-A剖面圖。圖3 (B)是第一層薄膜懸梁采用正面體硅微加工工藝的雙層懸空梁微結(jié)構(gòu)
薄膜量熱計(jì)的B-B剖面圖。
圖4 (A)是第一層薄膜懸梁采用背面體硅微加工工藝的雙層懸空梁微結(jié)構(gòu) 薄膜量熱計(jì)的A-A剖面圖。
圖4 (B)是第一層薄膜懸梁采用背面體硅微加工工藝的雙層懸空梁微結(jié)構(gòu) 薄膜量熱計(jì)的B-B剖面圖。
圖5是本實(shí)用新型的雙層懸空梁微結(jié)構(gòu)薄膜量熱計(jì)組成的九單元陣列。
圖中IO是硅襯底；ll是第一層薄膜懸梁；12是第二層薄膜懸梁；13、 14、
16、 17是絕緣介質(zhì)薄膜；15、 18是薄膜電阻；19、 20是多晶硅犧牲層；21、 22 是硅襯底腐蝕坑；23是第一層懸梁的腐蝕窗；24是第二層懸梁的腐蝕窗；25是 氧化層；26是背面體硅腐蝕窗。
具體實(shí)施方式

以下結(jié)合技術(shù)方案和附圖詳細(xì)敘述本實(shí)用新型的具體實(shí)施例。 本實(shí)用新型的雙層懸空梁微結(jié)構(gòu)薄膜量熱計(jì)由硅襯底IO、第一層薄膜懸梁
11、以及第二層薄膜懸梁12組成。第一層薄膜懸梁11包括絕緣介質(zhì)薄膜13、 14
和薄膜電阻15;第二層薄膜懸梁12包括絕緣介質(zhì)薄膜16、 17和薄膜電阻18。第
一層薄膜懸梁11與第二層薄膜懸梁12之間有高度在微米量級(jí)的間隙，此間隙采
用表面微加工工藝實(shí)現(xiàn)；第一層薄膜懸梁ll可以采用表面微加工工藝、或者正
面體硅微加工工藝、或者背面體硅微加工工藝實(shí)現(xiàn)與硅襯底10之間的懸空。制
作步驟如下
第一步，如果第一層薄膜懸梁ll采用表面微加工工藝，在硅襯底10上生長(zhǎng) 氧化層25，然后淀積多晶硅犧牲層19并光刻腐蝕成形；如果第一層薄膜懸梁ll 采用正面體硅微加工工藝、或者背面體硅微加工工藝，直接從第二步開始；
第二步，CVD法淀積二氧化硅或者低應(yīng)力氮化硅層13;
第三步，CVD法淀積多晶硅并摻雜降阻，或者濺射法淀積白金、鋁、鈦或者 鎢，然后光刻腐蝕形成加熱和測(cè)溫薄膜電阻15;
第四步，CVD法淀積二氧化硅或者低應(yīng)力氮化硅層14;
第五步，光刻腐蝕二氧化硅/低應(yīng)力氮化硅形成第一層懸梁的腐蝕窗23，露 出下方的犧牲層多晶硅19或者硅襯底10;
5第六步，淀積多晶硅犧牲層20并光刻腐蝕成形； 第七步，CVD法淀積二氧化硅或者低應(yīng)力氮化硅層16;
第八步，CVD法淀積多晶硅并摻雜降阻，或者濺射法淀積白金，或者濺射法
淀積鈦，或者濺射法淀積鋁，然后光刻腐蝕形成加熱和測(cè)溫薄膜電阻18;
第九步，CVD法淀積二氧化硅或者低應(yīng)力氮化硅層17;
第十歩，光刻腐蝕引線孔，濺射法淀積鋁并光刻腐蝕形成焊盤；
第十一步，光刻腐蝕二氧化硅/低應(yīng)力氮化硅形成第二層懸梁的腐蝕窗24，
露出下方的犧牲層多晶硅20;如果第一層薄膜懸梁ll采用背面體硅微加工工藝， 進(jìn)入第十二步；如果第一層薄膜懸梁ll采用采用犧牲層表面微加工工藝或者正 面體硅微加工工藝，直接進(jìn)入第十三步；
第十二步，從硅片背面光刻腐蝕二氧化硅/低應(yīng)力氮化硅形成背面體硅腐蝕
窗26，露出背面的硅；
第十三步，采用不腐蝕鋁的頂AH: Si : H20: (NH4) 2S208 =5:1. 6:92. 9:0. 5的溶液 腐蝕硅如果第一層薄膜懸梁ll采用采用表面微加工工藝，腐蝕多晶硅犧牲層 20和19;或者，如果第一層薄膜懸梁ll采用正面體硅微加工工藝，腐蝕多晶硅 犧牲層20和硅襯底腐蝕坑21;或者，如果第一層薄膜懸梁ll采用背面體硅微加 工工藝，腐蝕多晶硅犧牲層20和硅襯底腐蝕坑22;獲得雙層懸空梁微結(jié)構(gòu)薄膜 量熱計(jì)。
本實(shí)用新型的雙層懸空梁微結(jié)構(gòu)薄膜量熱計(jì)可以在同一芯片上制作薄膜量 熱計(jì)陣列，例如，對(duì)于九單元薄膜量熱計(jì)陣列，僅一次待測(cè)薄膜加載就可獲得 相同種類和相同厚度的九個(gè)待測(cè)薄膜樣品。
芯片封裝采用雙列直插封裝形式，封裝的頂蓋為中心鏤空結(jié)構(gòu)，鏤空部分 露出芯片中心的薄膜量熱計(jì)陣列，以便加載待測(cè)薄膜。在加載待測(cè)薄膜時(shí)，將 本實(shí)用新型的薄膜量熱計(jì)放入濺射臺(tái)或蒸鍍臺(tái)，淀積的待測(cè)薄膜的厚度范圍為 小于第一層薄膜懸梁11與第二層薄膜懸梁12之間間隙高度的一半。
測(cè)量薄膜樣品熱容時(shí)，將本實(shí)用新型的雙層懸空梁微結(jié)構(gòu)薄膜量熱計(jì)置于 真空環(huán)境，采用現(xiàn)有的差式脈沖掃描量熱法對(duì)第一層薄膜懸梁ll與第二層薄膜 懸梁12同時(shí)進(jìn)行掃描量熱，計(jì)算熱容。脈沖電源對(duì)第一層薄膜懸梁ll與第二層薄 膜懸梁12的加熱和測(cè)溫薄膜電阻施加相同的熱激勵(lì)脈沖，通過加熱測(cè)溫電阻監(jiān)測(cè)兩層薄膜懸梁的溫度和吸熱量變化的差異得到第一層薄膜懸梁和第二層薄膜 懸梁交疊面積尺寸的樣品薄膜的熱容。
權(quán)利要求1、一種雙層懸空梁微結(jié)構(gòu)薄膜量熱計(jì)，包括硅襯底(10)、第一層薄膜懸梁(11)和第二層薄膜懸梁(12)，其特征在于第一層薄膜懸梁(11)兩端固支，懸架在硅襯底(10)上，平行于硅襯底(10)表面；第二層薄膜懸梁(12)兩端固支，平行于硅襯底(10)表面，懸架在第一層薄膜懸梁(11)上，不與第一層薄膜懸梁(11)相接觸，與第一層薄膜懸梁(11)垂直。
2 、根據(jù)權(quán)利要求1所述的雙層懸空梁微結(jié)構(gòu)薄膜量熱計(jì)，其特征還在于: 第一層薄膜懸梁(11)和第二層薄膜懸梁(12)結(jié)構(gòu)相同，是兩層絕緣介質(zhì)薄膜中間夾著一層薄膜電阻的多層膜；兩層絕緣介質(zhì)薄膜是低應(yīng)力氮化硅或者二氧化 硅；懸梁夾層的薄膜電阻是加熱電阻，也是測(cè)溫電阻，該薄膜電阻具有感溫特性并適合微電子機(jī)械加工的薄膜材料。
3、根據(jù)權(quán)利要求2所述的雙層懸空梁微結(jié)構(gòu)薄膜量熱計(jì)，其特征還在于 所述的薄膜材料是多晶硅、白金、鋁、鈦或鎢。
4 、根據(jù)權(quán)利要求1所述的雙層懸空梁微結(jié)構(gòu)薄膜量熱計(jì)，其特征還在于 該第一層薄膜懸梁(ll)采用表面微加工工藝、正面體硅微加工工藝或者背面體 硅微加工工藝實(shí)現(xiàn)與硅襯底(10)之間的懸空。
5、 根據(jù)權(quán)利要求1所述的雙層懸空梁微結(jié)構(gòu)薄膜量熱計(jì)，其特征還在于 在同一芯片上制作多個(gè)雙層懸空梁微結(jié)構(gòu)薄膜量熱計(jì)，形成薄膜量熱計(jì)陣列。
6、 根據(jù)權(quán)利要求1所述的雙層懸空梁微結(jié)構(gòu)薄膜量熱計(jì)，其特征還在于 該薄膜量熱計(jì)芯片封裝采用雙列直插封裝形式，封裝的頂蓋為中心鏤空結(jié)構(gòu)， 鏤空部分露出薄膜量熱計(jì)芯片中心的薄膜量熱計(jì)陣列。
專利摘要本實(shí)用新型公開了一種雙層懸空梁微結(jié)構(gòu)薄膜量熱計(jì)，屬于微型傳感器技術(shù)領(lǐng)域。其特征是該雙層懸空梁微結(jié)構(gòu)薄膜量熱計(jì)，包括硅襯底、第一層薄膜懸梁和第二層薄膜懸梁，其特征在于第一層薄膜懸梁兩端固支，懸架在硅襯底上，平行于硅襯底表面；第二層薄膜懸梁兩端固支，平行于硅襯底表面，懸架在第一層薄膜懸梁上，不與第一層薄膜懸梁相接觸，與第一層薄膜懸梁垂直。硅襯底、第一層薄膜懸梁和第二層薄膜懸梁三者之間均有間隙。本實(shí)用新型的有益效果是該雙層懸空梁微結(jié)構(gòu)的薄膜量熱計(jì)具有樣品薄膜自對(duì)準(zhǔn)淀積功能，提高了樣品定位淀積準(zhǔn)確性，減小了薄膜量熱計(jì)的使用難度，適用于微納米薄膜熱力學(xué)參數(shù)的測(cè)試。
文檔編號(hào)G01K17/00GK201368782SQ200920010138
公開日2009年12月23日 申請(qǐng)日期2009年1月10日 優(yōu)先權(quán)日2009年1月10日
發(fā)明者雋 余, 沖 馮, 呂安新, 唐禎安 申請(qǐng)人:大連理工大學(xué)