專利名稱：用于測試連接墊的電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種用于測試的電3各，特別是一種用于測試 連接墊的電路，其用于測試集成電路的多個連接墊。
背景4支術(shù)
現(xiàn)今半導(dǎo)體制程已發(fā)展成熟，且半導(dǎo)體制程的卓越技術(shù)使集 成電路的應(yīng)用越來越廣泛，民眾所使用的電子產(chǎn)品大多數(shù)都使用 集成電路晶片做為核心元件，而用于控制電子產(chǎn)品。由于半導(dǎo)體 制程使集成電路晶片所占用的面積越來越小，亦使電子產(chǎn)品越來 越小、越來越薄，例如隨身聽、筆記型電腦、數(shù)位相機(jī)等。由 于半導(dǎo)體制程相當(dāng)精密，晶圓上具上千的集成電路晶片，由于集
成電路晶片相當(dāng)微小，所以無法讓測試人員憑肉眼或親手實(shí)測其 好壞，因此，現(xiàn)今發(fā)展出許多種測試設(shè)備及測試方式，以針對集 成電路晶片進(jìn)行測試，例如集成電路晶片的連接墊測試(PAD test ),其是針對集成電路晶片中用于打線的連接塾進(jìn)行測試， 以避免連接墊無法運(yùn)作的集成電路晶片進(jìn)行封裝出貨，而避免瑕 瘋品流于市面上，進(jìn)而提升集成電路晶片的制造廠商的品牌形 象。
請參閱圖1與圖2,其為習(xí)知測試裝置測試集成電路晶片的 連接墊與進(jìn)行測試連接墊的示意圖。如圖所示，習(xí)知測試集成電路晶片的連接墊的方式，其利用一個測試裝置IO設(shè)置一個測試
埠102，而測試埠102設(shè)有多個測試探針104 (如圖2所示)。測 試裝置10設(shè)置于一個測試機(jī)臺(圖未示)，測試機(jī)臺承載有欲測 試的一個晶圓20,晶圓20包含有多個的集成電路晶片22。測試 機(jī)臺于進(jìn)行測試晶圓20的集成電路晶片22時，是會移動晶圓 20使得晶圓20的每一個集成電路晶片22得以依序?qū)ξ挥跍y試 裝置10的測試埠102，以將測試埠102的該些測試探針104分 別耦接于集成電路晶片22的每一個連接墊222。
承接上述，測試裝置10即可透過該些測試:探針104分別傳 送一個測試訊號至集成電路晶片22的連接墊222并傳輸至一個 測試電路224,如此經(jīng)由偵測集成電路晶片22的測試電路224 的一個輸出端226的輸出訊號，即可得知連接墊222是否可正常 傳輸訊號。也就是輸入測試訊號至連接墊222,并由該輸出端226 測得輸出訊號時，表示該集成電路晶片22可正常傳輸訊號而通 過測試，亦即該集成電路晶片22的連接塾222可運(yùn)作。當(dāng)該些 連接墊222與該些測試電路224是維持正常的電性耦接時，集成 電路晶片2 2的輸出端2 2 6可輸出對應(yīng)于該測試訊號的輸出訊號， 如此即表示該些連接墊222為正常運(yùn)作。相反的，當(dāng)該些連接墊 222所對應(yīng)的該些輸出端226的其中一個未能輸出訊號時，即表 示該些連4矣墊222的其中一個未正常運(yùn)作。如此，即可測試集成 電路晶片20的連接墊222是否正常。
然而，隨著半導(dǎo)體制程越來越精密的情況下，連接墊的數(shù)量 越趨增加，為了可于在固定面積下的晶圓增設(shè)集成電路晶片，而 提高生產(chǎn)效率，所以連接墊的尺寸也越做越小且越趨密集，由于習(xí)知測試裝置的測試埠的測試探針數(shù)量必須相等于單 一 集成電 路晶片的連接墊的數(shù)量，因此習(xí)知測試裝置的測試探針數(shù)量必需 相對增加，且分布亦需越來越密，以對應(yīng)連4妄墊的位置，如此測 試裝置的電路也會愈趨復(fù)雜，而造成測試裝置的設(shè)計(jì)上的困難， 且測試探針分布的密集度增加會導(dǎo)致測試裝置的成本隨著增加。 因此，如何針對上述問題而提出 一種用于測試連接墊的電 路，不僅改善傳統(tǒng)連接墊測試的缺點(diǎn)而減少測試探針數(shù)量，又可 提升連接墊測試的可靠度，以解決上述的問題。

發(fā)明內(nèi)容
本發(fā)明的目的，在于提供一種用于測試連接墊的電路，其是 利用測試開關(guān)結(jié)合連接墊開關(guān)，以利用較少數(shù)量的測試探針，即 可對多個連接墊進(jìn)行測試，并可降低設(shè)計(jì)測試裝置的難易度與成 本，且可提高測試可靠度。
本發(fā)明的目的，在于提供一種用于測試連接墊的電路，其是 利用測試開關(guān)與連接墊開關(guān)使每一個連接墊輪流耦接測試電路， 以輪流測試每一個連接墊，以減少測試電路的數(shù)量，進(jìn)而減少設(shè) 置測試電的面積并降{氐成本。
為實(shí)現(xiàn)本發(fā)明的目的及解決其技術(shù)問題，本發(fā)明是通過以下 技術(shù)方案來實(shí)現(xiàn)的。本發(fā)明是提供一種用于測試連接墊的電路， 其應(yīng)用于測試多個連4妄墊，該電^各包含至少一個測試電^^、多個 測試開關(guān)與至少 一個連接墊開關(guān)，其中該些測試開關(guān)分別耦接該 測試電路與該些連接墊，該連接墊開關(guān)分別耦接該些連接墊之 間。為實(shí)現(xiàn)本發(fā)明的目的及解決其技術(shù)問題，本發(fā)明還通過以下 技術(shù)方案來實(shí)現(xiàn)。
前述的用于測試連接墊的電路，其中該第一個連接墊更耦接 一個測試裝置的多個測試探針的其中一個測試探針，該測試探針 傳送一個測試訊號至該第一個連接墊，該測試訊號AU亥第一個連 接墊經(jīng)該第一個測試開關(guān)傳送至該測試電路或透過該連接墊開 關(guān)、該第二連接墊與該第二測試開關(guān)傳送至該測試電路。
前述的用于測試連接墊的電路，其中該第 一個測試開關(guān)導(dǎo)通 時，該連接墊開關(guān)與該第二測試開關(guān)截止，該連接墊開關(guān)導(dǎo)通時， 該第一個測試開關(guān)截止，且該第二測試開關(guān)導(dǎo)通。
前述的用于測試連接墊的電路，其中該第一個連接墊、該第 一個測試開關(guān)、該第二測試開關(guān)、該第二連接墊、該連接墊開關(guān)、 該測試電路設(shè)置于一個集成電路。
前述的用于測試連接墊的電路，其中該至少 一 個測試電路包
含 一個第一個測試電路，耦接該第一個測試開關(guān)；以及一個第 二測試電路，耦接該第二測試開關(guān)。
前述的用于測試連4妄墊的電路，其中該測試電路包含 一個 輸出端；以及一個二極管，其耦接于一個接地端與該輸出端之間。
前述的用于測試連接墊的電路，其中該測試電路包含 一個 第一二極管，其一端耦接于一個接地端； 一個第二二極管，其一
端耦接于該第一二極管的另一端； 一個輸出端，其耦接于該第二 二極管的另一端。
前述的用于測試連接墊的電路，其中該第 一 個測試開關(guān)與該 第二測試開關(guān)分別為 一 個晶體管。前述的用于測試連接墊的電路，其中該連接墊開關(guān)為 一個晶 體管。
為實(shí)現(xiàn)本發(fā)明的目的及解決其技術(shù)問題，本發(fā)明還通過以下 技術(shù)方案來實(shí)現(xiàn)。本發(fā)明提供一種用于測試連接墊的電路，其應(yīng)
用于測試M個連接墊，其特征在于，該電路包含至少一個測試 電路；M個測試開關(guān)，其分別耦接該些連4妻墊與該測試電路之間； M-l個連接墊開關(guān)，其分別耦接于該些連接墊之間；其中，M大 于2。
前述的用于測試連接墊的電路，其中該些連接墊的其中 一個 連接墊更耦接 一 個測試裝置的多個測試探針的其中 一 個測試探 針，該測試探針傳送一 個測試訊號至該測試探針耦接的該連接 墊，該測試訊號從該測試探針耦接的該連接墊經(jīng)所耦接的該測試 開關(guān)傳送至該測試電路或從該測試探針耦接的該連接墊透過至 少一個連接墊開關(guān)、至少一個連接墊、另一個測試開關(guān)傳送至該 測試電路。
前述的用于測試連接墊的電路，其中該些連接墊、該些測試 開關(guān)、該些連接墊開關(guān)與該測試電路設(shè)置于一個集成電路。
前述的用于測試連接墊的電路，其中該至少 一 個測試電路包 含M個測試電路，分別耦接該些測試開關(guān)。
前述的用于測試連接墊的電路，其中該測試電路包含 一個 輸出端；以及一個二極管，其耦接于一個接地端和該輸出端之間。
前述的用于測試連接墊的電路，其中該測試電路包含 一個 第一二極管，其一端耦接于一個接地端； 一個第二二極管，其一 端耦接于該第一二極管的另一端； 一個輸出端，其耦接于該第二二極管的另一端。
前述的用于測試連接墊的電路，其中該些測試開關(guān)分別為一 個晶體管。
前述的用于測試連接墊的電路，其中該些連接墊開關(guān)分別為 一個晶體管。
與以前技術(shù)相比，本發(fā)明的有益效果是本發(fā)明可通過測試 開關(guān)結(jié)合連接墊開關(guān)使單一個測試探針可透過耦接一個連接墊， 而測試更多連接墊，以減少測試探針的數(shù)量并降低測試裝置的設(shè) 計(jì)難度與測試成本。


圖1為習(xí)知測試裝置測試集成電路的連接墊的示意圖2為習(xí)知測試連^妻墊的一個實(shí)施例的示意圖3為本發(fā)明的一個實(shí)施例的電路圖4A為圖3測試第一個連接墊的示意圖4B為圖3測試第二連接墊的示意圖5為本發(fā)明的的電路圖6A為圖5測試第一個連接墊的示意圖6B為圖5測試第二連接墊的示意圖7為本發(fā)明的另一個實(shí)施例的電路圖8A為圖7測試第一個連接墊的示意圖8B為圖7測試第二連接墊的示意圖8C為圖7測試第三連接墊的示意圖9為本發(fā)明的另一個實(shí)施例的電路圖；圖10A為圖9測試第一個連接墊的示意圖； 圖IOB為圖9測試第二連接墊的示意圖；以及 圖IOC為圖9測試第三連接墊的示意圖。
圖號說明
10測試裝置102測試埠
104測試纟冢針20晶圓
22集成電路晶片222連接墊
224測-試電^各226輸出端
30電路32第一個連接墊
34第二連接墊36第一個測試開關(guān)
38第二測試開關(guān)40連接墊開關(guān)
42第一個測試電路422第一二極管
424第二二極管426輸出端
44第二測試電^各442第一二極管
444第二二極管446輸出端
48測試探針50第三連接墊
52第三測試開關(guān)54第三測試電路
542第一二極管544第二二極管
546輸出端56第二連接墊開關(guān)
具體實(shí)施例方式
為使審查委員對本發(fā)明的結(jié)構(gòu)特征及所達(dá)成的功效有更進(jìn) 一步的了解與認(rèn)識，謹(jǐn)佐以較佳的實(shí)施例及配合詳細(xì)的說明，說明如后
本發(fā)明主要是將集成電路晶片的所有連接埠分組成多個組 連接埠，而每組連接埠僅利用單一個測試探針即可測試該組所有
的連接埠，而達(dá)到減少測試裝置的測試探針數(shù)量的目的。以下是 舉例說明本發(fā)明的技術(shù)特征。
請參閱圖3，其為本發(fā)明的一個實(shí)施例的電路圖。此實(shí)施例 是以集成電路晶片中的兩連接墊32、 34為一組連接埠的測試方 式，進(jìn)行說明。如圖所示，本實(shí)施例用于測試第一個連接墊32 與第二連接墊34的電路30，其包含一個第一個測試開關(guān)36、 一 個第二測試開關(guān)38、 一個連接墊開關(guān)40、 一個第一個測試電路 42與一個第二測試電蹈"4，第一個測試開關(guān)36耦接第一個連接 墊32與第一個測試電路42之間，第二測試開關(guān)38耦接第二連 接墊34與第二測試電路44之間，連接墊開關(guān)40耦接第一個連 接墊32與第二連接墊34之間。第一個測試電路42包含一個第 一二極管422、 一個第二二極管424與一個輸出端426,第一二 極管422的一個端耦接至一個接地端，而第二二極管耦接于 第一二極管的另一端與輸出端426之間。第一個測試開關(guān)36耦 接于第一二極管422與第二二極管424之間。第二測試電路44 如同第一個測試電路42包含一個第一二極管"2、 一個第二二 極管444與一個輸出端446,第一二極管442的一端耦接于接地 端，而第二二極管424則耦接于第一二極管442的另一端與輸出 端446之間。第二測試開關(guān)38耦接于第一二極管442與第二二 極管444之間。上述的第一個測試開關(guān)36、第二測試開關(guān)38與 連接墊開關(guān)40的一個較佳實(shí)施例可為晶體管，例如金屬氧化半導(dǎo)體場效晶體管(Metal Oxide Semiconductor Field Effect Transistor, MOS FET)。另夕卜，本發(fā)明的測試電路42、 44的另 一個較佳實(shí)施例，是可不需上述的第二二極管424、 444,即測 試電路42、 44的第一二極管422、 442分別耦接于輸出端426、 446與掮「i也端之間。
請參閱圖4A至圖4B,其為圖3測試連接墊的示意圖。如圖 4A所示，于測試第一個連接墊32時，測試裝置的測試埠的其中 一個測試探針48會接觸第一個連接墊32，此時第一個測試開關(guān) 36為導(dǎo)通狀態(tài)，第二測試開關(guān)38與第一個連接墊開關(guān)40為截 止?fàn)顟B(tài)，因此，第一個連接墊32經(jīng)由第一個測試開關(guān)36耦接第 一個測試電路42，測試探針48所輸出的測試訊號會經(jīng)由第一個 連接墊32與第一個測試開關(guān)36傳送至第一個測試電路42,如 此測試訊號即會經(jīng)過第二二極管424,而在第一個測試電路42 的輸出端426輸出一個輸出訊號，如此藉由偵測輸出端426是否 輸出該輸出訊號即可得知第一個連接墊32是否正常。
承接上述，當(dāng)完成圖4A測試第一個連接墊32的動作后，接 續(xù)如第五B圖所示，進(jìn)行測試第二連接墊34。于此時，第一個 測試開關(guān)36會截止，而第二測試開關(guān)38與第一個連接墊開關(guān) 40會導(dǎo)通，因此，第一個連接墊32經(jīng)由第一個連接墊開關(guān)40、 第二連接墊34與第二測試開關(guān)38耦接至第二測試電路44,也 就是測試探針48所輸出的測試訊號會經(jīng)由第一個連接墊32、第 一個連接墊開關(guān)40、第二連接墊34與第二測試開關(guān)38傳送至 第二測試電路44,因?yàn)闇y試訊號必須經(jīng)過第二連接墊34而傳送 至第二測試電路44，如此第二測試電路44的輸出端446是否可輸出該輸出訊號，即可得知第二連接墊34是否正常，所以本發(fā) 明僅要利用耦接于第一個連接墊32的測試探針48即可測試第二 連接墊34是否正常，而不需再另外使用測試纟笨針測試第二連接 墊34,所以本發(fā)明可減少測試探針的數(shù)量。舉例來說，若每一 集成電路晶片具有256個連接墊，用于連接外部電路，則習(xí)知測 試裝置需利用256支測試探針耦接該些連接墊，但本實(shí)施例可將 集成電路晶片的256個連接墊分成128組連接埠，且每一組連接 埠分別包含二連接墊與上述的電路30,而每一組連接埠透過電 路30僅需利用一個測試探針即可測試二連接墊，因此，本實(shí)施 例讓習(xí)知測試裝置僅需利用128支測試探針分別測試128組電 路，所以本發(fā)明使測試裝置減少使用耦接連接墊的測試探針，而 降低測試裝置的設(shè)計(jì)難度，以及降低成本。
另外，上述測試開關(guān)36、 38與連接墊開關(guān)40的導(dǎo)通/截止， 是透過外部下達(dá)控制命令至集成電路晶片，以控制測試開關(guān)36、 38與連接墊開關(guān)40的導(dǎo)通/截止，例如透過測試機(jī)臺，此乃為 一般常用的測試技術(shù)，在此不再贅述。
請參閱圖5，其為本發(fā)明的另一個實(shí)施例的電路圖。其中圖 3與圖5的差異在于圖5的電路30合并測試電路以測試第一個 連接墊32與第二連接墊34,也就是將測試電路合并為第一個測 試電路42，以測試第一個連接墊32與第二連接墊34，也就是說 第一個測試開關(guān)36與第二測試開關(guān)38耦接第一個測試電路42。 一開始測試第一個連接墊32時，其如圖7A所示，測試探針48 是接觸第一個連接墊32,此時第一個測試開關(guān)36導(dǎo)通，且第二 測試開關(guān)38與第一個連接墊開關(guān)40截止，測試訊號即經(jīng)由第一個連接墊32與第一個測試開關(guān)36傳送至第一個測試電路42; 當(dāng)圖7A的第一個連接墊32測試完成后，如圖7B所示，接續(xù)測 試第二連接墊34,測試探針48是繼續(xù)耦接第一個連接墊32,此 時第二測試開關(guān)38與第一個連接墊開關(guān)40導(dǎo)通，且第一個測試 開關(guān)36截止，測試訊號即經(jīng)由第一個連接墊32、第一個連接墊 開關(guān)40、第二連接墊34與第二測試開關(guān)38傳送至第一個測試 電路42。由本實(shí)施例可知，本發(fā)明除了可減少測試探針數(shù)量的 外，更可利用多個測試開關(guān)耦接同一個測試電路，而減少測試電 路的數(shù)量，以相對降低測試電路所占用的面積，進(jìn)而減少更多成 本。
請參閱圖7，其為本發(fā)明的另一個實(shí)施例的電路圖。其中圖 5與圖7的差異在于圖7更測試第三連接墊50,第一個測試開關(guān) 36、第二測試開關(guān)38與一個第三測試開關(guān)52分別耦接第一個測 試電路42、第二測試電路44與第三測試電3各54,且圖7的電路 30更包含一個第二連接墊開關(guān)56,其中第三測試電路54包含一 個第一二極管542、 一個第二二極管544與一個第三輸出端546, 第三測試開關(guān)52與第二連接墊開關(guān)56亦分別為一個晶體管，例 如:金屬氧化半導(dǎo)體場效晶體管。第二連接墊開關(guān)52耦接于第二 連接墊34與第三連接墊50之間，第三測試開關(guān)52耦接于第三 連接墊50與第三測試電路54之間，第一二極管542的一端是耦 接一個接地端，第三測試開關(guān)52是耦接于第一二極管542與第 二極管544之間。此外，本發(fā)明的第一個連接墊31、第二連接 墊34與第三測試電路54的另一個實(shí)施例，是可不需上述的第二 二極管544,即測試電路54的第一二極管542分別耦接于輸出端546與4妾;也端之間。。
請參閱圖8A至圖8C,其為圖7測試連接墊的示意圖。本發(fā) 明是透過測試開關(guān)輪流導(dǎo)通，且連接墊開關(guān)對應(yīng)測試開關(guān)的導(dǎo)通 順序而依序?qū)ǎ?dāng)測試第一個連接墊32時，如圖8A所示，測 試探針48接觸第一個連接墊32,第一個測試開關(guān)36導(dǎo)通，第 二測試開關(guān)38、第一個連接墊開關(guān)40、第二連接墊開關(guān)56與第 三測試開關(guān)52皆截止，測試訊號即經(jīng)由第一個連接墊32與第一 個測試開關(guān)36傳送至第一個測試電路42;于圖8A的第一個連 接塾32完成測試后，接續(xù)測試第二連接墊34,其如圖8B所示， 測試探針48繼續(xù)耦接第一個連接墊32，此時，第二測試開關(guān)38 與第一個連接墊開關(guān)40導(dǎo)通，第一個測試開關(guān)36與第三測試開 關(guān)52截止，當(dāng)測試探針48接觸第一個連接墊32時，測試訊號 即經(jīng)由第一個連接墊32、第一個連接墊開關(guān)40、第二連接塾34 與第二測試開關(guān)38傳送至第二測試電路44。
于完成第二連接墊34的測試后，接續(xù)測試第三連接墊50, 其如圖8C所示，測試探針48仍耦接第一個連接墊32,此時， 第三測試開關(guān)52、第一個連接墊開關(guān)40與第二連接墊開關(guān)56 導(dǎo)通，第一個測試開關(guān)36與第二測試開關(guān)38截止，測試訊號即 經(jīng)由第一個連接墊32、第一個連接墊開關(guān)40、第二連接墊34、 第二連接墊開關(guān)56、第三連接墊50與第三測試開關(guān)52傳送至 第三測試電路54。如此即完成第一個連接墊32、第二連接墊34 與第三連接墊50的測試，且一個測試探針即可測試三個連接墊， 所以本發(fā)明更可將測試裝置的測試探針數(shù)量減少至三分的一，此 外，若測試裝置量測緊密排列的連接墊，則更輕易完成，無需擔(dān)心是否有接觸不良的問題。
另外，上述測試開關(guān)50與連接墊開關(guān)56的導(dǎo)通/截止，亦 透過外部下達(dá)控制命令至集成電路晶片，以控制測試開關(guān)50與 連接墊開關(guān)56的導(dǎo)通/截止，例如透過測試機(jī)臺，此乃為一般常 用的測試技術(shù)，在此不再贅述。
請參閱圖9，其為本發(fā)明的另一個實(shí)施例的電路圖。其中圖 7與圖9的差異在于圖9的電路30合并測試電3各以測試第一個 連接墊32、第二連接墊34與第三連接墊50,也就是將測試電路 合并為第一個測試電路42，以測試第一個連接墊32、第二連接 墊34與第三連接墊50,也就是說第一個測試開關(guān)36、第二測試 開關(guān)38與第三測試開關(guān)52耦接第一個測試電3各42。當(dāng)測試第 一個連接墊32時，如圖10A所示，測試探針48耦接第一個連接 墊，此時，第一個測試開關(guān)36導(dǎo)通，第二測試開關(guān)38、第一個 連接墊開關(guān)40、第二連接墊開關(guān)56與第三測試開關(guān)52截止， 測試訊號即經(jīng)由第一個連接墊32與第一個測試開關(guān)36傳送至第 一個測試電路42;于第一個連接墊32完成測試后，接續(xù)測試第 二連接墊34,如圖10B所示，測試探針48繼續(xù)耦接第一個連接 墊32,第二測試開關(guān)38與第一個連接墊開關(guān)40導(dǎo)通，第一個 測試開關(guān)36、第二連接墊開關(guān)56與第三測試開關(guān)52截止，測 試訊號即經(jīng)由第一個連接墊32、第一個連接墊開關(guān)40、第二連 接墊34與第二測試開關(guān)38傳送至第二測試電路44。
當(dāng)完成第二連接墊34的測試后，接續(xù)測試第三連接墊50, 如圖10C所示，測試探針48仍第一個連接墊32,此時，第三測 試開關(guān)52、第一個連接墊開關(guān)40與第二連接墊開關(guān)56導(dǎo)通，第一個測試開關(guān)32與第二測試開關(guān)54截止，測試訊號即經(jīng)由第 一個連接墊32、第一個連接墊開關(guān)40、第二連接墊34、第二連 接墊開關(guān)56、第三連接墊50與第三測試開關(guān)52傳送至第三測 試電路54。如此本發(fā)明將集成電路晶片的所有連接墊分為多個 組連接埠，且每組連接埠包含三個連接墊后，由于每組連接埠僅 耦接一個測試探針，且每組連接埠僅需設(shè)置一個測試電路，因此， 本發(fā)明不僅減少測試探針數(shù)量為原來三分的 一 ，更可減少測試電 路所占用的面積，進(jìn)而降低成本。
由以上實(shí)施例可知，本發(fā)明主要是將單一 集成電路晶片的所 有連接墊分組成多個組連接埠，若每組連接埠有M個連接墊，則 每組連接埠的電路包含M-1個連接墊開關(guān)、M個測試開關(guān)與M個 測試電路，該些測試開關(guān)分別耦于該些連接墊與該些測試電路之 間，該些連接墊開關(guān)分別耦接于該些連接墊之間，如此每組連接 埠在僅需一個測試探針測試M個連接墊下，測試裝置僅需M分的 一的測試探針數(shù)量即可測試單 一 集成電路晶片的所有連接墊，也 就是本發(fā)明的電路使測試裝置可利用較少數(shù)量的測試探針，用于 測試單一集成電路晶片的所有連接墊，進(jìn)而減少成本。此外，該 些測試電路更可合并成一個測試電路，其耦接該些測試開關(guān)，以 分別從該些測試開關(guān)耦接的連接墊接收測試訊號，用于分別測試 該些測試開關(guān)耦接的連接墊，因此，本發(fā)明的電路更讓每組連接 埠減少測試電路所占用的面積，進(jìn)而減少更多成本。
綜上所述，本發(fā)明用于測試連接墊的電路，其利用多個測試 開關(guān)分別耦接于多個連接墊與至少一個測試電路之間，多個連接 開關(guān)分別耦接該些連接墊之間，如此藉由測試開關(guān)與連接開關(guān)的配合即可利用單一個測試探針測試多個連接墊，而讓測試集成電 路晶片的多個連接墊的測試探針數(shù)量減少，如此即可簡化用于測 試連接墊的測試裝置，且可利用少數(shù)測試電路對連接墊進(jìn)行測 試，所以可簡化測試電路的數(shù)量以及降低測試電路所占用的面 積，進(jìn)而可降低成本。
以上所述，僅為本發(fā)明的一個較佳實(shí)施例而已，并非用來限 定本發(fā)明實(shí)施的范圍，凡依本發(fā)明權(quán)利要求范圍所述的形狀、構(gòu) 造、特征及精神所為的均等變化與修飾，均應(yīng)包括于本發(fā)明的權(quán) 利要求范圍內(nèi)。
權(quán)利要求
1、一種用于測試連接墊的電路，其用于測試一個第一個連接墊與一個第二連接墊，其特征在于，該電路包含至少一個測試電路；一個第一個測試開關(guān)，其耦接于該第一個連接墊與該測試電路之間；一個連接墊開關(guān)，其耦接于該第一個連接墊與該第二連接墊之間；以及一個第二測試開關(guān)，其耦接于該第二連接墊與該測試電路之間。
2、 如權(quán)利要求1所述的用于測試連接墊的電路，其特征在 于，該第一個連接墊更耦接一個測試裝置的多個測試探針的其 中一個測試探針，該測試探針傳送一個測試訊號至該第一個連 接墊，該測試訊號從該第一個連接墊經(jīng)該第一個測試開關(guān)傳送 至該測試電路或透過該連接墊開關(guān)、該第二連接墊與該第二須'J 試開關(guān)傳送至該測試電^%
3、 如權(quán)利要求1所述的用于測試連接墊的電路，其特征在 于，該第一個測試開關(guān)導(dǎo)通時，該連接墊開關(guān)與該第二測試開 關(guān)截止，該連接墊開關(guān)導(dǎo)通時，該第一個測試開關(guān)截止，且該 第二測試開關(guān)導(dǎo)通。
4、 如權(quán)利要求1所述的用于測試連接墊的電路，其特征在 于，該第一個連接墊、該第一個測試開關(guān)、該第二測試開關(guān)、 該第二連接墊、該連接墊開關(guān)、該測試電路設(shè)置于一個集成電路。
5、 如權(quán)利要求1所述的用于測試連接墊的電路，其特征在 于，該至少一個測試電^各包含一個第一個測試電路，耦接該第一個測試開關(guān)；以及 一個第二測試電路，耦接該第二測試開關(guān)。
6、 如權(quán)利要求1所述的用于測試連接墊的電路，其特征在 于，該測試電路包含一個輸出端；以及一個二極管，其耦接于一個接地端與該輸出端之間。
7、 如權(quán)利要求1所述的用于測試連接墊的電路，其特征在于，該測試電^各包含一個第一二極管，其一端耦接于一個接地端； 一個第二二極管，其一端耦接于該第一二極管的另一端； 一個輸出端，其耦接于該第二二極管的另一端。
8、 如權(quán)利要求1所述的用于測試連接塾的電路，其特征在 于，該第 一個測試開關(guān)與該第二測試開關(guān)分別為 一個晶體管。
9、 如權(quán)利要求1所述的用于測試連接墊的電路，其特征在 于，該連接墊開關(guān)為一個晶體管。
10、 一種用于測試連4妄墊的電^^,其應(yīng)用于測試M個連4妾墊，其特征在于，該電路包含 至少一個測試電i 各；M個測試開關(guān)，其分別耦接該些連接墊與該測試電路之間； M-l個連接墊開關(guān)，其分別耦接于該些連接墊之間； 其中，M大于2。
11、 如權(quán)利要求IO所述的用于測試連接墊的電路，其特征在于，該些連接墊的其中 一個連接墊更耦接一個測試裝置的多個測試探針的其中 一 個測試探針，該測試:深針傳送一 個測試訊 號至該測試探針耦4妻的該連接墊，該測試訊號,人該測試纟笨針耦 接的該連接墊經(jīng)所耦接的該測試開關(guān)傳送至該測試電路或從該 測試探針耦接的該連接墊透過至少 一個連接墊開關(guān)、至少 一個 連接墊、另一個測試開關(guān)傳送至該測試電路。
12、 如權(quán)利要求10所述的用于測試連接墊的電路，其特征 在于，該些連接墊、該些測試開關(guān)、該些連接墊開關(guān)與該測試 電路設(shè)置于一個集成電路。
13、 如權(quán)利要求10所述的用于測試連接墊的電路，其特征 在于，該至少一個測試電路包含M個測試電路，分別耦接該些測試開關(guān)。
14、 如權(quán)利要求10所述的用于測試連接墊的電路，其特征 在于，該測試電路包含一個輸出端；以及一個二才及管，其耦接于一個接地端和該輸出端之間。
15、 如權(quán)利要求IO所述的用于測試連接墊的電路，其特征 在于，該測試電路包含一個第一二極管，其一端耦接于一個接地端； 一個第二二極管，其一端耦接于該第一二極管的另一端； 一個輸出端，其耦接于該第二二極管的另一端。
16、 如權(quán)利要求10所述的用于測試連接墊的電路，其特征 在于，該些測試開關(guān)分別為一個晶體管。
17、如權(quán)利要求10所述的用于測試連接墊的電路，其特征 在于，該些連接墊開關(guān)分別為一個晶體管。
全文摘要
本發(fā)明是一種用于測試連接墊的電路，其用于測試多個連接墊，該電路包含至少一個測試電路、多個測試開關(guān)、多個連接墊開關(guān)，其中該些測試開關(guān)分別耦接于測試電路與該些連接墊之間，該些連接墊開關(guān)分別耦接該些連接墊之間，如此藉由該些連接墊開關(guān)與該些測試開關(guān)的配合，即可減少用于測試連接墊的測試裝置的測試探針數(shù)量，進(jìn)而降低設(shè)計(jì)測試裝置的難度，且可減少成本。
文檔編號G01R31/04GK101545942SQ20081008423
公開日2009年9月30日 申請日期2008年3月27日 優(yōu)先權(quán)日2008年3月27日
發(fā)明者陳英哲 申請人:矽創(chuàng)電子股份有限公司