專利名稱：具有信號轉(zhuǎn)發(fā)器的多級數(shù)據(jù)處理器的制作方法
具有信號轉(zhuǎn)發(fā)器的多級數(shù)據(jù)處理器
背景技術(shù)：
本發(fā)明涉及多級數(shù)據(jù)處理器。
為了測試電子設(shè)備，具體為提供數(shù)字電輸出信號的集成電子電路，測 試或者激勵信號被提供給被測試設(shè)備的輸入，并且被測試設(shè)備的響應(yīng)信號 由自動測試設(shè)備進(jìn)行評價，例如通過與預(yù)期數(shù)據(jù)進(jìn)行比較來進(jìn)行評價。這 樣的自動測試設(shè)備已經(jīng)包括特定測試功能，也就是說測試設(shè)備可以執(zhí)行的 測試功能或者例程。這種測試功能可以以可執(zhí)行軟件代碼的形式并入測試 設(shè)備中。
這樣的測試設(shè)備可以用作包括以菊花鏈方式連接至中央控制單元的多 個測試級的多級數(shù)據(jù)處理器，其中每個測試級可以耦合至多個被指定的被 測試設(shè)備。通過采用這種措施，可以同時測試多個被測試設(shè)備，例如使用
64個測試級測試256個被測試設(shè)備。
在這樣的情形中，隨著同時測試多個被測試設(shè)備的需求的增加，預(yù)見 到經(jīng)由針對每個測試級分別提供的各個測試線施加的大量測試信號，這可 能產(chǎn)生大量的硬件和軟件工作量。
因此，多個激勵信號被單獨(dú)地并且分別地施加給每個處理級，從而為 每個處理級提供多個相應(yīng)的指定激勵信號。

發(fā)明內(nèi)容
本發(fā)明的一個目的是提供一種有效的多級數(shù)據(jù)處理器。該目的由獨(dú)立 權(quán)利要求解決。進(jìn)一步的實(shí)施例通過從屬權(quán)利要求示出。
根據(jù)本發(fā)明的一個示例性實(shí)施例，被提供的信號處理設(shè)備包含多個處 理級以及至少一個信號再調(diào)整單元，多個處理級的每一個被用于向?qū)⒁?合至多個處理級中各自的一個處理級的至少一個被檢測項的每一個施加輸 入信號，至少一個信號再調(diào)整單元的每一個被用于再調(diào)整多個處理級的在
前一個和多個處理級的隨后一個之間的信號路徑上的輸入信號。
根據(jù)另一個示例性實(shí)施例，提供了一種測試裝置和一種信號處理設(shè) 備，所述測試裝置包含輸入信號生成單元，該輸入信號生成單元用于生成 與由測試裝置執(zhí)行的測試有關(guān)的輸入信號，所述信號處理設(shè)備具有上面所 述的特征，用于處理生成的輸入信號并且用于基于輸入信號而生成表示執(zhí) 行測試的結(jié)果的輸出信號。
根據(jù)又一個示例性實(shí)施例，提供了一種信號處理方法，該方法包含-向?qū)⒁詈现炼鄠€處理級中各自的一個處理級的至少一個被檢測項的每一 個施加輸入信號，并且再調(diào)整多個處理級的在前一個和多個處理級的隨后 一個之間的信號路徑上的輸入信號。
根據(jù)又一個示例性實(shí)施例，提供了一種計算機(jī)可讀介質(zhì)，在該計算機(jī) 可讀介質(zhì)中存儲有信號處理的計算機(jī)程序，該計算機(jī)程序在被處理器執(zhí)行 時用來控制或者執(zhí)行上述方法。
根據(jù)另外的示例性實(shí)施例，提供了一種信號處理的程序單元，該程序 單元在被處理器執(zhí)行時用來控制或者執(zhí)行上述方法。
本發(fā)明的實(shí)施例可以部分地或者整體地由一個或多個合適的軟件程序 來包含或者支持，這些軟件程序可以存儲在任何種類的數(shù)據(jù)載體上或者由 任何種類的數(shù)據(jù)載體提供，并且這些軟件程序可以在任何合適的數(shù)據(jù)處理 單元中被執(zhí)行或者由任何合適的數(shù)據(jù)處理單元來執(zhí)行。軟件程序或者例程 能夠更好地應(yīng)用于信號處理。根據(jù)本發(fā)明一個實(shí)施例的信號刷新體系結(jié)構(gòu) 可以由計算機(jī)程序(即由軟件)或者由一個或多個專用電子優(yōu)化電路(即 以硬件)或者以混合形式(即以軟件組件和硬件組件的方式)來實(shí)現(xiàn)。
根據(jù)一個示例性實(shí)施例，在這樣的多級處理器中，特別是用于測試被 測試設(shè)備的多級處理器中，輸入或者激勵信號可以共同提供給部分或者所 有處理級。換言之，這樣的輸入或者激勵信號被提供給其中該信號可以分 布在耦合的被測試設(shè)備之間的級。在己經(jīng)為該級的被測試設(shè)備提供輸入信 號后，輸入信號可以由類似轉(zhuǎn)發(fā)器單元的信號再調(diào)整單元刷新，并且可以 提供給下一個處理級，等等。
通過這樣的信號分布體系結(jié)構(gòu)(其可能類似于菊花鏈結(jié)構(gòu)并且可以被
表示為信號再調(diào)整扇出體系結(jié)構(gòu))，可以顯著地減少用于為被測試設(shè)備提
供激勵信號的連接引腳和傳輸線的數(shù)目。通過N表示驅(qū)動數(shù)據(jù)輸入信號的 數(shù)目并且通過M表示預(yù)期/掩蔽數(shù)據(jù)信號的數(shù)目，僅僅N+M個共同輸入 信號必須提供給這樣的系統(tǒng)，并且這些輸入信號可以均勻地分布在每個處 理級的DUT (被測試設(shè)備)之間。在P個處理級的情況中，其可以將連接 引腳和傳輸線的數(shù)目從傳統(tǒng)的(N+M) XP個減少至必要的N+M個。
這可以使得顯著降低硬件和/或軟件組件的復(fù)雜度。因此，這樣的菊花 鏈和/或扇出結(jié)構(gòu)可以減少成本和尺寸以及測試時間。
再調(diào)整單元(例如信號轉(zhuǎn)發(fā)器或者刷新單元)可以具有使衰減的輸入 信號(例如由于電阻損耗而被衰減)恢復(fù)至它的原始振幅水平，通過平滑 輸入信號來消除信號失真(例如由在傳輸期間作用于信號的感應(yīng)所導(dǎo)致) 和/或通過執(zhí)行其它方法以使輸入信號恢復(fù)或者回復(fù)至具有和原始輸入信號 盡可能接近的屬性的能力。
這樣的體系結(jié)構(gòu)可以方便地應(yīng)用在用于測試被測試設(shè)備(例如用于測 試半導(dǎo)體產(chǎn)品，具體是集成電路，更加具體的是如DRAM的存儲設(shè)備產(chǎn) 品)的測試設(shè)備中。為了測試這樣的設(shè)備，多個測試序列可以應(yīng)用至 DRAM產(chǎn)品并且作為被測試設(shè)備的DRAM產(chǎn)品的響應(yīng)信號被評價。作為 應(yīng)用這樣的測試信號的結(jié)果，被測試設(shè)備可以返回表示被測試設(shè)備的功能 以及如此的質(zhì)量的一個或多個通過/失敗信號。
根據(jù)一個示例性實(shí)施例，這樣的多個響應(yīng)信號可以在被返回至中央控 制單元之前在每個處理級中被預(yù)處理。在這樣的情況下，可以基于多個通 過/失敗信號生成針對處理級中的每個DUT的單個通過/失敗信號，單個通 過/失敗信號攜帶著該DUT已經(jīng)通過或者未能通過測試的信息。
此外，定時信號可以施加給這樣的測試裝置的各個處理級。根據(jù)本發(fā) 明的一個示例性實(shí)施例，這樣的定時信息可以針對每個處理級被單獨(dú)地提 供，并且可以被扇出至被指定給特定處理級的各個被測試設(shè)備。這樣的定 時信號可以本地生成，即，在IC中(芯片中)。
這樣的體系結(jié)構(gòu)可以允許實(shí)現(xiàn)對被測試設(shè)備的經(jīng)濟(jì)型測試并且可以以 低成本測試大量的被測試設(shè)備。
對這樣的電子產(chǎn)品執(zhí)行的測試的示例是可以測試由這樣的集成電路提
供的電源電壓VDD的所謂DC測試。對于I/0測試，可以通過施加信號特 別是改變電流信號來測試I/0引腳。核心測試(core test)可以允許測試?yán)?如存儲器設(shè)備的5億個場效應(yīng)晶體管(MOSFET)的每一個或者一部分。 在此情況下，根據(jù)預(yù)定方案或者測試?yán)蹋畔⒖梢员粚懭?、讀出以及再 寫入單個存儲器設(shè)備或者存儲器設(shè)備組。
當(dāng)這樣的多個測試項在執(zhí)行復(fù)雜測試?yán)唐陂g被測試時，應(yīng)用分區(qū)體 系結(jié)構(gòu)從而在測試系統(tǒng)的不同部分之間分割測試資源可能是合適的。當(dāng)這 樣的測試裝置的不同單元提供針對整個測試功能的不同(例如互補(bǔ)的)貢 獻(xiàn)時，則可以將兩個或者多個這樣的單元有利地組合在一起。例如，測試 的第一部分可以由第一測試單元執(zhí)行并且測試的第二部分可以由第二測試 單元執(zhí)行。當(dāng)測試單元的功能或者測試資源在測試單元之間被劃分時，每 個測試單元能夠以相對較低的成本被制造，并且測試單元能夠聯(lián)合操作， 從而適當(dāng)?shù)乇３譁y試時間和測試成本較小。
因此，測試功能可以在多個測試單元之間被劃分。這樣的體系結(jié)構(gòu)還 可以增加并行性程度，從而可以增加整個測試系統(tǒng)的吞吐量和生產(chǎn)力。通 過劃分這樣的"雙插入"(dual insertion)系統(tǒng)的功能以提供高速執(zhí)行的 測試(不僅以低速)，測試系統(tǒng)的性能可以被提高。"高速"可以特別地 表示存儲器測試按照基本等于存儲器設(shè)備在正常使用期間將會運(yùn)行的速度 的速度而被執(zhí)行。
本發(fā)明的示例性實(shí)施例可以應(yīng)用在具有類似于例如安捷倫科技的 93000測試設(shè)備的結(jié)構(gòu)的測試設(shè)備中。利用所說明的對這樣的測試裝置的 改進(jìn)，可以同時測試256個或者甚至512個被測試設(shè)備("站點(diǎn)")。
利用"菊花鏈"信號提供方案，由中央控制單元提供給第一處理級的 輸入信號可以在該處理級中被扇出至所有耦合的被測試設(shè)備(例如四 個)。在已經(jīng)刷新這些輸入信號之后，刷新后的輸入信號可以被提供給第 二處理級，等等。對于根據(jù)菊花鏈體系結(jié)構(gòu)連接的64個處理級的體系結(jié) 構(gòu)(每個處理級能夠測試四個DUT),可以至少部分地并行測試256個分 支(sides)。這樣的測試?yán)炭梢园?取樣"(一個級的DUT) —刷新
(使用轉(zhuǎn)發(fā)器的輸入信號) 一 "轉(zhuǎn)發(fā)"(即將激勵信號提供給下一級)的 步驟。
根據(jù)本發(fā)明的一個示例性實(shí)施例，測試信號和比較信號從IC測試控
制單元經(jīng)由例如40個引腳被提供給第一處理級，第一處理級接著將這些 信號扇出至所連接的例如四個DUT。這些信號在進(jìn)入第二測試級之前通過 轉(zhuǎn)發(fā)器被進(jìn)一步引導(dǎo)(guide)，在第二測試級中相同的測試和比較信號再 次被扇出至所連接的DUT。這可以被重復(fù)例如64次。因此，提供N+M 個信號以替代(N+M) X64X4個信號是足夠的，這是菊花鏈和扇出體系 結(jié)構(gòu)的結(jié)果。
根據(jù)另一個示例性實(shí)施例，響應(yīng)于施加至DUT的激勵信號而在每個 DUT的輸出端提供的Q個通過/失敗信號可以在每個處理級被預(yù)處理，從 而使單個通過/失敗信號可以被發(fā)回至中央控制設(shè)備。該單個通過/失敗信 號可以包括DUT己經(jīng)通過測試(例如邏輯值為"1")或者沒有通過測試 (例如邏輯值為"0")的信息。利用這樣的體系結(jié)構(gòu)，可以將全部響應(yīng) 信號的數(shù)目減少至DUT的數(shù)目。
根據(jù)另一個示例性實(shí)施例，可以針對每個處理級被單獨(dú)提供的定時基 準(zhǔn)(在圖1中表示為Ll、 L2，…，LP)可以針對處理級的所有DUT被共 同提供。即，當(dāng)處理級被提供有單獨(dú)的定時信號或者定時基準(zhǔn)時，這些定 時信號或者定時基準(zhǔn)可以由處理級扇出至指定的DUT。這種涉及定時信號 的扇出體系結(jié)構(gòu)可以以等于每個處理級的DUT的數(shù)目的系數(shù)來減少定時 信號。這樣的定時信號可以包括時鐘信號、選通信號等等。
接下來，將描述本發(fā)明的其它示例性實(shí)施例。在下面，將說明信號處 理設(shè)備的其它示例性實(shí)施例。然而，這些實(shí)施例還適用于測試裝置、信號 處理方法、計算機(jī)可讀介質(zhì)和程序單元。
多個處理級可以按照如下方式相互耦合輸入信號可以作為共同的輸 入信號被施加給多個處理級的每一個。這樣的體系結(jié)構(gòu)可以用于根據(jù)菊花 鏈耦合處理級。
該設(shè)備還可以包含用于生成輸入信號的輸入信號生成單元。這樣的輸 入信號生成單元可以是用于控制整個數(shù)據(jù)處理系統(tǒng)的中央控制設(shè)備的一部
分。
輸入信號生成單元可以用于生成單個輸入信號或者多個輸入信號，典
型的是40個。這樣的共同輸入信號可以包括用于激勵被測試電子設(shè)備生 成輸出信號的驅(qū)動信號，并且可以包括比較信號，比較信號用于作為基礎(chǔ) 與輸出信號進(jìn)行比較，以判斷(預(yù)期)比較信號和(實(shí)際)輸出信號之間 的偏離是足夠小以至于接受DUT，還是偏離很大以致于必需拒絕DUT。
輸入信號生成單元可以經(jīng)由用以承載將要被提供給多個處理級的每一 個的輸入信號的至少一個電線或者傳輸線而耦合至多個處理級。通過采用 這種措施，可以以等于處理級的數(shù)目的系數(shù)來減少需要用來向多個處理級 提供輸入信號的(有線或者無線)線路或者電線的數(shù)后。
輸入信號生成單元可以按照如下的方式耦合至多個處理級多個處理 級的第一個和輸入信號生成單元之間的信號路徑中沒有信號再調(diào)整單元。 因此，輸入信號可以直接提供給第一處理級，而在它們之間沒有任何中間 器件。
然而，輸入信號生成單元可以用于生成輸入信號作為用于執(zhí)行測試的 激勵信號，該測試用于測試耦合至或者將要耦合至多個處理級中的至少一 個的至少一個被測試項。因此，數(shù)據(jù)處理設(shè)備可以被用作為測試設(shè)備，并 且輸入信號可以定義測試序列。
該設(shè)備可以包含針對多個處理級的每一個的至少一個被測試項。因 此，提供了一種等級結(jié)構(gòu)，該等級結(jié)構(gòu)具有(單個)中央控制器件，由該 中央控制器件控制的多個處理級，以及針對每個處理級的一個或多個被測 試項。然而，輸入信號分布體系結(jié)構(gòu)可以與這樣的純等級結(jié)構(gòu)不同，并且 可以引入不同級之間的交叉耦合以使輸入信號提供更加有效。
至少一部分被測試項可以是被測試設(shè)備(DUT)。這樣的被測試設(shè)備 可以是存儲器設(shè)備、邏輯設(shè)備、電路、集成電路、處理器、片上系統(tǒng)或者 混合電路。更為普遍的，任何電子產(chǎn)品都可以由根據(jù)本發(fā)明的示例性實(shí)施 例的數(shù)據(jù)處理系統(tǒng)測試。然而，本發(fā)明的體系結(jié)構(gòu)對于存儲器測試，更加 具體地對于DRAM測試有特別的優(yōu)勢。
多個處理級中的至少一部分可以按照菊花鏈而相互耦合。這是一種耦
合多個處理級的經(jīng)濟(jì)的方式，從而減少用于提供激勵或者測試信號的電線 的數(shù)量。
至少一個信號再調(diào)整單元中的至少一部分可以是轉(zhuǎn)發(fā)器單元。這樣的 轉(zhuǎn)發(fā)器單元可以在信號已經(jīng)離開一個處理級之后并且在進(jìn)入下一級之前刷 新該信號。因此，這還可以為排列在接近菊花鏈的尾端位置的處理級保證 清楚的和有意義的信號，從而提高測試的可靠性。術(shù)語"轉(zhuǎn)發(fā)器"可以表 示接收弱輸入信號并且對所接收的輸入信號進(jìn)行放大并轉(zhuǎn)播或者"轉(zhuǎn)發(fā)" 從而可以實(shí)現(xiàn)更遠(yuǎn)距離的信號接收的通信設(shè)備。這樣的系統(tǒng)可以被用來提 高集中式的輸入信號分布。在本發(fā)明的示例性實(shí)施例的情況中，轉(zhuǎn)發(fā)器設(shè) 備可以被使用在信道中以放大或者再生成輸入信號。
多個處理級中的至少一部分可以用來從各自的指定的至少一個被測試 項的每一個接收多個響應(yīng)信號，這些響應(yīng)信號響應(yīng)于施加給各自的被指定 的至少一個被測試項的每一個的輸入信號。這樣的響應(yīng)信號可以包括至少 一部分被測試設(shè)備正常工作(即，已經(jīng)通過測試)或者沒有正常工作 (即，沒有通過測試)的信息。
特別地，多個處理級的每一個可以用來基于分別被指定的至少一個被 測試項的每一個的多個響應(yīng)信號生成數(shù)目減少的響應(yīng)信號。因此，在將信 號傳輸回中央控制器件之前，輸出信號的數(shù)目可以減少至更少的數(shù)目，例
如， 一個輸出信號。這樣的數(shù)目減少的輸出信號對于指示DUT是否已經(jīng) 通過測試是有意義的，并且可以減少信號流量。這還可以減少在中央控制 器件、多個處理級和被測試設(shè)備之間傳輸信號所需的電線或者傳輸路徑的 數(shù)目。
多個處理級中的至少一部分可以用來將輸入信號扇出至分別被指定的 至少一個被測試項的每一個。同一組信號可以被提供給連接至單個處理級 的被測試項的每一個，從而進(jìn)一步減小測試系統(tǒng)的復(fù)雜度。
而且，該設(shè)備可以包含定時信號生成單元，定時信號生成單元用于生 成定時信號并且用于向多個處理級的每一個提供該定時信號，以定時多個 處理級的每一個的信號處理。這樣的定時信號可以使測試?yán)掏讲⑶铱?以包括類似于時鐘、選通等等的信息。
多個處理級中的至少一部分可以用來將定時信號扇出至分別被指定的 至少一個被測試項的每一個。采用這種措施還可以減少被包括特別用于將 一個處理級內(nèi)的信號分發(fā)至多個被指定的被測試設(shè)備的電線的數(shù)目。
在下面，將說明測試裝置的其它示例性實(shí)施例。然而，這些實(shí)施例還 適用于信號處理設(shè)備、信號處理方法、程序單元和計算機(jī)可讀介質(zhì)。
測試裝置可以包含以下設(shè)備中的至少一個用于測試被測試設(shè)備或者 物質(zhì)的測試設(shè)備，用于測試被測試存儲器設(shè)備的存儲器測試設(shè)備，用于化 學(xué)、生物和/或醫(yī)藥分析的設(shè)備，用于分離液體的組分的液體分離系統(tǒng)，毛 細(xì)管電泳設(shè)備，液相色譜設(shè)備，氣相色譜設(shè)備，電子測試設(shè)備，和質(zhì)譜設(shè) 備。
特別地，本發(fā)明的實(shí)施例可以特別地應(yīng)用至包括等級結(jié)構(gòu)并且包括需 要有效地分發(fā)信號的任何分析或者測試系統(tǒng)。
測試裝置可以包含用于執(zhí)行測試的第一部分的第一測試單元并且可以 包含用于執(zhí)行測試的第二部分的第二測試單元。第一測試單元的至少一部 分性能可以不包括在第二測試單元的性能內(nèi)和/或第二測試單元的至少一部 分性能可以不包括在第一測試單元的性能內(nèi)。因此，測試裝置的兩個部分 可以相互補(bǔ)充或者輔助從而聯(lián)合地提供必要的測試功能。這可以將用于構(gòu) 造每個測試單元的工作量減少到最小，從而能夠提供廉價的測試裝置。


通過參考下面結(jié)合附圖對實(shí)施例所做的更加詳細(xì)的描述，將會容易地 認(rèn)識并且更好地理解本發(fā)明實(shí)施例的其它目的和許多附帶優(yōu)點(diǎn)。實(shí)質(zhì)上或 者功能上相同或者相似的特征將由相同的附圖標(biāo)記表示。
圖1示出了根據(jù)本發(fā)明的示例性實(shí)施例的包含信號處理設(shè)備的測試裝置。
圖2示出了測試裝置的兩個測試單元。
圖3示出了根據(jù)本發(fā)明的示例性實(shí)施例的測試裝置的兩個測試單元。
圖4示出了根據(jù)本發(fā)明的示例性實(shí)施例的測試裝置的概況。 圖5示出了圖4的測試裝置的細(xì)節(jié)。
圖6示出了根據(jù)本發(fā)明的示例性實(shí)施例的測試裝置的失敗信號生成部分。
圖7示出了根據(jù)本發(fā)明的示例性實(shí)施例的測試裝置的定時信號。 附圖中的說明是示意性的。
具體實(shí)施例方式
下面將參考圖1說明根據(jù)本發(fā)明的示例性實(shí)施例的測試裝置100。 測試裝置100主要包含兩個部分，即中央控制單元101和數(shù)據(jù)處理設(shè) 備102。
中央控制單元101包括輸入信號生成部103，輸入信號生成部103用 于生成與由測試裝置100執(zhí)行的測試有關(guān)的N+M個輸入信號(即N個驅(qū) 動信號和M個比較信號)。這些輸入信號經(jīng)由輸入信號供應(yīng)線104被提供 給信號處理設(shè)備102。
信號處理設(shè)備102用于處理經(jīng)由輸入信號供應(yīng)線104傳輸?shù)囊焉傻?輸入信號，并且生成可以提供給中央控制單元101的后處理單元105的輸 出信號。
信號處理設(shè)備102由P個級形成，其中P可以是64。第一級106在圖 l中被詳細(xì)示出。其它級107，…，108示出在圖1中，但出于簡化的原因 沒有被詳細(xì)說明。
多個處理級106至108的每一個被用于向所連接的被測試設(shè)備109施 加輸入信號。在圖1的實(shí)施例中，四個被測試設(shè)備109耦合至處理級106 至108的每一個。更為普遍的，被測試設(shè)備109的數(shù)目可以被表示為K (在圖1的實(shí)施例中K=4)。因此，對于圖1的結(jié)構(gòu)，KXP個站點(diǎn)可以 被處理。根據(jù)示例性實(shí)施例，P = 64并且K=4，因此對于圖1的結(jié)構(gòu)， 256個站點(diǎn)可以被測試。被測試設(shè)備109可以是在被投入市場要賣給消費(fèi) 者之前必需對其功能進(jìn)行測試的已經(jīng)制造好的DRAM存儲器設(shè)備產(chǎn)品。
從圖l可以看出，處理級106包含扇出單元110，扇出單元110接收 由輸入信號生成單元103生成的N+M個輸入信號作為輸入。此外，Ll個 定時信號或者定時基準(zhǔn)經(jīng)由定時信號供應(yīng)線130從中央控制單元101的定
時信號生成單元111被提供給處理級106的扇出單元110。
作為用于執(zhí)行測試被測試設(shè)備109的測試的激勵和定時/同步信號的N + M+L1個信號以扇出體系結(jié)構(gòu)被提供給每個被測試設(shè)備109。更具體 地，扇出單元IIO基于N個驅(qū)動信號和Ll個定時基準(zhǔn)生成N'個時控驅(qū) 動信號。此外，扇出單元110基于M個比較信號和Ll個定時基準(zhǔn)生成 M'個時控比較信號。N'個時控驅(qū)動信號經(jīng)由線113被提供給被測試設(shè) 備109并且在那里被處理，并且響應(yīng)于這些信號的施加，Q個響應(yīng)信號由 每個DUT 109生成并且被傳輸至響應(yīng)信號預(yù)處理單元112。響應(yīng)信號預(yù)處 理單元112被指定給單個處理級106并且通過對Q個響應(yīng)信號和經(jīng)由線 114提供給預(yù)處理單元112的M'個時控比較信號的比較來預(yù)處理Q個響 應(yīng)信號。在Q個信號中，被測試設(shè)備109的功能是否被接受的信息被編 碼。這種信息可以針對被測試設(shè)備109的不同部分而被編碼在每組Q個信 號中。響應(yīng)信號預(yù)處理單元112從每組Q個信號生成單個響應(yīng)信號，其中 針對每個被測試設(shè)備109的單獨(dú)的單個響應(yīng)信號R11、 R12、 R13、 R14表 示該特定的被測試設(shè)備109是否已經(jīng)通過測試。該響應(yīng)信號被傳輸回定時 信號生成單元111并且可以被中央控制單元101的響應(yīng)信號后處理單元 105進(jìn)一步處理。
N'個測試信號經(jīng)由測試信號供應(yīng)線113被提供給被測試設(shè)備109。 承載Q個響應(yīng)信號的線路被表示為第一響應(yīng)線114。承載單個響應(yīng)信號的 線路被表示為第二響應(yīng)線131。
返回至系統(tǒng)100的更總體的體系結(jié)構(gòu)，在N+M個信號已經(jīng)被傳輸至 扇出單元110之后，這些信號不僅經(jīng)由線113被提供給級106的DUT 109，而且還被提供給輸入信號轉(zhuǎn)發(fā)線115。輸入信號轉(zhuǎn)發(fā)線115連接至轉(zhuǎn) 發(fā)器116,轉(zhuǎn)發(fā)器116再調(diào)整、再生成或者刷新N+M個輸入信號并且將 這些N+M個經(jīng)刷新的輸入信號傳輸至下一個處理級107。因此，處理級 106至108按照可以使得不必要向處理級106至108的每一個分別提供N +M個信號的某種菊花鏈而彼此連接。對照于此，N+M個共同的供應(yīng)線 104是足夠的。
從圖1可以看出，級106至108的每一個具有指定的定時信號生成單
元111，提供級特定的定時基準(zhǔn)Ll、 L2,…，LP。相應(yīng)地，響應(yīng)信號 Rll、 R12、 R13、 R14，響應(yīng)信號R21、 R22、 R23、 R24，…，響應(yīng)信號 RP1、 RP2、 RP3、 RP4被傳輸回單獨(dú)的定時信號生成單元111。
這樣的體系結(jié)構(gòu)可以應(yīng)用在安捷倫科技的93000高速存儲器(HSM) 系列裝置中。
當(dāng)測試電子設(shè)備，尤其是高速存儲器時，可以應(yīng)用類似連續(xù)測試、存 儲器核心測試(包括保持測試、長周期測試，各種模式類型可以被應(yīng)用， 該測試可以被執(zhí)行5 — 10分鐘并且不隨I/O速度增減)的測試，并且可以 應(yīng)用存儲器核心訪問測試(其中，各種模式類型可以被應(yīng)用，測試可以隨 著I/0速度而增減，其一般可以在低速的舊測試器上完成，并且核心可以 通過測試模式來訪問)。要被執(zhí)行的其它測試包括連續(xù)測試、DC測試、 1/0測試(其中，類似"邏輯向量"的i/o參數(shù)可以被執(zhí)行，并且該測試可 以持續(xù)接近6秒)。存儲器核心訪問測試可以被執(zhí)行，其中各種模式類型 可以被應(yīng)用，速度分級(speed binning)、兩到三分鐘的測試時間是可能 的，該測試可以隨I/O速度線性地增減，并且存在快速完成的需求。典型 地，這種測試還可以在自動測試設(shè)備(ATE)的前沿(leading edge)完 成。
在這樣的情形中，本發(fā)明的實(shí)施例涉及關(guān)于怎樣能夠更加經(jīng)濟(jì)地完成 高速1/0和核心訪問測試的問題。為了這個目的，特別針對下一代DRAM (例如根據(jù)雙倍數(shù)據(jù)速率3的DRAM， DDR3)，可以執(zhí)行測試內(nèi)容和扇 出選項(fan out option)的分離。
圖2示出了第一測試單元201和第二測試單元202被提供的測試裝置 200的方案。單元201、 202的每一個的測試頭由附圖標(biāo)記203表示并且處 理器由附圖標(biāo)記204表示。如以矩形205的形式所示，預(yù)知到在測試單元 201、 202的每一個中都有測試功能項Tl至Tn，也就是說部分冗余。當(dāng)測 試的一部分通過使用第一測試單元201來執(zhí)行并且測試的另一部分通過使 用第二測試單元202來執(zhí)行時，測試單元201和202中冗余的測試資源是 低效的。
圖3示出了包含第一測試單元301和第二測試單元302的根據(jù)本發(fā)明
示例性實(shí)施例的測試裝置300。
在圖3中示意性地示出扇出模塊303。此外，圖3示出第一測試單元 301僅僅實(shí)現(xiàn)包括執(zhí)行測試特征Tl至Tm而不執(zhí)行測試特征Tm+1至Tn 的性能的測試功能304。然而，另一方面，第二測試單元302僅僅實(shí)現(xiàn)執(zhí) 行測試特征Tm+1至Tn而不執(zhí)行測試特征Tl至Tm的性能。這示意性地 表示為矩形305。
在圖3示出的實(shí)施例中，分離的1/0和扇出核心被提供，并且可以進(jìn) 行測試內(nèi)容的劃分。通過采用這種措施，可以更加有效地使用測試資源。
特別地，第一測試單元301可以實(shí)現(xiàn)連續(xù)測試、DC測試、I/O測試 (例如持續(xù)6秒鐘)、16個站點(diǎn)的測試(4.0千兆比特/秒)以及16個站點(diǎn) 的測試(3.6千兆比特/秒)的功能。另一方面，第二測試單元302實(shí)現(xiàn)連 續(xù)測試、存儲器核心訪問測試(2分鐘)、256個站點(diǎn)(4.0千兆比特/秒) 以及處理器。測試裝置300的整體成本可以小于測試裝置200。
測試特征Tl至Tm包括連續(xù)測試、DC測試、I/O測試以及處理器。 測試特征Tm+1至Tn包括連續(xù)測試、存儲器核心訪問測試以及處理器。 測試特征Tl至Tm不包括其中的存儲器核心測試。測試特征Tm+1至Tn 不包括其中的I/0測試。
如圖3中附圖標(biāo)記306所示，集成的自動前饋功能可以應(yīng)用在系統(tǒng) 300中。因此，第一測試單元301的模塊204和第二測試單元302的模塊 204可以不嚴(yán)格相互分離地被提供。對照于此，它們可以被功能性地耦 接。在這種情況下，第一測試單元301的模塊204可以將測試結(jié)果提供至 第二測試單元302的模塊204。而且，第一測試單元301的模塊204可以 為第二測試單元302的模塊204提供可以允許自動進(jìn)行數(shù)據(jù)記錄和/或速度 分級(用于分類系統(tǒng)300至屬于特定速度級別)的設(shè)備資源。
圖4示意性地示出了根據(jù)本發(fā)明的示例性實(shí)施例的測試裝置400，其 類似于安捷倫科技的93000 HSM系列。
該系統(tǒng)包括HSM系列系統(tǒng)單元401， HSM系列系統(tǒng)單元401經(jīng)由線 纜402和支撐403連接至充滿HSM 2200 (即測試序列)和DPS卡(即電 流源)的測試頭404。圖1或者圖5中示出的體系結(jié)構(gòu)可以應(yīng)用在這樣的
測試頭404中。特別地，16x站點(diǎn)執(zhí)行裝置可以提供在測試頭404中。主
動扇出模塊被提供在測試頭404中。
圖5示出了根據(jù)本發(fā)明的示例性實(shí)施例的測試裝置500的一部分。
圖5的體系結(jié)構(gòu)類似于圖1的體系結(jié)構(gòu)。第一處理級106被詳細(xì)示
出，而第二處理級107被示意性地示出。此外，中央控制器件101的某些
部分被更加詳細(xì)地示出。此外，水冷和電源單元501以及DUT能源供應(yīng)
單元502被示出。
圖6示出了將要被解釋以說明單個DUT 109的通過/失敗信號如何在 如圖1或者圖5中所示的系統(tǒng)中被處理的電路圖600。
這樣的每個站點(diǎn)比較的體系結(jié)構(gòu)考慮了捕獲失敗信息的需求以及允許 在用于調(diào)試任務(wù)的"工程模式"中進(jìn)行切換的需求。
這樣的系統(tǒng)的一個方面是ATE使用轉(zhuǎn)發(fā)器116向扇出IC 106至108 發(fā)送"預(yù)期數(shù)據(jù)"。局部地，每個站點(diǎn)比較被執(zhí)行。單個引腳被用來報告 每個站點(diǎn)的失敗(以及連續(xù)測試)。這允許高速地捕獲失敗周期/地址。這 還允許以周期為基礎(chǔ)進(jìn)行掩蔽(masking)。單個引腳可以被選擇或者結(jié)果 可以被組合。
來自DUT 109的信號601與選通信號602 —塊被處理。在比較單元 603、 604中，相應(yīng)的DUT 109信號601與預(yù)期數(shù)據(jù)605進(jìn)行比較。邏輯單 元606可以根據(jù)邏輯或組合來選擇引腳或者處理輸入信號。輸出信號607 可以作為失敗信號在每個站點(diǎn)提供并且可以提供給ATE引腳。 圖7示出了示出關(guān)于設(shè)備定時的細(xì)節(jié)的定時圖700。 核心測試可能需要用于DUT的內(nèi)部定時的低抖動(low-jitter)時鐘、 用于安全鎖存(ensured latching)的保存t—setup/hold定時、保存選通和 Fmax測試、速度分級。定時由測試器根據(jù)l皮秒分辨率生成(l個選通、 2個驅(qū)動時鐘、1個重定時時鐘)。扇出IC可以提供"本地資源同步" DQ/DQS。原始(raw)延遲可以僅僅針對"靜態(tài)抗扭斜(static de-skew) "(路徑延遲)提供。接近20皮秒的"門延遲"分辨率是可能 的。這種設(shè)備支持本地時鐘方案，例如資源同步、嵌入式時鐘或者時鐘轉(zhuǎn) 發(fā)。
參考圖7的示圖，延遲tRoc、 tcL必需被考慮。頻率可以是133 MHz， 突發(fā)(burst)長度可以是8。
根據(jù)示例性實(shí)施例，提供了一種用以分配算法圖形產(chǎn)生器 (Algorithmic Pattern Generator, AGP)數(shù)據(jù)的菊花鏈轉(zhuǎn)發(fā)結(jié)構(gòu)。每個站 點(diǎn)，可以對"預(yù)期數(shù)據(jù)"和"DUT響應(yīng)數(shù)據(jù)"進(jìn)行比較。根據(jù)測試器時鐘 的扇出和本地重定時可以被執(zhí)行(由于轉(zhuǎn)發(fā)器延遲，其在每個站點(diǎn)不一 樣)以保持扇出為"靜態(tài)延遲"。
此外，可以將1/0和核心訪問劃分為不同的有序測試部分。
應(yīng)當(dāng)注意術(shù)語"包含"沒有排除其它部件或者特征，并且"一個"沒 有排除多個。同樣，結(jié)合不同實(shí)施例描述的部件可以被組合。還應(yīng)當(dāng)注意 權(quán)利要求中的附圖標(biāo)記不構(gòu)成對權(quán)利要求范圍的限制。
權(quán)利要求
1. 一種信號處理設(shè)備(102)，包含多個處理級(106至108)，所述多個處理級(106至108)的每一個被用于向?qū)⒁詈现猎摱鄠€處理級(106至108)中各自的一個處理級的至少一個被測試項(109)的每一個施加輸入信號；至少一個信號再調(diào)整單元(116)，所述至少一個信號再調(diào)整單元(116)的每一個被用于再調(diào)整所述多個處理級的在前一個(106)和所述多個處理級的隨后一個(107)之間的信號路徑上的輸入信號。
2. 如權(quán)利要求1所述的設(shè)備(102)，其中，所述多個處理級(106至108)按照以下方式相互耦合所述 輸入信號可作為共同輸入信號施加給所述多個處理級(106至108)中的 至少兩個。
3. 如權(quán)利要求1或者上述權(quán)利要求的任意一個所述的設(shè)備(102)， 其中，所述多個處理級(106至108)按照以下方式相互耦合多個輸入信號可作為共同輸入信號施加給所述多個處理級(106至108)中的 至少兩個。
4. 如權(quán)利要求1或者上述權(quán)利要求的任意一個所述的設(shè)備(102)， 包含用于生成所述輸入信號的輸入信號生成單元(103)。
5. 如權(quán)利要求4所述的設(shè)備(102)，其中，所述輸入信號生成單元(103)被用于生成多個輸入信號。
6. 如權(quán)利要求4或者上述權(quán)利要求的任意一個所述的設(shè)備(102)， 其中，所述輸入信號生成單元(103)經(jīng)由至少一個共同電線(104)而耦合至所述多個處理級(106至108)中的至少兩個，所述至少一個共 同電線(104)承載著將要提供給所述多個處理級(106至108)中的所述 至少兩個的輸入信號。
7. 如權(quán)利要求4或者上述權(quán)利要求的任意一個所述的設(shè)備(102)， 其中，所述多個處理級的第一個(106)和所述輸入信號生成單元(103)之間的信號路徑中沒有信號再調(diào)整單元(116)，從而所述輸入信號可直接從所述輸入信號生成單元(103)施加給所述多個處理級的所述 第一個(106)。
8. 如權(quán)利要求4或者上述權(quán)利要求的任意一個所述的設(shè)備(102)， 其中，所述輸入信號生成單元(103)用于生成所述輸入信號作為用于執(zhí)行測試的激勵信號，所述測試用于測試耦合至或?qū)⒁詈现了龆鄠€ 處理級(106至108)中的至少一個的至少一個被測試項(109)。
9. 如權(quán)利要求1或者上述權(quán)利要求的任意一個所述的設(shè)備(102)， 包含針對所述多個處理級(106至108)中的至少兩個的各自的至少一個被測試項(109)。
10. 如權(quán)利要求9所述的設(shè)備(102)，其中，至少一部分被測試項(109)是被測試設(shè)備。
11. 如權(quán)利要求9或者上述權(quán)利要求的任意一個所述的設(shè)備(102)， 其中，至少一部分被測試項(109)是被測試存儲器設(shè)備。
12. 如權(quán)利要求1或者上述權(quán)利要求的任意一個所述的設(shè)備(102)， 其中所述多個處理級(106至108)中的至少一部分按照菊花鏈而相互稱合o
13. 如權(quán)利要求1或者上述權(quán)利要求的任意一個所述的設(shè)備(102)， 其中，所述至少一個信號再調(diào)整單元(116)中的至少一部分是轉(zhuǎn)發(fā)器單元。
14. 如權(quán)利要求1或者上述權(quán)利要求的任意一個所述的設(shè)備(102)， 其中，所述多個處理級(106至108)中的至少一部分被用來接收來自分別被指定的至少一個被測試項(109)的每一個的多個響應(yīng)信號，這 些響應(yīng)信號響應(yīng)于施加給分別被指定的至少一個被測試項(109)的每一 個的輸入信號。
15. 如權(quán)利要求14所述的設(shè)備(102)，其中，所述多個處理級(106至108)中的至少一部分被用來基于分 別被指定的至少一個被測試項(109)的每一個的多個響應(yīng)信號生成數(shù)目 減少的響應(yīng)信號。
16. 如權(quán)利要求15所述的設(shè)備(102)， 其中，所述數(shù)目減少的響應(yīng)信號表示測試分別被指定的至少一個被測試項(109)的測試結(jié)果。
17. 如權(quán)利要求15或者上述權(quán)利要求的任意一個所述的設(shè)備(102)， 其中，所述數(shù)目減少的響應(yīng)信號是一個。
18. 如權(quán)利要求1或者上述權(quán)利要求的任意一個所述的設(shè)備(102)， 其中，所述多個處理級(106至108)中的至少一部分被用來將輸入信號扇出至分別被指定的至少一個被測試項(109)中的至少兩個。
19. 如權(quán)利要求1或者上述權(quán)利要求的任意一個所述的設(shè)備(102)， 包含定時信號生成單元(111)，所述定時信號生成單元(111)用于生成定時信號并且用于向所述多個處理級(106至108)中的至少兩個提 供該定時信號，以對所述多個處理級(106至108)中的所述至少兩個的 信號處理進(jìn)行定時。
20. 如權(quán)利要求19所述的設(shè)備(102)，其中，所述多個處理級(106至108)中的至少兩個被用來將所述定 時信號扇出至分別被指定的至少一個被測試項(109)中的至少兩個。
21. —種測試裝置(100)，所述測試裝置(100)包含 輸入信號生成單元(103)，用于生成與由該測試裝置(100)執(zhí)行的測試有關(guān)的輸入信號;權(quán)利要求1或者上述權(quán)利要求的任意一個所述的信號處理設(shè)備 (102)，用于處理生成的輸入信號并且用于基于所述輸入信號而生成表 示執(zhí)行測試的結(jié)果的輸出信號。
22. 如權(quán)利要求21所述的測試裝置(100)，包含以下設(shè)備中的至少一個用于測試被測試設(shè)備或者物質(zhì)的測試設(shè) 備，用于測試被測試存儲器設(shè)備或者物質(zhì)的存儲器測試設(shè)備，用于化學(xué)、 生物和/或醫(yī)藥分析的設(shè)備，用于分離液體的組分的液體分離系統(tǒng)，毛細(xì)管 電泳設(shè)備，液相色譜設(shè)備，氣相色譜設(shè)備，電子測試設(shè)備和質(zhì)譜設(shè)備。
23. 如權(quán)利要求21或者上述權(quán)利要求的任意一個所述的測試裝置 (300),其中，所述測試裝置(300)包含用于執(zhí)行測試的第一部分的第一測 試單元(301);其中，所述測試裝置(300)包含用于執(zhí)行所述測試的第二部分的第 二測試單元(302);其中，所述第一測試單元(301)的至少一部分測試功能不包括在所 述第二測試單元(302)的測試功能中和/或其中所述第二測試單元(302) 的至少一部分測試功能不包括在所述第一測試單元(301)的測試功能 中。
24. 如權(quán)利要求23所述的測試裝置(300)，其中，所述第一測試單元(301)耦合(306)至所述第二測試單元 (302)，以提供自動前饋功能。
25. —種信號處理方法，包含施加輸入信號至將要耦合至多個處理級(106至108)中各自的一個 處理級的至少一個被測試項(109);再調(diào)整所述多個處理級的在前一個(106)和所述多個處理級的隨后 一個(107)之間的信號路徑上的輸入信號。
26. —種計算機(jī)可讀介質(zhì)，在該計算機(jī)可讀介質(zhì)中存儲有信號處理的 計算機(jī)程序，該計算機(jī)程序在被處理器(101)執(zhí)行時用來控制或者執(zhí)行 具有以下步驟的方法施加輸入信號至將要耦合至多個處理級(106至108)中各自的一個 處理級的至少一個被測試項(109);再調(diào)整所述多個處理級的在前一個(106)和所述多個處理級的隨后 一個(102)之間的信號路徑上的輸入信號。
27. —種信號處理的程序單元，該程序單元在被處理器(101)執(zhí)行時 用來控制或者執(zhí)行具有以下步驟的方法施加輸入信號至將要耦合至多個處理級(106至108)中各自的一個 處理級的至少一個被測試項(109);再調(diào)整所述多個處理級的在前一個(106)和所述多個處理級的隨后 一個(102)之間的信號路徑上的輸入信號。
全文摘要
信號處理設(shè)備(102)包含多個處理級(106至108)和至少一個信號再調(diào)整單元(116)，多個處理級(106至108)的每一個被用于向?qū)⒁詈现猎摱鄠€處理級(106至108)中各自的一個處理級的至少一個被測試項(109)的每一個施加輸入信號，至少一個信號再調(diào)整單元(116)被用于再調(diào)整多個處理級的在前一個(106)和多個處理級的隨后一個(107)之間的信號路徑上的輸入信號。
文檔編號G01R31/28GK101384917SQ200680046269
公開日2009年3月11日 申請日期2006年2月7日 優(yōu)先權(quán)日2006年2月7日
發(fā)明者于爾根·賽瑞爾 申請人:惠瑞捷(新加坡)私人有限公司