專利名稱：計(jì)算機(jī)總線用于相控陣超聲波檢測(cè)的硬件平臺(tái)設(shè)計(jì)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種硬件平臺(tái)設(shè)計(jì)方法，更具體地說，它涉及一種計(jì)算機(jī)總線用于相控陣超聲波檢測(cè)的硬件平臺(tái)設(shè)計(jì)方法。
背景技術(shù)：
目前在許多建設(shè)項(xiàng)目中，已經(jīng)使用全自動(dòng)焊接工藝，從而帶來了全自動(dòng)超聲波檢測(cè)的發(fā)展方向，即超聲波檢測(cè)將逐漸代替射線檢測(cè)成為主要檢測(cè)手段。
中國專利《相控陣超聲波儀器及其檢測(cè)方法》(申請(qǐng)?zhí)?1131936.4公開號(hào)為CN1412551A)，公開了相控陣超聲波儀器及其檢測(cè)方法，它包括超聲波探頭部分、發(fā)射部分、接收部分、主控電路部分和輔助部分；發(fā)射電路部分首先根據(jù)要求選通發(fā)射晶片組，在高壓驅(qū)動(dòng)電路作用下產(chǎn)生陣元激勵(lì)脈沖使探頭晶片發(fā)出超聲波速，在延時(shí)控制時(shí)序的設(shè)置電路的控制下產(chǎn)生各發(fā)射晶片之間的延遲時(shí)序脈沖、脈沖寬度和振幅接收電路部分按照要求選通接收晶片組，對(duì)接收到的脈沖信號(hào)進(jìn)行放大，根據(jù)距離情況進(jìn)行幅度補(bǔ)償，并通過延時(shí)接收控制時(shí)序設(shè)置電路，實(shí)現(xiàn)信號(hào)的模擬延時(shí)和回波信號(hào)的疊加，得到最佳的聚焦效果，再經(jīng)過模擬信號(hào)數(shù)字化電路實(shí)現(xiàn)數(shù)據(jù)的上傳。
此發(fā)明存在著缺陷分辨率低、操作時(shí)間長，并且沒有計(jì)算機(jī)總線用于相控陣超聲波檢測(cè)的硬件平臺(tái)。

發(fā)明內(nèi)容
本發(fā)明的目的是克服現(xiàn)有技術(shù)的不足，提供一種檢測(cè)精度高、物理重量輕、檢測(cè)尺寸靈活、沒有與射線相關(guān)的危險(xiǎn)、提高了缺陷分辨率并且降低操作成本的計(jì)算機(jī)總線用于相控陣超聲波檢測(cè)的硬件平臺(tái)設(shè)計(jì)方法。
本發(fā)明它包括計(jì)算機(jī)總線，其特征在于，整個(gè)方法由以下幾個(gè)步驟組成第一步計(jì)算機(jī)總線控制發(fā)射數(shù)據(jù)流第二步計(jì)算機(jī)總線控制接收數(shù)據(jù)；第三步計(jì)算機(jī)總線控制算法工藝數(shù)據(jù)流；其中計(jì)算機(jī)總線控制發(fā)射數(shù)據(jù)流是由組合插拔的發(fā)射數(shù)據(jù)控制驅(qū)動(dòng)模塊；計(jì)算機(jī)總線控制接收數(shù)據(jù)是由組合插拔的接收數(shù)據(jù)控制驅(qū)動(dòng)模塊計(jì)算機(jī)總線控制算法工藝數(shù)據(jù)流是由DSP和FPGA實(shí)現(xiàn)可組態(tài)的用于相控陣檢測(cè)的控制算法模塊。
本發(fā)明的有益效果是
本發(fā)明提供一種檢測(cè)精度高、物理重量輕、檢測(cè)尺寸靈活、沒有與射線相關(guān)的危險(xiǎn)、提高了缺陷分辨率并且降低操作成本的計(jì)算機(jī)總線用于相控陣超聲波檢測(cè)的硬件平臺(tái)設(shè)計(jì)方法。它通過不同的板卡，組成不同的檢測(cè)系統(tǒng)，將相控陣超聲波檢測(cè)的各個(gè)硬件模塊有機(jī)地結(jié)合起來，使得使用者可以根據(jù)不同檢測(cè)方案的需要，不同的現(xiàn)場(chǎng)工藝要求，方便靈活地組合成實(shí)際所需的相控陣超聲波檢測(cè)硬件系統(tǒng)，從而使相控陣超聲波檢測(cè)的硬件系統(tǒng)實(shí)現(xiàn)智能化、模塊化和小型化。該硬件平臺(tái)不僅能實(shí)現(xiàn)相控陣超聲檢測(cè)也可以實(shí)現(xiàn)普通的超聲檢測(cè)。


圖1是本發(fā)明中計(jì)算機(jī)總線控制發(fā)射數(shù)據(jù)流流程框2是本發(fā)明中計(jì)算機(jī)總線控制接收數(shù)據(jù)流程框3是本發(fā)明中計(jì)算機(jī)總線控制算法工藝數(shù)據(jù)流流程框圖具體實(shí)施方式
下面結(jié)合附圖1對(duì)本發(fā)明作進(jìn)一步的描述。
本發(fā)明它包括計(jì)算機(jī)總線，其特征在于，整個(gè)方法由以下幾個(gè)步驟組成第一步計(jì)算機(jī)總線控制發(fā)射數(shù)據(jù)流第二步計(jì)算機(jī)總線控制接收數(shù)據(jù)；第三步計(jì)算機(jī)總線控制算法工藝數(shù)據(jù)流；其中計(jì)算機(jī)總線控制發(fā)射數(shù)據(jù)流是由組合插拔的發(fā)射數(shù)據(jù)控制驅(qū)動(dòng)模塊；計(jì)算機(jī)總線控制接收數(shù)據(jù)是由組合插拔的接收數(shù)據(jù)控制驅(qū)動(dòng)模塊；計(jì)算機(jī)總線控制算法工藝數(shù)據(jù)流是由DSP和FPGA實(shí)現(xiàn)的可組態(tài)的用于相控陣檢測(cè)的控制算法模塊。
本發(fā)明的實(shí)施(1)計(jì)算機(jī)總線控制發(fā)射數(shù)據(jù)流單塊發(fā)射板最多可控制16個(gè)通道的發(fā)射單元，分為數(shù)字發(fā)射邏輯控制，數(shù)字發(fā)射相位控制，發(fā)射驅(qū)動(dòng)幾個(gè)部分，增加發(fā)射通道可通過增加發(fā)射板實(shí)現(xiàn)，由FPGA來實(shí)現(xiàn)其發(fā)射功能。
(2)計(jì)算機(jī)總線控制接收數(shù)據(jù)流單塊接收控制16個(gè)通道的接收信號(hào)回波，分為回波接收電路，TGA放大電路，接收邏輯控制電路，增加接收通道可通過增加接收板實(shí)現(xiàn)，由FPGA實(shí)現(xiàn)邏輯控制，高速低噪放大器組成模擬接收部分。
(3)計(jì)算機(jī)總線控制算法工藝數(shù)據(jù)流。
高速A/D和數(shù)字全加部分除了將16通道的信號(hào)通過高速A/D轉(zhuǎn)換或數(shù)字信號(hào)外，轉(zhuǎn)化的數(shù)字信號(hào)經(jīng)數(shù)字延時(shí)，數(shù)字全加，數(shù)字濾波，存入乒乓存儲(chǔ)器中，通過PCI總線傳送給主機(jī)板處理數(shù)據(jù)，由DSP和FPGA實(shí)現(xiàn)。
權(quán)利要求
1.一種計(jì)算機(jī)總線用于相控陣超聲波檢測(cè)的硬件平臺(tái)設(shè)計(jì)方法，它包括計(jì)算機(jī)總線，其特征在于，整個(gè)方法由以下幾個(gè)步驟組成第一步計(jì)算機(jī)總線控制發(fā)射數(shù)據(jù)流；第二步計(jì)算機(jī)總線控制接收數(shù)據(jù)；第三步計(jì)算機(jī)總線控制算法工藝數(shù)據(jù)流；
2.如權(quán)利要求1所述的計(jì)算機(jī)總線用于相控陣超聲波檢測(cè)的硬件平臺(tái)設(shè)計(jì)方法，其特征在于，所述的計(jì)算機(jī)總線控制發(fā)射數(shù)據(jù)流是由組合插拔的發(fā)射數(shù)據(jù)控制驅(qū)動(dòng)模塊。
3.如權(quán)利要求1所述的計(jì)算機(jī)總線用于相控陣超聲波檢測(cè)的硬件平臺(tái)設(shè)計(jì)方法，其特征在于，所述的計(jì)算機(jī)總線控制接收數(shù)據(jù)是由組合插拔的接收數(shù)據(jù)控制驅(qū)動(dòng)模塊。
4.如權(quán)利要求1所述的計(jì)算機(jī)總線用于相控陣超聲波檢測(cè)的硬件平臺(tái)設(shè)計(jì)方法，其特征在于，所述的計(jì)算機(jī)總線控制算法工藝數(shù)據(jù)流是由DSP和FPGA實(shí)現(xiàn)的可組態(tài)的用于相控陣檢測(cè)的控制算法模塊。
全文摘要
本發(fā)明公開了一種計(jì)算機(jī)總線用于相控陣超聲波檢測(cè)的硬件平臺(tái)設(shè)計(jì)方法，旨在提供一種檢測(cè)精度高、物理重量輕、檢測(cè)尺寸靈活、沒有與射線相關(guān)的危險(xiǎn)、提高了缺陷分辨率并且降低操作成本。它包括計(jì)算機(jī)總線，其整個(gè)方法由以下幾個(gè)步驟組成計(jì)算機(jī)總線控制發(fā)射數(shù)據(jù)流；計(jì)算機(jī)總線控制接收數(shù)據(jù)；計(jì)算機(jī)總線控制算法工藝數(shù)據(jù)流。其中計(jì)算機(jī)總線控制發(fā)射數(shù)據(jù)流是由組合插拔的發(fā)射數(shù)據(jù)控制驅(qū)動(dòng)模塊；計(jì)算機(jī)總線控制接收數(shù)據(jù)是由組合插拔的接收數(shù)據(jù)控制驅(qū)動(dòng)模塊；計(jì)算機(jī)總線控制算法工藝數(shù)據(jù)流是由DSP和FPGA實(shí)現(xiàn)的可組態(tài)的用于相控陣檢測(cè)的控制算法模塊。
文檔編號(hào)G01N29/04GK1621828SQ200310108900
公開日2005年6月1日 申請(qǐng)日期2003年11月27日 優(yōu)先權(quán)日2003年11月27日
發(fā)明者李新育, 劉寧 申請(qǐng)人:上海電氣自動(dòng)化設(shè)計(jì)研究所