專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路制造領(lǐng)域，特別是涉及一種半導(dǎo)體器件及其制造方法。
背景技術(shù)：
微電子機(jī)械系統(tǒng)(Micro-Electro-MechanicalSystem, MEMS)技術(shù)具有微小、智能、可執(zhí)行、可集成、工藝兼容性好、成本低等諸多優(yōu)點(diǎn)，故其已開始廣泛應(yīng)用諸多領(lǐng)域。而 CMOS與MEMS的集成可以結(jié)合CMOS的高性能和MEMS的多功能，成為推動(dòng)MEMS技術(shù)走向大規(guī)模應(yīng)用的關(guān)鍵。MEMS結(jié)構(gòu)中，某些膜層的底部與頂部處于不同平面，即會(huì)產(chǎn)生一個(gè)臺(tái)階，臺(tái)階高度通常具有上千埃甚至上萬埃，而后續(xù)薄膜淀積往往只有幾百埃至幾千埃，因此臺(tái)階會(huì)始終存在。由于CMOS工藝中的光刻、刻蝕時(shí)通常圖形是在一個(gè)平面上，尤其是干法刻蝕具有很強(qiáng)的各向異性，使豎直方向各個(gè)區(qū)域的刻蝕速率相同，而橫向刻蝕速率很小，因此在利用常用的光刻、刻蝕工藝進(jìn)行圖形化的過程中，由于臺(tái)階的存在，臺(tái)階處側(cè)壁上的薄膜在豎直方向厚度會(huì)大大厚于平面區(qū)域，可能會(huì)導(dǎo)致臺(tái)階處底部的薄膜在干法刻蝕后留下殘留物。尤其在臺(tái)階斜度比較直、臺(tái)階高度比淀積的薄膜厚度大很多的情況下，即使刻蝕工藝時(shí)增加比較多的過刻蝕時(shí)間，仍然難以去除干凈。這有可能導(dǎo)致結(jié)構(gòu)性能上的失效，比如如果殘留的是金屬薄膜，可能會(huì)導(dǎo)致局部短路。因此，需要特殊的集成方案來解決底部殘留的問題。具體請(qǐng)參考圖IA 1C，其為現(xiàn)有的半導(dǎo)體器件制作方法中各步驟對(duì)應(yīng)的器件的剖面結(jié)構(gòu)示意圖，該方法用以形成MEMS結(jié)構(gòu)的電極。如圖IA所示，首先，提供半導(dǎo)體襯底100，所述半導(dǎo)體襯底100上形成有釋放保護(hù)層101，所述釋放保護(hù)層101上形成有圖形化的敏感材料層110 ；然后，形成電極材料層 120，所述電極材料層120覆蓋所述圖形化的敏感材料層110以及釋放保護(hù)層101的表面。如圖IB所示，接著，在所述電極材料層120表面形成圖形化光刻膠層130。如圖IC所示，接下來，以所述圖形化光刻膠層130為掩膜，刻蝕所述電極材料層 120，從而形成電極121，所述電極121分別覆蓋在所述圖形化的敏感材料層110的上表面以及釋放保護(hù)層101的部分區(qū)域。然而，由于所述圖形化的敏感材料層110與釋放保護(hù)層101具有高度差，即形成了臺(tái)階，并且該圖形化的敏感材料層110的側(cè)壁比較陡峭(即臺(tái)階的高度較高)；因此，在形成電極材料層120時(shí)，圖形化的敏感材料層110側(cè)壁上的電極材料層的厚度比釋放保護(hù)層 101上的電極材料層的厚度要大很多，因此，在刻蝕所述電極材料層120時(shí)，圖形化的敏感材料層110側(cè)壁的電極材料層則無法被全部刻蝕掉，如圖IC所示，使得圖形化的敏感材料層110側(cè)壁具有殘留的電極材料層122，這將導(dǎo)致出現(xiàn)局部短路，影響最終形成的半導(dǎo)體器件的性能。

發(fā)明內(nèi)容
本發(fā)明提供一種半導(dǎo)體器件及其制造方法，以解決圖形化的膜層側(cè)壁易出現(xiàn)殘留物的問題。為解決上述技術(shù)問題，本發(fā)明提供一種半導(dǎo)體器件制造方法，包括提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有圖形化的膜層；在所述半導(dǎo)體襯底以及圖形化的膜層表面形成刻蝕阻擋層；在所述刻蝕阻擋層表面形成材料層；刻蝕所述材料層直至暴露出所述刻蝕阻擋層的表面，從而在所述圖形化的膜層側(cè)壁形成具有緩變側(cè)壁的緩變坡度材料層；去除未被所述緩變坡度材料層覆蓋的刻蝕阻擋層。進(jìn)一步的，在所述的半導(dǎo)體器件制造方法中，刻蝕阻擋層的材料為Si02，材料層的材料為CVD-Si ；濕法去除未被所述緩變坡度材料層覆蓋的刻蝕阻擋層。進(jìn)一步的，在所述的半導(dǎo)體器件制造方法中，刻蝕阻擋層的材料為CVD-Si，材料層的材料為Si02 ；干法去除未被所述緩變坡度材料層覆蓋的刻蝕阻擋層。進(jìn)一步的，在所述的半導(dǎo)體器件制造方法中，所述半導(dǎo)體襯底上還形成有釋放保護(hù)層，所述圖形化的膜層形成于所述釋放保護(hù)層上。所述釋放保護(hù)層的材料為CVD-Si、Si02 或Si3N4中的一種或其組合。進(jìn)一步的，在所述的半導(dǎo)體器件制造方法中，所述圖形化的膜層是圖形化的敏感材料層。進(jìn)一步的，在所述的半導(dǎo)體器件制造方法中，所述圖形化的敏感材料層利用以下步驟形成在所述半導(dǎo)體襯底上形成敏感材料層；刻蝕所述敏感材料層，以形成圖形化的敏感材料層。進(jìn)一步的，在所述的半導(dǎo)體器件制造方法中，所述敏感材料層的材料為非晶硅。利用氯氣和溴化氫的混合氣體刻蝕敏感材料層形成圖形化的敏感材料層。進(jìn)一步的，在所述的半導(dǎo)體器件制造方法中，去除未被所述緩變坡度材料層覆蓋的刻蝕阻擋層之后，還包括在所述半導(dǎo)體襯底、緩變坡度材料層以及圖形化的膜層表面形成電極材料；在所述電極材料表面形成圖形化的光刻膠；以所述圖形化的光刻膠為掩膜， 刻蝕所述電極材料以形成電極。相應(yīng)的，本發(fā)明還提供一種利用上述半導(dǎo)體器件制造方法形成的半導(dǎo)體器件，所述半導(dǎo)體器件包括半導(dǎo)體襯底；形成于所述半導(dǎo)體襯底上的圖形化的膜層；形成于所述圖形化的膜層側(cè)壁和底部周邊的刻蝕阻擋層；覆蓋所述刻蝕阻擋層的具有緩變側(cè)壁的緩變坡度材料層。進(jìn)一步的，在所述的半導(dǎo)體器件中，所述刻蝕阻擋層的材料為Si02，所述材料層的材料為CVD-Si ；所述刻蝕阻擋層的材料為CVD-Si，所述材料層的材料為Si02。進(jìn)一步的，在所述的半導(dǎo)體器件中，所述半導(dǎo)體襯底上還形成有釋放保護(hù)層，所述圖形化的膜層形成于所述釋放保護(hù)層上。所述釋放保護(hù)層的材料為CVD-Si、Si02或Si3N4 中的一種或其組合。進(jìn)一步的，在所述的半導(dǎo)體器件中，所述圖形化的膜層是圖形化的敏感材料層。所述敏感材料層的材料為非晶硅。進(jìn)一步的，在所述的半導(dǎo)體器件中，還包括形成于所述圖形化的膜層頂部以及半導(dǎo)體襯底部分區(qū)域上方的電極。由于采用了以上技術(shù)方案，與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)本發(fā)明通過在刻蝕阻擋層表面形成材料層，并刻蝕所述材料層直至暴露出所述刻蝕阻擋層的表面，從而在所述圖形化的膜層側(cè)壁形成具有緩變側(cè)壁的緩變坡度材料層，可很好的降低臺(tái)階的高度，解決圖形化的膜層側(cè)壁處刻蝕后容易出現(xiàn)殘留的問題，提高了產(chǎn)品的可靠性和成品率。


圖IA IC為現(xiàn)有的半導(dǎo)體器件制造方法中各步驟對(duì)應(yīng)器件的剖面示意圖；圖2為本發(fā)明的半導(dǎo)體器件制造方法的流程示意圖；圖3A ;3H為本發(fā)明半導(dǎo)體器件制造方法中各步驟對(duì)應(yīng)器件的剖面示意圖。
具體實(shí)施例方式在背景技術(shù)中已經(jīng)提及，在MEMS中有很多的側(cè)壁，如微橋結(jié)構(gòu)側(cè)壁、接觸孔側(cè)壁、 溝槽側(cè)壁等等，然而，由于現(xiàn)有技術(shù)中，形成的側(cè)壁都比較陡峭，在所述側(cè)壁上再淀積薄膜時(shí)，側(cè)壁上的薄膜的厚度比形成在平面上的薄膜的厚度要小很多，即造成了不同區(qū)域的薄膜厚度的嚴(yán)重不均勻，側(cè)壁上薄膜與平面上的薄膜的厚度不均勻給刻蝕工藝帶來了極大的難度，因此最終形成的圖形化的膜層的側(cè)壁極易出現(xiàn)殘留物，從而影響半導(dǎo)體器件的性能。因此，本發(fā)明提供一種半導(dǎo)體器件及其制造方法，所述半導(dǎo)體器件制造方法通過在刻蝕阻擋層表面形成材料層，并刻蝕所述材料層直至暴露出刻蝕阻擋層的表面，從而在圖形化的膜層側(cè)壁形成具有緩變側(cè)壁的緩變坡度材料層，可很好的降低臺(tái)階的高度，解決圖形化的膜層側(cè)壁處刻蝕后容易出現(xiàn)殘留的問題，提高產(chǎn)品的可靠性和成品率。請(qǐng)參考圖2，其為本發(fā)明的半導(dǎo)體器件制造方法的流程示意圖，結(jié)合該圖，該方法包括以下步驟步驟S200，提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有圖形化的膜層；步驟S210，在所述半導(dǎo)體襯底以及圖形化的膜層表面形成刻蝕阻擋層；步驟S220，在所述刻蝕阻擋層表面形成材料層；步驟S230，刻蝕所述材料層直至暴露出所述刻蝕阻擋層的表面，從而在所述圖形化的膜層側(cè)壁形成具有緩變側(cè)壁的緩變坡度材料層；步驟S240，去除未被所述緩變坡度材料層覆蓋的刻蝕阻擋層。下面將以形成紅外探測(cè)器的電極為例，結(jié)合剖面示意圖對(duì)本發(fā)明的半導(dǎo)體器件及其制作方法進(jìn)行更詳細(xì)的描述。所述紅外探測(cè)器適用于電力網(wǎng)絡(luò)的安全檢測(cè)、森林火警的探測(cè)以及人體溫度的探測(cè)。所述紅外探測(cè)器一般是在CMOS電路上集成MEMS微橋結(jié)構(gòu)，利用敏感材料探測(cè)層吸收紅外線且將其轉(zhuǎn)化成電信號(hào)，據(jù)此來實(shí)現(xiàn)熱成像功能。如圖3A所示，首先，執(zhí)行步驟S200，提供半導(dǎo)體襯底300，所述半導(dǎo)體襯底300上形成有圖形化的膜層310。在本實(shí)施例中，所述半導(dǎo)體襯底300上還形成有釋放保護(hù)層301，所述圖形化的膜層310形成于釋放保護(hù)層301之上。進(jìn)一步的，當(dāng)MEMS/sensor使用PI類的有機(jī)材料作犧牲層時(shí)，所述釋放保護(hù)層310的材料優(yōu)選為CVD-Si (利用化學(xué)氣相沉積的方法形成的非晶硅)、Si02或Si3N4 ；當(dāng)MEMS/sensor使用CVD-Si材料作為犧牲層時(shí)，所述釋放保護(hù)層310 的材料則優(yōu)選為Si02。所述釋放保護(hù)層301可利用化學(xué)氣相沉積的方法形成，其厚度例如為1000埃 5000埃。
在本實(shí)施例中，所述圖形化的膜層310是圖形化的敏感材料層。所述圖形化的敏感材料層可利用以下步驟形成首先，在所述半導(dǎo)體襯底300上形成敏感材料層；接著，刻蝕所述敏感材料層，即可形成圖形化的敏感材料層。由于圖形化的敏感材料層的頂面高于釋放保護(hù)層301的頂面，即構(gòu)成了臺(tái)階。其中，所述敏感材料層的材料為非晶硅，可利用化學(xué)氣相沉積的方法形成，其厚度為500埃 5000埃。可利用氯氣(Cl》和溴化氫(HBr) 的混合氣體刻蝕敏感材料層以形成圖形化的敏感材料層，該混合氣體具有較佳的刻蝕選擇比，能夠確保很好地停止在釋放保護(hù)層301上。在其他實(shí)施例中，所述敏感材料層也可以是由氧化釩等具有較高的電阻溫度系數(shù)的薄膜材料制成。如圖:3B所示，接著，執(zhí)行步驟S210，在所述釋放保護(hù)層301以及圖形化的膜層310 表面形成刻蝕阻擋層320。所述刻蝕阻擋層320可利用化學(xué)氣相沉積的方法形成，所述刻蝕阻擋320層的厚度例如為100埃 500埃。如圖3C所示，接著，執(zhí)行步驟S220，在刻蝕阻擋層320表面形成材料層330。進(jìn)一步的，若所述刻蝕阻擋層320的材料為Si02，則所述材料層330的材料優(yōu)選為CVD-Si ；若所述刻蝕阻擋層320的材料為CVD-Si，則所述材料層330的材料優(yōu)選為Si02。所述材料層 330可利用化學(xué)氣相沉積的方法形成，其厚度為500埃 5000埃。經(jīng)過本步工藝后，不可避免的，圖形化的膜層310側(cè)壁上的材料層的厚度比釋放保護(hù)層301上的材料層的厚度要大很多。如圖3D所示，接著，執(zhí)行步驟S230，刻蝕所述材料層330直至暴露出所述刻蝕阻擋層320的表面，從而在所述圖形化的膜層310側(cè)壁形成具有緩變側(cè)壁的緩變坡度材料層 331。在步驟S230中，采用干法刻蝕全片的材料層330，由于干法刻蝕具有很強(qiáng)的各向異性特性，其使豎直方向各個(gè)區(qū)域的刻蝕速率相同，而橫向刻蝕速率很小；而圖形化的膜層 310側(cè)壁上的材料層的厚度比釋放保護(hù)層301上的材料層的厚度要大很多；因此干法刻蝕的過程中，圖形化的膜層310側(cè)壁即可形成緩變坡度材料層331，所述緩變坡度材料層331 具有緩變的側(cè)壁。如圖3E所示，接著，執(zhí)行步驟S240，去除未被所述緩變坡度材料層331覆蓋的刻蝕阻擋層，從而暴露出釋放保護(hù)層301和圖形化的膜層310的頂面。進(jìn)一步的，若刻蝕阻擋層的材料為Si02，則優(yōu)選采用濕法工藝去除未被緩變坡度材料層331覆蓋的刻蝕阻擋層，所述濕法工藝選用100 1的氫氟酸溶液，能夠完全去除刻蝕阻擋層而不會(huì)傷害圖形化的敏感材料層；若刻蝕阻擋層的材料為CVD-Si，則優(yōu)選采用干法工藝去除未被緩變坡度材料層331覆蓋的刻蝕阻擋層，所述干法工藝選用溴化氫氣體作為刻蝕氣體，其能夠完全去除刻蝕阻擋層而不會(huì)傷害緩變坡度材料層331。在本實(shí)施例中，在去除未被所述緩變坡度材料層331覆蓋的刻蝕阻擋層之后，還包括以下步驟如圖3F所示，在所述釋放保護(hù)層301、緩變坡度材料層331以及圖形化的膜層310表面形成電極材料340 ；如圖3G所示，在所述電極材料340表面形成圖形化的光刻膠350 ；如圖3H所示，以所述圖形化的光刻膠350為掩膜，刻蝕所述電極材料340以形成電極;341。在本發(fā)明實(shí)施例中，由于圖形化的膜層310側(cè)壁已經(jīng)形成了具有緩變側(cè)壁的緩變坡度材料層331，其可降低臺(tái)階的高度，在形成電極材料層340時(shí)不至于產(chǎn)生陡峭的側(cè)壁；因此，在刻蝕電極材料340的過程中，能確保不會(huì)出現(xiàn)殘留物，避免出現(xiàn)局部短路的情況， 提高了產(chǎn)品的性能、成品率和可靠性。相應(yīng)的，本發(fā)明還提供一種半導(dǎo)體器件，參考圖3E所示，所述半導(dǎo)體器件包括半導(dǎo)體襯底300 ；形成于所述半導(dǎo)體襯底300上的圖形化的膜層310 ；形成于所述圖形化的膜層310側(cè)壁和底部周邊的刻蝕阻擋層；覆蓋所述刻蝕阻擋層的具有緩變側(cè)壁的緩變坡度材料層331。其中，所述半導(dǎo)體襯底300上還形成有釋放保護(hù)層301，所述圖形化的膜層310形成于所述釋放保護(hù)層301上。進(jìn)一步的，所述半導(dǎo)體器件還包括電極341，所述電極341形成于所述圖形化的膜層310頂部以及半導(dǎo)體襯底部分區(qū)域上方。在本實(shí)施例中，所述電極341形成于圖形化的膜層310頂部并覆蓋釋放保護(hù)層301表面的部分區(qū)域。需要說明的是，盡管上述實(shí)施例以形成紅外探測(cè)器的電極工藝為例；但是本發(fā)明并不限制于此，除上述實(shí)施例外，本發(fā)明還可用在其它具有臺(tái)階的半導(dǎo)體器件制作過程中， 以避免圖形化的膜層側(cè)壁刻蝕后形成殘留物。此外，本領(lǐng)域技術(shù)人員可根據(jù)實(shí)際情況，相應(yīng)的調(diào)整刻蝕氣體、膜層厚度等工藝參數(shù)。任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，對(duì)本發(fā)明的技術(shù)方案作本技術(shù)領(lǐng)域內(nèi)熟知的等同改變或替換均不超出本發(fā)明的揭露以及保護(hù)范圍。
權(quán)利要求
1.一種半導(dǎo)體器件制造方法，包括提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有圖形化的膜層； 在所述半導(dǎo)體襯底以及圖形化的膜層表面形成刻蝕阻擋層； 在所述刻蝕阻擋層表面形成材料層；刻蝕所述材料層直至暴露出所述刻蝕阻擋層的表面，從而在所述圖形化的膜層側(cè)壁形成具有緩變側(cè)壁的緩變坡度材料層；去除未被所述緩變坡度材料層覆蓋的刻蝕阻擋層。
2.如權(quán)利要求1所述的半導(dǎo)體器件制造方法，其特征在于，所述刻蝕阻擋層的材料為 Si02，所述材料層的材料為CVD-Si。
3.如權(quán)利要求2所述的半導(dǎo)體器件制造方法，其特征在于，濕法去除未被所述緩變坡度材料層覆蓋的刻蝕阻擋層。
4.如權(quán)利要求1所述的半導(dǎo)體器件制造方法，其特征在于，所述刻蝕阻擋層的材料為 CVD-Si，所述材料層的材料為Si02。
5.如權(quán)利要求4所述的半導(dǎo)體器件制造方法，其特征在于，干法去除未被所述緩變坡度材料層覆蓋的刻蝕阻擋層。
6.如權(quán)利要求1所述的半導(dǎo)體器件制造方法，其特征在于，所述半導(dǎo)體襯底上還形成有釋放保護(hù)層，所述圖形化的膜層形成于所述釋放保護(hù)層上。
7.如權(quán)利要求6所述的半導(dǎo)體器件制造方法，其特征在于，所述釋放保護(hù)層的材料為 CVD-Si、Si02或Si3N4中的一種或其組合。
8.如權(quán)利要求1所述的半導(dǎo)體器件制造方法，其特征在于，所述圖形化的膜層是圖形化的敏感材料層。
9.如權(quán)利要求8所述的半導(dǎo)體器件制造方法，其特征在于，所述圖形化的敏感材料層利用以下步驟形成在所述半導(dǎo)體襯底上形成敏感材料層； 刻蝕所述敏感材料層，以形成圖形化的敏感材料層。
10.如權(quán)利要求9所述的半導(dǎo)體器件制造方法，其特征在于，所述敏感材料層的材料為非晶娃。
11.如權(quán)利要求10所述的半導(dǎo)體器件制造方法，其特征在于，利用氯氣和溴化氫的混合氣體刻蝕所述敏感材料層形成圖形化的敏感材料層。
12.如權(quán)利要求1至11中任一項(xiàng)所述的半導(dǎo)體器件制造方法，其特征在于，去除未被所述緩變坡度材料層覆蓋的刻蝕阻擋層之后，還包括在所述半導(dǎo)體襯底、緩變坡度材料層以及圖形化的膜層表面形成電極材料； 在所述電極材料表面形成圖形化的光刻膠； 以所述圖形化的光刻膠為掩膜，刻蝕所述電極材料以形成電極。
13.一種利用權(quán)利要求1所述的半導(dǎo)體器件制造方法形成的半導(dǎo)體器件，其特征在于， 包括半導(dǎo)體襯底；形成于所述半導(dǎo)體襯底上的圖形化的膜層； 形成于所述圖形化的膜層側(cè)壁及其底部周邊的刻蝕阻擋層；覆蓋所述刻蝕阻擋層的具有緩變側(cè)壁的緩變坡度材料層。
14.如權(quán)利要求13所述的半導(dǎo)體器件，其特征在于，所述刻蝕阻擋層的材料為Si02，所述材料層的材料為CVD-Si。
15.如權(quán)利要求13所述的半導(dǎo)體器件，其特征在于，所述刻蝕阻擋層的材料為CVD-Si， 所述材料層的材料為Si02。
16.如權(quán)利要求13所述的半導(dǎo)體器件，其特征在于，所述半導(dǎo)體襯底上還形成有釋放保護(hù)層，所述圖形化的膜層形成于所述釋放保護(hù)層上。
17.如權(quán)利要求16所述的半導(dǎo)體器件，其特征在于，所述釋放保護(hù)層的材料為CVD-Si、 Si02或Si3N4中的一種或其組合。
18.如權(quán)利要求13所述的半導(dǎo)體器件，其特征在于，所述圖形化的膜層是圖形化的敏感材料層。
19.如權(quán)利要求18所述的半導(dǎo)體器件，其特征在于，所述圖形化的敏感材料層的材料為非晶硅。
20.如權(quán)利要求13所述的半導(dǎo)體器件，其特征在于，還包括形成于所述圖形化的膜層頂部以及半導(dǎo)體襯底部分區(qū)域上方的電極。
全文摘要
本發(fā)明公開了一種半導(dǎo)體器件及其制造方法，包括提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有圖形化的膜層；在所述半導(dǎo)體襯底以及圖形化的膜層表面形成刻蝕阻擋層；在所述刻蝕阻擋層表面形成材料層；刻蝕所述材料層直至暴露出所述刻蝕阻擋層的表面，從而在所述圖形化的膜層側(cè)壁形成具有緩變側(cè)壁的緩變坡度材料層；去除未被所述緩變坡度材料層覆蓋的刻蝕阻擋層。本發(fā)明可解決圖形化的膜層側(cè)壁處刻蝕后容易出現(xiàn)殘留的問題。
文檔編號(hào)B81B7/00GK102173377SQ201110061790
公開日2011年9月7日 申請(qǐng)日期2011年3月15日 優(yōu)先權(quán)日2011年3月15日
發(fā)明者康曉旭, 汪新學(xué) 申請(qǐng)人:上海集成電路研發(fā)中心有限公司