專利名稱：液晶顯示器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及液晶顯示器。
背景技術(shù)：
液晶顯示器(LCD)是一類廣泛使用的平板顯示器。液晶顯示器包括每 個具有場發(fā)生電極諸如像素電極和公共電極的兩個顯示面板以及置于其間 的液晶層。液晶顯示器通過施加電壓到場發(fā)生電極而產(chǎn)生穿過液晶層的電 場、確定穿過其的液晶層中的液晶分子陣列、并控制入射光的偏振、由此顯 示圖像。液晶顯示器還包括連接到像素電極的開關(guān)元件和多個信號線，諸如柵極 線和數(shù)據(jù)線，用于提供電壓給像素電極。柵極線發(fā)送由柵極驅(qū)動電路產(chǎn)生的 柵極信號，數(shù)據(jù)線發(fā)送由數(shù)據(jù)驅(qū)動電路產(chǎn)生的數(shù)據(jù)電壓。開關(guān)元件依據(jù)柵極 信號發(fā)送數(shù)據(jù)電壓到像素電極。柵極驅(qū)動電路和數(shù)據(jù)驅(qū)動電路以多個集成電路(IC)芯片形式直接安裝 在顯示板上?？蛇x擇地，柵極驅(qū)動電路和數(shù)據(jù)驅(qū)動電路安裝在柔性電路薄膜 上，并且該柔性電路薄膜附著在顯示板上。這種IC芯片導(dǎo)致液晶顯示器的 大比例加工費用。而且，數(shù)據(jù)驅(qū)動器IC芯片比柵極驅(qū)動電路IC芯片更昂貴。 通過將柵極驅(qū)動電路連同柵極線、數(shù)據(jù)線和開關(guān)元件集成在顯示板中，可以 降低柵極驅(qū)動電路的加工費用。然而，很難將數(shù)據(jù)驅(qū)動電路集成在顯示板中， 因為數(shù)據(jù)驅(qū)動電路結(jié)構(gòu)復(fù)雜。因此，存在降低數(shù)據(jù)驅(qū)動器IC數(shù)目的需要。發(fā)明內(nèi)容根據(jù)本發(fā)明實施例，液晶顯示器包括基底；第一和第二像素組，包括 以矩陣形式布置在基底上的第一多個像素；第一柵極線組，包括連接到第一 像素組的像素并沿第一方向延伸的第一多個柵極線；第二柵極線組，包括連 接到第二像素組的像素并沿第一方向延伸的多個柵極線；第一數(shù)據(jù)線組，連 接到第一像素組的像素并包括沿第二方向延伸的第一多個數(shù)據(jù)線；和第二數(shù) 據(jù)線組，連接到第二像素組的像素并包括沿第二方向延伸的第二多個數(shù)據(jù) 線，其中第一數(shù)據(jù)線組的每條數(shù)據(jù)線和第二數(shù)據(jù)線組的每條數(shù)據(jù)線彼此連 接，并且第一和第二像素組沿第一方向相鄰。液晶顯示器可以進一步包括第一柵極驅(qū)動器，連接到第一柵極線組并 發(fā)送柵極信號到第一柵極線組；和第二柵極驅(qū)動器，連接到第二柵極線組并 發(fā)送柵極信號到第二柵極線組。第 一數(shù)據(jù)線組的每條數(shù)據(jù)線和第二數(shù)據(jù)線組的每條數(shù)據(jù)線可以順序連接。第 一數(shù)據(jù)線組的每條數(shù)據(jù)線和第二數(shù)據(jù)線組的每條數(shù)據(jù)線可以順序連 接到相鄰的數(shù)據(jù)線。液晶顯示器可以進一步包括數(shù)據(jù)驅(qū)動器，該數(shù)據(jù)驅(qū)動器連接到第一lt據(jù) 線組和第二數(shù)據(jù)線組，并發(fā)送數(shù)據(jù)電壓到第一數(shù)據(jù)線組和第二數(shù)據(jù)線組。數(shù)據(jù)驅(qū)動器可以相對于第一和第二像素組布置在液晶設(shè)備的一側(cè)上。數(shù)據(jù)驅(qū)動器可以與第一和第二柵極驅(qū)動器之一布置在液晶設(shè)備的相同 的一側(cè)上。柵極信號可以交替地和順序地施加到第 一柵極線組的第 一多個柵極線 和第二柵極線組的第二多個柵極線。第 一和第二柵極驅(qū)動器可以被集成在基底中。第 一和第二柵極驅(qū)動器可以相對于第 一和第二像素組彼此相對地布置。 柵極信號可以包括柵極導(dǎo)通電壓Von和柵才及關(guān)斷電壓Voff，柵極導(dǎo)通電 壓Von的持續(xù)時間可以是大約1H或更多。柵極導(dǎo)通電壓Von的持續(xù)時間可以是大約2H。所施加到布置在該第 一和第二柵極線組的第 一和第二多個柵極線的相 同行中的兩條柵極線的柵極信號的柵極導(dǎo)通電壓Von可以交迭預(yù)定時間。 該預(yù)定時間可以是大約1H。根據(jù)本發(fā)明另一實施例，液晶顯示器包括基底；第一和第二像素組， 包含以矩陣形式布置在基底上的多個像素；第一柵極線組，包括連接到第一 像素組的像素并沿第一方向延伸的第一多個柵極線；和第二柵極線組，包含 連接到第二像素組的像素并沿第 一方向延伸的第二多個柵極線，第 一和第二 像素組沿第一方向相鄰。
液晶顯示器可以進一步包括第一數(shù)據(jù)線組，連接到第一像素組的像素 并包含沿第二方向延伸的第一多個數(shù)據(jù)線；和第二數(shù)據(jù)線組，連接到第二像 素組的像素并包含沿第二方向延伸的第二多個數(shù)據(jù)線。第 一數(shù)據(jù)線組的每條數(shù)據(jù)線和第二數(shù)據(jù)線組的每條數(shù)據(jù)線可以彼此連接。第 一 數(shù)據(jù)線組的每條數(shù)據(jù)線和第二數(shù)據(jù)線組的每條數(shù)據(jù)線可以順序連接。液晶顯示器可以進一步包括數(shù)據(jù)驅(qū)動器，該數(shù)據(jù)驅(qū)動器相對于第一和第 二像素組布置在液晶設(shè)備的一側(cè)上，連接到第一數(shù)據(jù)線組和第二數(shù)據(jù)線組， 并發(fā)送數(shù)據(jù)電壓到第 一數(shù)據(jù)線組和第二數(shù)據(jù)線組。置在該第 一和第二柵極線組的第 一和第二多個柵極線的相同行中的兩條柵 極線的柵極信號的柵極導(dǎo)通電壓Von交迭預(yù)定時間。柵極導(dǎo)通電壓Von的持 續(xù)時間可以是大約2H。


為了清楚地理解本發(fā)明，將參考附圖詳細地描述本發(fā)明的示例實施例。圖1是根據(jù)本發(fā)明示例實施例的LCD的框圖；圖2是根據(jù)本發(fā)明示例實施例的LCD像素的等效電路圖；圖3是表示根據(jù)本發(fā)明示例實施例的LCD的像素、信號線和驅(qū)動器的空間布置例子的示圖；圖4是表示根據(jù)本發(fā)明示例實施例的LCD的像素、信號線和驅(qū)動器的空間布置另一例子的示圖；圖5是根據(jù)本發(fā)明示例實施例的柵極驅(qū)動器的框圖；圖6是圖5中所示的柵極驅(qū)動器的第j級的示例電路圖；圖7是根據(jù)本發(fā)明示例實施例的柵極驅(qū)動器的第一和第二級的示意布局視圖；和圖8是圖5中所示的柵極驅(qū)動器信號的時序圖。
具體實施方式
在下文中將參考附圖更加全面地描述本發(fā)明，其中顯示了本發(fā)明的優(yōu)選
實施例。正如那些本領(lǐng)域技術(shù)人員將意識到的，實施例可以以各種方式修改， 所有的都沒有脫離所公開的精神或范圍。在附圖中，為清楚起見，層、薄膜、面板、區(qū)域等的厚度被放大。在整 個說明書中相同的附圖標記指示相同的元件。將會理解，當諸如層、薄膜、 區(qū)域或基底的元件被指出在另一元件"之上，，時，它可以直接在另一個元件 之上或居間元件也可以存在。相反，當元件被指出"直接在另一元件之上，， 時，則沒有居間元件存在。將參考圖1到4詳細描述根據(jù)本發(fā)明示例實施例的LCD。圖1是根據(jù)本發(fā)明示例實施例的LCD的框圖。圖2是根據(jù)本發(fā)明示例 實施例的LCD像素的等效電路圖。圖3是表示根據(jù)本發(fā)明示例實施例的LCD 的像素、信號線和驅(qū)動器的空間布置例子的示圖。圖4是表示根據(jù)本發(fā)明另 一示例實施例的LCD的像素、信號線和驅(qū)動器的空間布置另一例子的示圖。參考圖1和2,根據(jù)示例實施例的LCD包括液晶(LC)面板組件 (assembly)300、柵極驅(qū)動器400、數(shù)據(jù)驅(qū)動器500、灰度電壓發(fā)生器(gray voltage generator) 800和信號控制器600。柵極驅(qū)動器400和數(shù)據(jù)驅(qū)動器500 與面板組件300耦接?；叶入妷喊l(fā)生器800與數(shù)據(jù)驅(qū)動器500耦接，信號控 制器600控制柵極驅(qū)動器400和數(shù)據(jù)驅(qū)動器500。面板組件300包括多個信號線GNI、 Gi和Dj(i-l,2，…，n,和j=l,2,...m ) 和連接到信號線Gw、 Gi和Dj并基本呈矩陣形式布置的多個像素PX。在圖 2所示的結(jié)構(gòu)圖中，面板組件300包括彼此相對的下面板100和上面板200 以及插入在面板100和200之間的液晶層3。信號線Gw、 Gi和Dj包括多個發(fā)送柵極信號(在下文中也被稱為"掃描 信號")的柵極線Gw和Gi和多個發(fā)送數(shù)據(jù)電壓的數(shù)據(jù)線Dj。柵極線Gw和 Gi基本沿行方向延伸，并基本彼此平行，而數(shù)據(jù)線Dj基本沿列方向延伸， 并基本彼此平行。參見圖2，連接到柵極線Gj和數(shù)據(jù)線Dj的每個像素PX包括連接到信號 線Gi和Dj的開關(guān)元件Q、和連接到該開關(guān)元件Q的LC電容器Clc和存儲 電容器Cst?？梢允÷栽摯鎯﹄娙萜鰿st。開關(guān)元件Q布置在下面板100上，它具有三個端，包括連接到柵極線 ^的控制端、連接到數(shù)據(jù)線Dj的輸入端和連接到LC電容器Clc和存儲電容 器Cst的輸出端。
LC電容器Clc包括布置在下面板100上的像素電極191和布置在上面 板200上的公共電極270，作為兩個端子。布置在兩個電極191和270之間 的LC層3作為LC電容器Clc的電介質(zhì)。像素電極191連接到開關(guān)元件Q, 公共電極270被提供以公共電壓Vcom,并覆蓋上面板200的整個表面。可 以將公共電極270提供在下面板100上，并且電極191和270的至少之一可 以具有棒或條的形狀(未示出)。存儲電容器Cst是LC電容器Ck的輔助電容器。存儲電容器Cst包括 像素電極191和單獨的信號線。單獨的信號線被提供在下面板IOO上，經(jīng)由 絕緣體與像素電極191重疊，并被提供以諸如公共電壓Vcom的預(yù)定電壓。 可選擇地，存儲電容器Cst包括像素電極191和稱為在前柵極線的相鄰柵極 線，該相鄰柵極線經(jīng)由絕緣體與像素電極191重疊。參考圖3,像素PX被分成沿行方向彼此相鄰的第一像素組PXa和第二像素組PXb。多個柵極線Gu、 Ga2…Gan和Gw、 Gb2.. .Gbn被分成連接到第一像素組PXa的第一柵極線組Ga和連接到第二像素組PXb的第二柵極線組Gb。柵極線GJGw、 Ga2/ Gb2…和Gan/ Gbn沿像素行布置，并彼此分離。柵 極線Gal/ Gbl、 Gb2…和Gan/ Gbn分別被包括在第 一和第二柵極線組Ga和Gb中。多個數(shù)據(jù)線還被分成連接到第一像素組PXa的第一數(shù)據(jù)線組Da和連接 到第二像素組PXb的第二數(shù)據(jù)線組Db。第一和第二數(shù)據(jù)線組Da和Db的數(shù)據(jù)線Dai和Db丄、Da2和Db2、 和Db3.....D咖-2和Dbm-2、 D細-!和Dbm…或Dam和Dbm彼此連接。連接數(shù)據(jù)線Dal和Dbl 、 D^和Db2、 Da3和Db3.....Dam-2和Dbm-2、 Da^和Db^、和D咖和Dbm的延伸線交替地布置在LC面板組件300的上或下區(qū)域330或340。第一和第二數(shù)據(jù)線組Da和Db的奇數(shù)數(shù) 據(jù)線Dai、 Da3、 ...D咖-'和Dbl,Db3、 ...Dbm.,相對于像素PX連接在LC面板 組件300的上區(qū)域330。第一和第二數(shù)據(jù)線組Da和Db的偶數(shù)數(shù)據(jù)線Da2、 Da4、 .. .D^和Db2, Db4、 ...Dbm相對于像素PX連接在LC面板組件300的下 區(qū)域340?？蛇x擇地，如圖4中所示，相鄰數(shù)據(jù)線D咖和Db3、 D咖M和Db2、 Dan>2和Dw.....Da3和Dbm、 Da2和Dbm-!、以及Dal和Dbm-2彼此連接。表示不同顏色的預(yù)定數(shù)量的像素，例如，分別表示每個基色紅色、綠色和藍色的三個像素被定義為一個圓點(dot)。此時，如圖4中所示，第一數(shù)據(jù)線組Da的第
一圓點連接到第二數(shù)據(jù)線組Db的最后一個圓點。第一數(shù)據(jù)線組Da的最后 一個圓點連接到第二數(shù)據(jù)線組Db的第二個圓點。在彼此連接的兩個點中， 彼此連接的數(shù)據(jù)線連接到表示相同顏色的像素。連接數(shù)據(jù)線D咖和Db3、 D細-,和Db2、 Dam-2和Dbl.....Da3和D^、 Da2和Dbm.!、和D^和Dbm-2的延伸線交替地布置在LC面板組件300的上區(qū)域330或下區(qū)域340。對于顏色顯示，每個像素唯一地表示一種基色(即，空間分割)或，每 個像素順序地依次表示基色(即，時間分割)，從而使基色的空間或時間總和被辨認為所希望的顏色。 一組基色的例子包括紅、綠和藍色。圖2表示空 間分割的例子，其中每個像素包括濾色片230，表示在面對像素電極191的 上面板200區(qū)域中的一種基色?？蛇x擇地，濾色片230提供在下面板IOO上 的^J:電才及191的上面或下面。一個或多個偏振器(未示出)連接到面板組件300。再次參考圖1和3，灰度電壓發(fā)生器800產(chǎn)生與像素PX的發(fā)送有關(guān)的 全部數(shù)量的灰度電壓或有限數(shù)量的灰度電壓(在下文中參考為"參考灰度電 壓，，)。 一些(參考)灰度電壓相對于公共電壓Vcom具有正極性，而其它(參 考)灰度電壓相對于公共電壓Vcom具有負極性。柵極驅(qū)動器400連接到面板組件300的柵極線Gi，并綜合柵極導(dǎo)通電壓 Von和柵極關(guān)斷電壓Voff,以生成施加到柵極線G,的4冊極信號。4冊極驅(qū)動器400包括第一和第二4冊極驅(qū)動器400a和400b，它們分別布 置在LC面板組件300的右側(cè)和左側(cè)。第一柵極驅(qū)動器400a連接到第一柵極 線組Ga,第二柵極驅(qū)動器400b連接到第二柵極線組Gb。第一和第二柵極驅(qū) 動器400a和400b相對于像素PX彼此相對地布置，定位在LC面板組件300 的左區(qū)域310和右區(qū)域320上。柵極驅(qū)動器400a和400 b主要起移位寄存器的作用，并包括多個排成一 行的級(stage )。柵極驅(qū)動器400a和400b可以連同信號線Ga廣Gan、 Gbl-Gbn、 D^-D咖、Db廣Dbm和開關(guān)元件Q集成在LC面板組件300中。柵極驅(qū)動器400a 和400b可以包括至少一個集成電路(IC)芯片，該集成電路芯片安裝到LC 面板組件300上或附著到面板組件300上的帶式運輸器包裝(TCP， tape carrier package )式的柔性印刷電路(FPC, flexible printed circuit)薄膜上。數(shù)據(jù)驅(qū)動器500連接到數(shù)據(jù)線Dd-D咖和Dbl-Dbm,并且相對于像素PX
布置在LC面板組件300的右區(qū)域320上，鄰近于第二柵極驅(qū)動器400b。柵 極驅(qū)動器500可以位于第二柵極驅(qū)動器400a附近。數(shù)據(jù)驅(qū)動器500施加數(shù) 據(jù)電壓到數(shù)據(jù)線Dal-DaiI^p Dbl-Dbm，該數(shù)據(jù)電壓從由灰度電壓發(fā)生器800提 供的灰度電壓中選擇。當灰度電壓發(fā)生器800只產(chǎn)生一些參考灰度電壓，而 不是所有灰度電壓時，數(shù)據(jù)驅(qū)動器500可以分割參考灰度電壓，以從參考灰 度電壓中產(chǎn)生數(shù)據(jù)電壓。信號控制器600控制柵極驅(qū)動器400和柵極驅(qū)動器500等。 驅(qū)動設(shè)備500、 600和800的每一個可以包括至少一個集成電路(IC) 芯片，該集成電路芯片安裝在LC面板組件300或附著到面板組件300上的 帶式運輸器包裝(TCP)式的柔性印刷電路(FPC)薄膜上?？蛇x擇地，驅(qū) 動設(shè)備500、 600和800的至少之一可以連同信號線Gal-Gan、 Gbl-Gbn、 Dal-Dam 和Dbl-Dbm以及開關(guān)元件Q集成在面板組件300中?？蛇x擇地，所有的驅(qū)動 設(shè)備500、 600和800可以集成在單個IC芯片中，不過驅(qū)動設(shè)備500、 600 和800的至少之一或驅(qū)動設(shè)備500、 600和800至少之一中的至少一個電路 元件可以布置在單個IC芯片的外部。如上所述，通過連接數(shù)據(jù)線Da廣D咖和Dw-Dbm的每兩條數(shù)據(jù)線，降低了形成it據(jù)驅(qū)動器和安裝在LCD上的數(shù)據(jù)驅(qū)動電路芯片的數(shù)量。而且，由于 在所有像素PX中的數(shù)據(jù)線Da廣D咖和Db廣Dto的布置是相同的，所以由于在 數(shù)據(jù)線Dal-Dam和Dbl-Dbm與像素電極191之間產(chǎn)生的寄生電容而產(chǎn)生的像素 電極電壓的變化量是一致的。因此，每個像素PX的亮度被保持為統(tǒng)一。而 且，像素PX之間的孔徑比(aperture ratio)的差降低。數(shù)據(jù)線Da廣D咖和Db廣Dbm每兩條數(shù)據(jù)線彼此連接，并且連接到數(shù)據(jù)驅(qū)動器500的信號線數(shù)量降低了一半，改進了空間冗余。因此，在沒有空間限制 的情況下，數(shù)據(jù)驅(qū)動器500可以布置在LC面板組件300的側(cè)面上。如上所述，在每個像素行中的兩個分離的柵極線GarGan和Gb,-Gbn連接到分離的柵極驅(qū)動器400a和400b。因此，即使這兩條數(shù)據(jù)線彼此連接，每 個像素行包括一個柵極線，那么LC面板組件300孔徑比的降低也不會發(fā)生。 現(xiàn)在，將詳細描述上述LCD的操作。為信號控制器60(H是供輸入圖^f象信號R、 G和B、和來自外部圖形控制 器(未示出)的用于控制其顯示的輸入控制信號。輸入圖像信號R、 G和B 包含像素PX的亮度信息，并且該亮度具有預(yù)定數(shù)量的灰度(gray),例如 1024 ( =21G)、 256 = ( = 28)或64 ( =26)個灰度。輸入控制信號包括垂直 同步信號Vsync、水平同步信號Hsync、主時鐘信號MCLK和數(shù)據(jù)使能信號 DE?；谳斎肟刂菩盘柡洼斎雸D像信號R、 G和B，信號控制器600產(chǎn)生柵 極控制信號CONT1和數(shù)據(jù)控制信號CONT2,并且它處理圖像信號R、 G和 B以適合于面板組件300和數(shù)據(jù)驅(qū)動器500的操作。信號控制器600發(fā)送柵 極控制信號CONT1到柵極驅(qū)動器400,并發(fā)送所處理的圖像信號DAT和數(shù) 據(jù)控制信號C0NT2到數(shù)據(jù)驅(qū)動器500。柵極控制信號CONT1包括用于指示柵極驅(qū)動器400開始掃描的掃描開 始信號STV，和用于控制柵極導(dǎo)通電壓Von的輸出周期的至少一個時鐘信 號。柵極控制信號CONT1可以包括用于定義柵極導(dǎo)通電壓Von持續(xù)時間的 輸出使能信號OE。數(shù)據(jù)控制信號CONT2包括水平同步開始信號STH,用于通知數(shù)據(jù)驅(qū) 動器500開始針對一行像素PX進行數(shù)據(jù)發(fā)送；加載信號LOAD，用于指示 數(shù)據(jù)驅(qū)動器500來施加數(shù)據(jù)電壓到數(shù)據(jù)線Da,-D咖和Dbl-Dbm;和數(shù)據(jù)時鐘信 號HCLK。數(shù)據(jù)控制信號CONT2可以進一步包括反相信號RVS，用于反轉(zhuǎn) 數(shù)據(jù)電壓的極性(相對于公共電壓Vcom)。響應(yīng)于來自信號控制器600的數(shù)據(jù)控制信號CONT2,數(shù)據(jù)驅(qū)動器500 接收來自信號控制器600的針對該行像素PX的數(shù)字圖像信號DAT包，將該 數(shù)字圖像信號DAT轉(zhuǎn)換成從灰度電壓選擇的模擬數(shù)據(jù)電壓，并施加該模擬 數(shù)據(jù)電壓到數(shù)據(jù)線D^-Dam和Dbl-Dbm。響應(yīng)于來自信號控制器600的柵極控制信號CONTl ，柵極驅(qū)動器400 施加?xùn)艠O導(dǎo)通電壓Von到柵極線Ga廣G肌和Gbl-Gbn，由此導(dǎo)通連接到其的開 關(guān)晶體管Q。通過^f皮觸發(fā)(activate)的開關(guān)晶體管Q將施加到數(shù)據(jù)線Dal-Dam 和DbrDbm的數(shù)據(jù)電壓提供給像素PX。此時，柵極導(dǎo)通電壓Von交替地和順 序地施加到第一4冊極線組Ga和第二柵極線組Gb，其中以第一4冊極線組Ga 的第一柵極線Gal、第二柵極線組Gb的第一柵極線Gbl、第一柵極線組Ga的第二柵極線Ga2、第二柵極線組Gb的第二柵極線Gb2等的順序施加?xùn)艠O導(dǎo)通電壓Von。施加到像素PX的公共電壓Vcom和數(shù)據(jù)電壓的電壓之間的差表示為3爭 越像素PX的LC電容器Clc的電壓，其被稱為像素電壓。LC電容器Clc的
LC分子具有依賴于像素電壓大小的取向，并且該分子取向確定穿過LC層3 的光的偏振。 一個或多個偏振器發(fā)送偏振光，從而使像素PX具有由數(shù)據(jù)電 壓的灰度表示的亮度。通過針對水平周期的每個單元(還稱為"1H"，并且其等于水平同步信 號Hsync和數(shù)據(jù)使能信號DE的一個周期)重復(fù)該過程，順序地為所有柵極 線Ga廠Gan和Gbl-Gbn提供柵極導(dǎo)通電壓Von,由此施加數(shù)據(jù)電壓給所有像素 PX，以顯示幀圖像。當一幀結(jié)束之后下一幀開始時，控制施加到數(shù)據(jù)驅(qū)動器500的反相信號 RVS，從而使數(shù)據(jù)電壓的極性反向(其被稱為"幀反轉(zhuǎn)(frame inversion )"。 還可以控制反相信號RVS，從而使在數(shù)據(jù)線中流動的數(shù)據(jù)電壓的極性在一幀 期間周期寸生i也反4爭(例3口4亍反4爭(row inversion)和點反4爭(dot inversion )，或 使一個包中的數(shù)據(jù)電壓極性反向(例如，列反轉(zhuǎn)和點反轉(zhuǎn))。將參考圖5到8描述根據(jù)本發(fā)明示例實施例的柵極驅(qū)動器。圖5是4艮據(jù)本發(fā)明示例實施例的4冊極驅(qū)動器框圖。圖6是圖5中所示的 柵極驅(qū)動器的第j級的示例電路圖。圖7是根據(jù)本發(fā)明示例實施例的柵極驅(qū) 動器的第一和第二級的示意布局視圖；圖8是圖5中所示的柵極驅(qū)動器信號 的時序圖。參考圖5和7，分別向作為移位寄存器的柵極驅(qū)動器400a和400b提供 掃描開始信號LSTV和RSTV、時鐘信號LCLK1和LCLK2和RCLK1和 RCLK2。移位寄存器400a和400b的每一個包括基本呈行排列并連接到柵極 線Ga廣Gan或Gbl-Gbn的多個級410a或410b。如圖8中所示，施加到左移位寄存器400a的第一掃描開始信號LSTV 和施加到右移位寄存器400b的第二掃描開始信號RSTV每幀產(chǎn)生脈沖。該 脈沖寬度大約為2H。當?shù)谝粫r鐘信號LCLK1具有低電平時，施加到左移位寄存器400a第一 級410a的第一掃描開始信號LSTV的高電平被輸出，當?shù)谝粫r鐘信號LCLK1 從低電平變換到高電平時，第一掃描開始信號LSTV以與第一掃描開始信號 LSTV的變化同步的方式從高電平變換到低電平。當?shù)谌龝r鐘信號RCLK1 具有低電平時，施加到右移位寄存器400b第一級410b的第二掃描開始信號 RSTV的高電平被輸出，并且當?shù)谌龝r鐘信號RCLK1從低電平變換到高電 平時，第二掃描開始信號RSTV以與第二掃描開始信號RSTV的變化同步的
方式從高電平變換到低電平。每一級410a和410b包括置位(set)端S、柵極電壓端GV、 一對時鐘端 CKl和CK2、復(fù)位(reset)端R、幀復(fù)位端FR、柵極輸出端OUT1和進位輸出 端(cany output terminal) OUT2。為每個移位寄存器400a和400b的兩個相鄰級410a和410b的時鐘端 CKl和CK2提供4皮此不同的兩個時鐘信號LCLKl和LCLK2或RCLKl和 RCLK2。即，兩個時4中信號LCLKl和LCLK2或RCLKl和RCLK2的波形 相對于彼此反轉(zhuǎn)。例如，在左移位寄存器400a中，為第一級410a的時鐘端 CKl提供第一時鐘信號LCLKl,為第一級410a的時鐘端CK2提供第二時 鐘信號LCLK2，而為第二級410a的時鐘端CKl提供第一時鐘信號LCLK2, 為第二級410a的時鐘端CK2提供第二時鐘信號LCLK1。在右移位寄存器 400b中，為第一級410b的時鐘信號CKl提供第三時鐘信號RCLK1，為第 一級410b的時鐘端CK2提供第四時鐘信號RCLK2,而為第二級410a的時 鐘端CKl提供第四時鐘信號RCLK2，為第二級410b的時鐘端CK2提供第 三時4f信號RCLKl 。每個時鐘信號LCLKl 、 LCLK2、 RCLKl和RCLK2的高電平可以是用 于導(dǎo)通像素PX的開關(guān)元件Q的柵極導(dǎo)通電壓Von，每個時鐘信號LCLKl 、 LCLK2、 RCLKl和RCLK2的低電平可以是用于關(guān)斷像素PX的開關(guān)元件Q 的柵極關(guān)斷電壓Voff。在每一級，例如在第j級STj中，為置位端S提供在前級ST (j-2 )的 進位輸出信號Cout(j-2),為復(fù)位端R提供下一級ST(j+2)的柵極輸出信號Gout (j+2)，分別為時鐘端CKl和CK2提供時鐘信號LCLKl和LCLK2，為柵 極電壓端GV提供柵極關(guān)斷電壓Voff。第j級STj的柵極輸出端OUT 1輸出 柵極輸出Gout(j),第j級STj的進位輸出端OUT2輸出進位輸出信號Cout(j)。為每個移位寄存器400a和400b的第一級ST1提供掃描開始信號LSTV 和RSTV，而不是在前的進位輸出信號。而且，如上所述，當分別為第j級 STj的時鐘端CKl和CK2提供時鐘信號LCLKl和LCLK2時，分別為第(j-2) 級STj-2的時鐘端CKl和CK2 ^是供時鐘信號LCLK2和LCKl。參考圖6，圖5中所示的柵極驅(qū)動器400a和400b的每一級，例如第j 級STj，包括輸入單元420、上拉(pull-up)驅(qū)動單元430、下拉(pull-down)驅(qū) 動單元440和輸出單元450。單元420、 430、 440和450包括至少一個NMOS
晶體管Tl - T14,上拉驅(qū)動單元430和輸出單元分別進一步包括電容器CI 和C2、和電容器C3。單元420、 430、 440和450可以包括至少一個PMOS 晶體管而不是NMOS晶體管。而且，電容器C1-C3可以是在加工期間形成 在柵極端和漏級/源極端之間的寄生電容器。輸入單元420包括在置位端S和柵極電壓端GV之間串聯(lián)連接的三個晶 體管Tll、 T10和T5。晶體管Tll和T5的柵極端連接到時鐘端CK2，晶體 管T10的柵極端連接到時鐘端CK1。晶體管Tll和T10的節(jié)點連接到節(jié)點 Jl，晶體管T10和T5的節(jié)點連接到節(jié)點J2。上拉驅(qū)動單元430包括晶體管T4、 T12和T7、和兩個電容器Cl和C2。 晶體管T4連接在置位端S和節(jié)點Jl之間，晶體管T12連接到時鐘端CK1 和節(jié)點J3,晶體管T7連接在時鐘端CK1和節(jié)點J4之間。晶體管T4包括共 同連接到置位端S的柵極和漏級端，和連接到節(jié)點Jl的源極端。晶體管T12 包括共同連接到時鐘端CK1的柵極端和漏級端，和連接到節(jié)點J3的源極端。 晶體管T7包括連接到節(jié)點J3并通過電容器Cl也連接到時鐘端CK1的柵極 端、連接到時鐘端CK1的漏級端、和連接到節(jié)點J4的源極端。電容器C2 連才妄在節(jié)點J3和J4之間。下拉驅(qū)動單元440包括多個晶體管T6、 T9、 T13、 T8、 T3和T2，它們 通過其漏級端向節(jié)點J1 、 J2 、 J3和J4輸出來自其源極端的柵極關(guān)斷電壓Voff。 在晶體管T6中，柵極端連接到幀復(fù)位端FR，漏級端連接到節(jié)點J1。在晶體 管T9中，柵極端連接到復(fù)位端R,漏級端連接到節(jié)點J1。晶體管T13和T8 的柵極端共同連接到節(jié)點J2,晶體管T13和T8的漏級端分別連接到節(jié)點J3 和J4。晶體管T3的柵極端連接到節(jié)點J4，晶體管T2的柵極端連接到復(fù)位 端R。而且，晶體管T3和T2的漏級端連接到節(jié)點J2。輸出單元450包括一對晶體管Tl和T14、和電容器C3。晶體管Tl包 括連接到時鐘端CK1的漏級端、連接到輸出端0UT1和節(jié)點J2的源極端、 和連接到節(jié)點Jl的柵極端。晶體管T4包括連接到時鐘端CK1的漏級端、 連接到輸出端OUT2的源極端、和連接到節(jié)點Jl的柵極端。電容器C3連接 在晶體管Tl的柵極和漏級端，即，節(jié)點Jl和J2之間。接下來，將描述級STj的操作。為了更好理解和方便描述，相應(yīng)于時鐘信號LCLK1、 LCLK2、 RCLK1 和RCLK2的高電平的電壓表示為高電壓，相應(yīng)于時鐘信號LCLK1 、 LCLK2、RCLK1和RCLK2的低電平的電壓表示為低電壓。低電壓的大小可以等于柵 才及關(guān)斷電壓Voff。當時鐘信號LCLK2和在前進位輸出信號Cout(j-2)具有高電平時，晶體 管Tll、 T5和T4導(dǎo)通。當晶體管Tll、 T5和T4導(dǎo)通時，晶體管T11和T4 發(fā)送高電壓到節(jié)點Jl,晶體管T5發(fā)送低電壓到節(jié)點J2。因此，將晶體管T1 和T14導(dǎo)通，以通過輸出端OUT1和OUT2輸出時鐘信號CLK1。由于節(jié)點 J2和時鐘信號LCLK1的所有電壓是低電壓，所以輸出電壓Gout(j)和Cout(j) 為低電壓。此時，電容器C3還通過高電壓和低電壓之間的電壓充電。此時，由于時鐘信號LCLK1和下一柵極輸出電壓Gout(j+2)處于低電平， 并且節(jié)點J2也處于低電平，因此具有連接到它們的柵極端的晶體管TIO、 T9、 T12、 T13、 T8和T2關(guān)斷。隨后，當時鐘信號LCLK2為j氐電平時，晶體管Tll和T5關(guān)斷。當時鐘信 號LCLK1是高電平時，來自晶體管Tl的輸出電壓和節(jié)點J2的電壓為高電 壓。此時，由于高電壓施加到晶體管T10的柵極端，而其源極端保持高電壓， 所以柵極端和源極端之間的電壓基本為0V,由此晶體管T10保持關(guān)斷狀態(tài)。 因此，節(jié)點Jl處于漂移狀態(tài)，由此節(jié)點Jl的電壓進一步通過電容器C3的 高電壓升高。同時，時鐘信號LCLK1和節(jié)點J2的電勢是高電壓，從而使晶體管T12、 T13和T8導(dǎo)通。在這種狀態(tài)下，晶體管T12和T13串聯(lián)連接在高電壓和低 電壓之間，由此節(jié)點J3的電勢具有被處于晶體管T12和T13導(dǎo)通的電阻狀 態(tài)值分割的電壓。當處于晶體管T12和T13導(dǎo)通的電阻狀態(tài)值明顯大于處于 晶體管T12導(dǎo)通的電阻狀態(tài)值時，例如，處于晶體管T12和T13導(dǎo)通的電 阻狀態(tài)值大約比處于晶體管T12導(dǎo)通的電阻狀態(tài)值大10,000倍，則節(jié)點J3 的電壓幾乎與高電壓相同。因此，晶體管T7導(dǎo)通，以與晶體管T8串聯(lián)連接， 由此節(jié)點J4具有被處于晶體管T7和T8導(dǎo)通的電阻狀態(tài)值分割的電壓。由 于加工晶體管T7和T8以使得晶體管T7和T8的電阻狀態(tài)值幾乎相同，所 以節(jié)點J4的電壓大小是高電壓和低電壓之間的中間值。因此，晶體管T3保 持關(guān)斷狀態(tài)。下一柵極輸出電壓Gout(j+2)保持低電壓，由此晶體管T9和T2 也是關(guān)斷的。因此，輸出端OUTl和OUT2連接到時鐘信號CLKl，并從低 電壓斷開，來輸出高電壓。電容器C1和C2分別通過其兩端之間的電壓差來充電，并且節(jié)點J3的電壓小于節(jié)點J5的電壓。隨后，當下一柵極輸出信號Gout(j+l)和時鐘信號CLK2為高電平，并且 時鐘信號CLK1為低電平時，晶體管T9和T2導(dǎo)通，以把低電壓傳送給節(jié)點 J1和J2。此時，通過對電容器C3放電，節(jié)點Jl的電壓降到低電壓。由于 電容器C3的放電時間，而需要預(yù)定時間來達到該低電壓。因此，在下一柵 極輸出信號Gout(j+l)改變到高電平之后，兩個晶體管Tl和T14保持導(dǎo)通狀 態(tài)預(yù)定的時間，并由此輸出端OUTl和OUT2連接到時鐘信號CLKl，來輸 出低電壓。接下來，當電容器C3完全放電使得節(jié)點Jl的電壓達到低電壓時， 晶體管T14關(guān)斷來斷開輸出端OUT2和時鐘信號CLK1的連接。由此，進位 輸出信號Cout(j)處于漂移狀態(tài)，來輸出低電壓。此時，輸出端OUTl通過晶 體管T2連接到低電壓，來輸出低電壓，即使晶體管Tl保持在關(guān)斷狀態(tài)。同時，晶體管T12和T13關(guān)斷，由此節(jié)點J3為漂移狀態(tài)。而且，節(jié)點 J5的電壓下降小于節(jié)點J4的電壓。然而，節(jié)點J3的電壓因為電容器Cl而 小于節(jié)點J5的電壓，從而使晶體管T7關(guān)斷。此時，晶體管T8關(guān)斷，節(jié)點 J4的電壓下降，從而使晶體管T3也保持在關(guān)斷狀態(tài)。晶體管T10的柵極端 連接到具有低電壓的時鐘信號CLK1，并且節(jié)點J2的電壓是低電平。因此， 晶體管T10保持在關(guān)斷狀態(tài)。接下來，當時鐘信號CLK1變換到高電平時，晶體管T12和T7導(dǎo)通， 并且晶體管T3通過節(jié)點J4的電壓增加導(dǎo)通，來發(fā)送低電壓到節(jié)點J2。由此， 輸出端OUT1仍然輸出低電壓。盡管下一柵極輸出Gout(j+l)的輸出是低電 平，但節(jié)點J2具有低電壓。同時，晶體管T10的柵極端連接到具有高電壓的時鐘信號CLK1，并且 節(jié)點J2的電壓是低電壓。因此，晶體管T10導(dǎo)通，來發(fā)送節(jié)點J2的低電壓 到節(jié)點J1。兩個晶體管Tl和T14的漏極端仍然連接到時鐘端CK1,以祐_提 供以時鐘信號CLK1。具體地，晶體管Tl的尺寸大于其余晶體管的尺寸。 因此，晶體管Tl的柵極端和漏極端之間的寄生電容增加，由此漏極端的電 壓變化可能影響晶體管Tl的柵極端電壓。當時鐘信號CLK1是高電平時， 柵極端電壓由于該寄生電容而增加，由此晶體管Tl導(dǎo)通。由于晶體管Tl 發(fā)送節(jié)點J2的低電壓到節(jié)點Jl,所以晶體管Tl的柵極端保持低電壓，來防 止晶體管Tl的導(dǎo)通。其后，在在前進位輸出信號CoutG-2)是高電平之前，節(jié)點Jl的電壓保 持低電壓，當時鐘信號CLK1是高電平并且時鐘信號CLK2是低電平時，節(jié) 點J2的電壓通過晶體管T3變?yōu)榈碗妷骸．敃r鐘信號CLK1是低電平并且時 鐘信號CLK2是高電平時，節(jié)點J2的電壓通過晶體管T5變?yōu)榈碗妷?。同時，為晶體管T6提供從虛擬級(dummy stage)(未示出)產(chǎn)生的初始 化信號INT,并發(fā)送柵極關(guān)斷電壓Voff到節(jié)點Jl,來再次設(shè)置節(jié)點J1的電 壓到低電壓。這樣，與時鐘信號LCLK1和LCLK2同步，基于在前的進位信號Cout(j-2) 和下一柵極信號Gout(j+2)，級410a和410b產(chǎn)生進位信號Cout(j)和柵極信 號Gout(j)。如圖8中所示，施加到第一柵極線組Ga的第一柵極線Gal的第一柵極信 號gaI包括高電平，即，基于第一掃描開始信號LSTV與第一時鐘信號LCLK1 同步的柵極導(dǎo)通電壓Von。施加到第二柵極線組Gb的第一柵極線Gbl的第二 柵極信號gb!包括高電平，即，基于第二掃描開始信號RSTV與第三時鐘信 號RCLK1同步的柵極導(dǎo)通電壓Von。第一和第二柵極信號gal和gbl的柵極 導(dǎo)通電壓Von的脈沖寬度分別大約是2H。對于大約2H的第一半，相應(yīng)像素 可以纟皮預(yù)先充電，對于大約2H的第二半，相應(yīng)^象素可以通過目標電壓主充 電(main-charge)。第一和第二柵極信號(gal和gbl)的柵極導(dǎo)通電壓Von交 迭預(yù)定時間，該預(yù)定時間可以是大約1H。其后，第一和第二柵極線組Ga和Gb的后續(xù)柵極線Ga2-G肌和Gb2-Gbn順序輸出柵極導(dǎo)通電壓Von,該電壓與在前柵極導(dǎo)通電壓Von交迭預(yù)定時間。 根據(jù)本發(fā)明，基本防止了 LCD孔徑比的減少，并且數(shù)據(jù)驅(qū)動芯片的數(shù) 量降低。雖然本發(fā)明是結(jié)合目前被認為是實際示例實施例的內(nèi)容得到描述的，但 是應(yīng)當理解，本發(fā)明不限于所公開的實施例，而是相反，意在覆蓋包括在所 公開的精神和范圍之內(nèi)的各種修改和等同布置。 相關(guān)文獻交叉引用本申請要求2006年9月26日在韓國知識產(chǎn)權(quán)局提交的韓國專利申請第 10-2006-0093412號的優(yōu)先權(quán)和權(quán)益。
權(quán)利要求
1.一種液晶顯示器，包括基底；第一和第二像素組，包括以矩陣形式布置在該基底上的多個像素；第一柵極線組，包括連接到該第一像素組的像素并沿第一方向延伸的第一多個柵極線；第二柵極線組，包括連接到該第二像素組的像素并沿該第一方向延伸的第二多個柵極線；第一數(shù)據(jù)線組，連接到該第一像素組的像素并包括沿第二方向延伸的第一多個數(shù)據(jù)線；和第二數(shù)據(jù)線組，連接到該第二像素組的像素并包括沿該第二方向延伸的第二多個數(shù)據(jù)線，其中，該第一數(shù)據(jù)線組的每條數(shù)據(jù)線和該第二數(shù)據(jù)線組的每條數(shù)據(jù)線彼此連接，并且該第一和第二像素組沿該第一方向相鄰。
2. 根據(jù)權(quán)利要求1的液晶顯示器，進一步包括第 一柵極驅(qū)動器，連接到該第 一柵極線組并發(fā)送柵極信號到該第 一柵極 線組；和第二柵極驅(qū)動器，連接到該第二柵極線組并發(fā)送柵極信號到該第二 才冊才及線組。
3. 根據(jù)權(quán)利要求1的液晶顯示器，其中，所述第一數(shù)據(jù)線組的每條數(shù)據(jù) 線和所述第二數(shù)據(jù)線組的每條數(shù)據(jù)線順序連接。
4. 根據(jù)權(quán)利要求1的液晶顯示器，其中，所述第一數(shù)據(jù)線組的每條數(shù)據(jù) 線和所述第二數(shù)據(jù)線組的每條數(shù)據(jù)線順序連接到相鄰的數(shù)據(jù)線。
5. 根據(jù)權(quán)利要求1的液晶顯示器，進一步包括數(shù)據(jù)驅(qū)動器，該數(shù)據(jù)驅(qū)動 器連接到該第 一數(shù)據(jù)線組和該第二數(shù)據(jù)線組，并發(fā)送數(shù)據(jù)電壓到該第 一數(shù)據(jù) 線組和該第二數(shù)據(jù)線組。
6. 根據(jù)權(quán)利要求5的液晶顯示器,其中，所述數(shù)據(jù)驅(qū)動器相對于該第一 和第二像素組布置在液晶設(shè)備的一側(cè)上。
7. 根據(jù)權(quán)利要求5的液晶顯示器，其中，所述數(shù)據(jù)驅(qū)動器與該第一和第 二柵極驅(qū)動器之一被布置在液晶設(shè)備的 一側(cè)上。
8. 根據(jù)權(quán)利要求1的液晶顯示器，其中，所述柵極信號交替地和順序地 施加到該第 一柵極線組的第 一多個柵極線和該第二柵極線組的第二多個柵 極線。
9. 根據(jù)權(quán)利要求2的液晶顯示器，其中，所述第一和第二柵極驅(qū)動器被 集成在基底中。
10. 根據(jù)權(quán)利要求1的液晶顯示器，其中，所述第一和第二柵極驅(qū)動器 相對于該第 一和第二像素組彼此相對地布置。
11. 根據(jù)權(quán)利要求1的液晶顯示器，其中所述柵極信號包括柵極導(dǎo)通電壓Von和柵極關(guān)斷電壓Voff,以及該柵極 導(dǎo)通電壓Von的持續(xù)時間是大約1H或更多。
12. 根據(jù)權(quán)利要求11的液晶顯示器，其中，所述柵極導(dǎo)通電壓Von的 持續(xù)時間是大約2H。
13. 根據(jù)權(quán)利要求11的液晶顯示器，其中，所施加到布置在該第一和第 二柵極線組的第 一和第二多個柵極線的相同行中的兩條柵極線的柵極信號 的柵極導(dǎo)通電壓Von交迭預(yù)定時間。
14. 根據(jù)權(quán)利要求13的液晶顯示器，其中，所述預(yù)定時間是大約1H。
15. —種液晶顯示器，包括 基底；第一和第二像素組，包含以矩陣形式布置在該基底上的多個像素；第 一柵極線組，包含連接到該第 一像素組的像素并沿第 一方向延伸的第一多個柵極線；和第二柵極線組，包含連接到該第二像素組的像素并沿該第 一方向延伸的第二多個柵極線，其中該第一和第二像素組沿該第一方向相鄰。
16. 根據(jù)權(quán)利要求15的液晶顯示器，進一步包括第一數(shù)據(jù)線組，連接 到該第一像素組的像素并包括沿該第二方向延伸的第一多個數(shù)據(jù)線；和第二 數(shù)據(jù)線組，連接到該第二像素組的像素并包括沿該第二方向延伸的第二多個 數(shù)據(jù)線。
17. 根據(jù)權(quán)利要求16的液晶顯示器，其中，該第一數(shù)據(jù)線組的每條數(shù)據(jù) 線和該第二數(shù)據(jù)線組的每條數(shù)據(jù)線彼此連接。
18. 根據(jù)權(quán)利要求17的液晶顯示器，其中，該第一數(shù)據(jù)線組的每條數(shù)據(jù) 線和該第二數(shù)據(jù)線組的每條數(shù)據(jù)線順序連接。
19. 根據(jù)權(quán)利要求15的液晶顯示器，進一步包括數(shù)據(jù)驅(qū)動器，該數(shù)據(jù)驅(qū)動器相對于該第一和第二像素組布置在液晶設(shè)備的一側(cè)上，連接到該第一數(shù) 據(jù)線組和該第二數(shù)據(jù)線組，并發(fā)送數(shù)據(jù)電壓到該第一數(shù)據(jù)線組和該第二數(shù)據(jù) 線組。
20. 根據(jù)權(quán)利要求15的液晶顯示器，其中，柵極信號包括柵極導(dǎo)通電壓 Von和柵極關(guān)斷電壓Voff，所施加到布置在該第一和第二4冊極線組的第一和交迭預(yù)定時間，其中該柵極導(dǎo)通電壓Von的持續(xù)時間是大約2H。
全文摘要
一種液晶顯示器，包括基底；第一和第二像素組，包括以矩陣形式布置在基底上的多個像素；第一柵極線組，包括連接到第一像素組的像素并沿第一方向延伸的第一多個柵極線；第二柵極線組，包括連接到第二像素組的像素并沿第一方向延伸的第二多個柵極線；第一數(shù)據(jù)線組，連接到第一像素組的像素并包括沿著第二方向延伸的第一多個數(shù)據(jù)線；和第二數(shù)據(jù)線組，連接到第二像素組的像素并包括沿著第二方向延伸的第二多個數(shù)據(jù)線。第一數(shù)據(jù)線組的每條數(shù)據(jù)線和第二數(shù)據(jù)線組的每條數(shù)據(jù)線彼此連接，并且第一和第二像素組沿第一方向相鄰。
文檔編號G02F1/1362GK101154006SQ20071016179
公開日2008年4月2日 申請日期2007年9月26日 優(yōu)先權(quán)日2006年9月26日
發(fā)明者珍 全, 魚基漢 申請人:三星電子株式會社