基于現(xiàn)場(chǎng)可編程門陣列的便攜式綜合電子實(shí)驗(yàn)平臺(tái)的制作方法
【專利摘要】本發(fā)明涉及基于現(xiàn)場(chǎng)可編程門陣列的便攜式綜合電子實(shí)驗(yàn)平臺(tái)，屬于電子技術(shù)教學(xué)設(shè)備和虛擬儀器【技術(shù)領(lǐng)域】，該平臺(tái)包括FPGA硬件電路板，其特征在于還包括PC機(jī)、存儲(chǔ)在PC機(jī)中的基于LabVIEW的虛擬儀器應(yīng)用程序及FPGA配置數(shù)據(jù)開(kāi)發(fā)程序和存儲(chǔ)在FPGA硬件電路板配置芯片中的系統(tǒng)配置數(shù)據(jù)；所述FPGA硬件電路板包括FPGA芯片及其控制電路、FPGA配置芯片、USB通信模塊、信號(hào)轉(zhuǎn)換模塊、電源管理模塊和外設(shè)模塊。該平臺(tái)可實(shí)現(xiàn)示波器、信號(hào)發(fā)生器、直流電源以及FPGA開(kāi)發(fā)板的功能。學(xué)生只需攜帶該實(shí)驗(yàn)平臺(tái)和筆記本電腦，即可隨時(shí)隨地開(kāi)展數(shù)字電路、模擬電路和FPGA實(shí)驗(yàn)，在便攜、功能和性能上滿足學(xué)生開(kāi)展電子技術(shù)實(shí)驗(yàn)的基本要求。
【專利說(shuō)明】基于現(xiàn)場(chǎng)可編程門陣列的便攜式綜合電子實(shí)驗(yàn)平臺(tái)

【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于電子技術(shù)教學(xué)設(shè)備和虛擬儀器【技術(shù)領(lǐng)域】，特別涉及數(shù)字電路和模擬電路教學(xué)實(shí)驗(yàn)裝置。

【背景技術(shù)】
[0002]數(shù)字集成電路(Digital Integrated Circuit,簡(jiǎn)稱數(shù)字IC)從功能上分為通用型和專用型兩大類。
[0003]通用型的數(shù)字IC在出廠之后，設(shè)計(jì)者可以基于它實(shí)現(xiàn)各種各樣的具體應(yīng)用。例如，一片與非邏輯運(yùn)算1C，既可以用于實(shí)現(xiàn)加法運(yùn)算電路，又可以用于實(shí)現(xiàn)多人表決器電路。但這片IC始終實(shí)現(xiàn)與非邏輯運(yùn)算，不能通過(guò)編程設(shè)定來(lái)實(shí)現(xiàn)其它邏輯運(yùn)算。
[0004]專用型的數(shù)字IC則針對(duì)特定的應(yīng)用而設(shè)計(jì)。例如，為數(shù)字稱重計(jì)專門設(shè)計(jì)的1C，它只能用于開(kāi)發(fā)和數(shù)字稱重有關(guān)的應(yīng)用；為媒體播放而專門設(shè)計(jì)的1C，它主要應(yīng)用于媒體播放設(shè)備中。
[0005]通用型的數(shù)字IC的特點(diǎn)是生產(chǎn)批量大，單片的生產(chǎn)成本低。而專用型的數(shù)字IC針對(duì)特定的應(yīng)用生產(chǎn)，批量相對(duì)較小，單片的生產(chǎn)成本高。
[0006]FPGA(現(xiàn)場(chǎng)可編程門陣列Field Programmable Gate Array)芯片是專用型數(shù)字IC發(fā)展的一個(gè)分支，是一種可編程邏輯器件。一方面，F(xiàn)PGA按通用器件進(jìn)行生產(chǎn)，并非針對(duì)特定應(yīng)用而定制，它具有通用型數(shù)字IC生產(chǎn)成本低的特點(diǎn)；另一方面，在FPGA芯片出廠之后，設(shè)計(jì)者可以對(duì)它的邏輯功能進(jìn)行編程設(shè)定，獲得具體應(yīng)用的單芯片解決方案，從而兼具專用型IC的優(yōu)點(diǎn)。隨著半導(dǎo)體工藝的不斷發(fā)展，IC的集成度不斷提高，單片F(xiàn)PGA內(nèi)可以集成越來(lái)越多的邏輯單元。通過(guò)對(duì)這些邏輯單元進(jìn)行配置和連接，利用單片F(xiàn)PGA就可以實(shí)現(xiàn)很多復(fù)雜的特定應(yīng)用。
[0007]作為數(shù)字集成電路的最新發(fā)展分支，目前FPGA已經(jīng)在電子產(chǎn)品開(kāi)發(fā)中得到越來(lái)越多的應(yīng)用。FPGA的組成和工作原理以及基于FPGA的數(shù)字電路設(shè)計(jì)，已經(jīng)成為高校電子技術(shù)相關(guān)課程的一個(gè)重點(diǎn)教學(xué)內(nèi)容。
[0008]目前，在電子技術(shù)課程的教學(xué)實(shí)驗(yàn)環(huán)節(jié)，如清華大學(xué)自動(dòng)化系本科階段的數(shù)字電路實(shí)驗(yàn)、模擬電路實(shí)驗(yàn)、電子技術(shù)課程設(shè)計(jì)等，為每個(gè)學(xué)生配備一套實(shí)驗(yàn)設(shè)備，包括直流穩(wěn)壓電源、數(shù)字信號(hào)發(fā)生器、數(shù)字示波器、FPGA開(kāi)發(fā)板。
[0009]其中直流穩(wěn)壓電源為學(xué)生的數(shù)字和模擬實(shí)驗(yàn)電路提供5V、±12V等常用的直流電源供電。數(shù)字信號(hào)發(fā)生器為實(shí)驗(yàn)電路提供輸入信號(hào)。數(shù)字示波器用于對(duì)實(shí)驗(yàn)電路中各點(diǎn)的波形進(jìn)行觀測(cè)。
[0010]這些設(shè)備在市場(chǎng)上都已經(jīng)有成熟的產(chǎn)品，可以滿足學(xué)生在實(shí)驗(yàn)室開(kāi)展電子技術(shù)實(shí)驗(yàn)的需求，但由于它們體積大、重量重且價(jià)格昂貴，不適合給每位學(xué)生都配備一套，以便在實(shí)驗(yàn)室以外的地方便攜式使用。而為了更好地培養(yǎng)學(xué)生的創(chuàng)新精神和實(shí)踐動(dòng)手能力，需要為學(xué)生創(chuàng)造更自由的實(shí)驗(yàn)空間和更開(kāi)放的實(shí)驗(yàn)環(huán)境，支持隨時(shí)隨地的自主實(shí)驗(yàn)探宄。
[0011]隨著現(xiàn)代電子測(cè)量技術(shù)的發(fā)展，一種基于集成電路與計(jì)算機(jī)技術(shù)的新型儀器——虛擬儀器(Virtual Instrument，簡(jiǎn)稱VI)應(yīng)運(yùn)而生。這是一種計(jì)算機(jī)儀器系統(tǒng)，與傳統(tǒng)的儀器相比，它擁有更多的功能、更高的處理速度、更大的帶寬、更友善的界面，并且體積小、擴(kuò)展性好。虛擬儀器一般基于計(jì)算機(jī)(PC)平臺(tái)，因此可以方便地使用PC的軟硬件資源，并且具有靈活的數(shù)據(jù)處理能力。將虛擬儀器引入到高校實(shí)驗(yàn)教學(xué)中，可有效降低實(shí)驗(yàn)儀器成本，并提高實(shí)驗(yàn)教學(xué)水平與教學(xué)質(zhì)量，是高校實(shí)驗(yàn)課程改革與發(fā)展的新趨勢(shì)。
[0012]虛擬儀器技術(shù)出現(xiàn)于20世紀(jì)80年代末90年代初。一方面，它通過(guò)I/O接口設(shè)備完成信號(hào)的采集、測(cè)量與調(diào)理，然后利用PC強(qiáng)大的計(jì)算能力實(shí)現(xiàn)信號(hào)數(shù)據(jù)的運(yùn)算、分析和處理，從而完成各種測(cè)試功能。另一方面，它利用PC上的顯示界面模擬傳統(tǒng)的測(cè)試儀器控制面板，以多種形式輸出測(cè)試結(jié)果。
[0013]LabVIEff(Laboratory Virtual Instrument Engineering Workbench,實(shí)驗(yàn)室虛擬儀器工程平臺(tái))是業(yè)界主流的利用PC的虛擬儀器開(kāi)發(fā)平臺(tái)，它由美國(guó)NI(Nat1nalInstrument)公司推出。LabVIEW是一種圖形化的編程語(yǔ)言和開(kāi)發(fā)程序軟件，目前已廣泛地被工業(yè)界、學(xué)術(shù)界和研宄實(shí)驗(yàn)室所接受，被公認(rèn)為標(biāo)準(zhǔn)的數(shù)據(jù)采集和儀器控制程序軟件。利用LabVIEW，可以很方便地建立起自己所需的虛擬儀器。
[0014]LabVIEff采用面向?qū)ο笤O(shè)計(jì)方法，同時(shí)具有極好的模塊化性能，用它編寫的程序被稱為VI，由交互式用戶接口、數(shù)據(jù)流程圖和圖標(biāo)連接端口構(gòu)成。一個(gè)VI既可以作為單獨(dú)的程序來(lái)運(yùn)行，也可以作為其它程序的子程序來(lái)調(diào)用。
[0015]用LabVIEW設(shè)計(jì)的虛擬儀器可脫離LabVIEW開(kāi)發(fā)程序軟件，最終用戶可以在PC機(jī)屏幕上看見(jiàn)的是和實(shí)際的數(shù)字信號(hào)發(fā)生器、數(shù)字示波器相似的控制面板。
[0016]目前國(guó)際市場(chǎng)上已出現(xiàn)一些采用虛擬儀器技術(shù)、集數(shù)據(jù)采集和信號(hào)發(fā)生為一體的電子技術(shù)實(shí)驗(yàn)裝置，如Digilent公司的Electronics Explorer Board。
[0017]Electronics Explorer Board(EEB)是Digilent公司推出的包含虛擬儀器的綜合電子實(shí)驗(yàn)平臺(tái)。EEB上集成了直流電源、信號(hào)發(fā)生器、示波器和邏輯分析儀的功能，并同時(shí)整合了一塊面包板，可以供學(xué)生進(jìn)行電路的安裝，并完成數(shù)字信號(hào)和模擬信號(hào)的測(cè)量。
[0018]雖然EEB在虛擬測(cè)試方面功能強(qiáng)大，但它沒(méi)有集成學(xué)生實(shí)驗(yàn)中常用的FPGA開(kāi)發(fā)板功能，不能開(kāi)展基于FPGA的數(shù)字電路設(shè)計(jì)訓(xùn)練項(xiàng)目。此外，其直流電源輸出未涵蓋模擬電路實(shí)驗(yàn)中常用的±12V。


【發(fā)明內(nèi)容】

[0019]本發(fā)明的目的是為克服已有技術(shù)的不足之處，提出一種基于現(xiàn)場(chǎng)可編程門陣列芯片的便攜式綜合電子實(shí)驗(yàn)平臺(tái)，該平臺(tái)可實(shí)現(xiàn)示波器、信號(hào)發(fā)生器、直流電源以及FPGA開(kāi)發(fā)板的功能。它通過(guò)USB接口連接至PC，在PC上顯示虛擬儀器控制面板，從而實(shí)現(xiàn)進(jìn)一步的測(cè)量和控制。學(xué)生只需攜帶該實(shí)驗(yàn)平臺(tái)和筆記本電腦，即可隨時(shí)隨地開(kāi)展數(shù)字電路、模擬電路和FPGA實(shí)驗(yàn)，在便攜、功能和性能上滿足學(xué)生開(kāi)展電子技術(shù)實(shí)驗(yàn)的基本要求。
[0020]本發(fā)明提出的一種基于現(xiàn)場(chǎng)可編程門陣列的便攜式綜合電子實(shí)驗(yàn)平臺(tái)，包括FPGA硬件電路板，其特征在于還包括PC機(jī)、存儲(chǔ)在PC機(jī)中的基于LabVIEW的虛擬儀器應(yīng)用程序及FPGA配置數(shù)據(jù)開(kāi)發(fā)程序和存儲(chǔ)在FPGA硬件電路板配置芯片中的系統(tǒng)配置數(shù)據(jù)；所述FPGA硬件電路板包括FPGA芯片及其控制電路、FPGA配置芯片、USB通信模塊、信號(hào)轉(zhuǎn)換模塊、電源管理模塊和外設(shè)模塊。
[0021]所述FPGA芯片內(nèi)部可集成可編程輸入輸出單元、靜態(tài)隨機(jī)存儲(chǔ)器、可編程寄存器、可編程邏輯模塊、可編程連接線和鎖相環(huán)；其中，通過(guò)對(duì)鎖相環(huán)進(jìn)行動(dòng)態(tài)配置，產(chǎn)生高頻矩形波信號(hào)；可編程輸入輸出單元用于實(shí)現(xiàn)硬件電路板上的USB通信模塊和外設(shè)模塊與FPGA芯片的連接；SRAM用于保存配置數(shù)據(jù)，可編程邏輯模塊和可編程連接線根據(jù)配置數(shù)據(jù)的不同，工作在不同的狀態(tài)，從而實(shí)現(xiàn)不同的功能。
[0022]所述FPGA芯片控制電路可實(shí)現(xiàn)對(duì)FPGA芯片配置方式的控制，支持AS和JTAG配置模式；在AS模式下，F(xiàn)PGA芯片上電后，自動(dòng)將FPGA配置芯片中的配置數(shù)據(jù)裝載到FPGA芯片的SRAM中，對(duì)FPGA芯片內(nèi)部的硬件資源進(jìn)行配置；在JTAG模式下，F(xiàn)PGA芯片上電后，將接收來(lái)自PC機(jī)的用戶配置數(shù)據(jù)，并把它寫入SRAM中，從而對(duì)FPGA芯片內(nèi)部的資源進(jìn)行配置；通過(guò)將FPGA芯片控制電路設(shè)置為AS模式，F(xiàn)PGA芯片上電后，將自動(dòng)獲取保存在FPGA配置芯片中的系統(tǒng)配置數(shù)據(jù)，把它裝載到SRAM中。而在此后的任意時(shí)刻，如果FPGA控制電路檢測(cè)到有來(lái)自USB通信模塊的用戶配置數(shù)據(jù)，由于JTAG配置方式的優(yōu)先級(jí)高于AS配置方式，F(xiàn)PGA芯片控制電路將會(huì)自動(dòng)接收此用戶配置數(shù)據(jù)，并把它寫入SRAM，重新完成對(duì)FPGA芯片內(nèi)部資源的配置。通過(guò)允許接收來(lái)自PC機(jī)的用戶配置數(shù)據(jù)，將FPGA芯片中的資源開(kāi)放給用戶。用戶利用這些資源和FPGA硬件電路板上的外設(shè)模塊，開(kāi)發(fā)和實(shí)現(xiàn)自己的功能，即把FPGA硬件電路板用作通用的FPGA開(kāi)發(fā)板。
[0023]所述的FPGA配置芯片可用于存儲(chǔ)實(shí)現(xiàn)示波器和信號(hào)發(fā)生器功能的系統(tǒng)配置數(shù)據(jù)；系統(tǒng)配置數(shù)據(jù)和用戶配置數(shù)據(jù)均通過(guò)USB接口從PC機(jī)下載；系統(tǒng)配置數(shù)據(jù)采用JTAG間接配置(JIC)文件格式下載，F(xiàn)PGA芯片控制電路在接收到JIC格式的系統(tǒng)配置數(shù)據(jù)后，將自動(dòng)把它們寫入到FPGA配置芯片中；用戶配置數(shù)據(jù)通過(guò)SRAM目標(biāo)文件(SOF)格式下載，F(xiàn)PGA芯片控制電路在接收到SOF格式的用戶配置數(shù)據(jù)后，將直接寫入SRAM中。
[0024]所述FPGA硬件電路板上的USB通信模塊可實(shí)現(xiàn)FPGA硬件電路板和PC機(jī)之間的數(shù)據(jù)交換，USB通信模塊提供兩個(gè)USB接口，其中一個(gè)接口用于從PC機(jī)下載FPGA配置數(shù)據(jù)，系統(tǒng)配置數(shù)據(jù)和用戶配置數(shù)據(jù)都通過(guò)該接口下載；另外一個(gè)接口用于在PC機(jī)基于LabVIEW的虛擬儀器應(yīng)用程序和FPGA硬件電路板之間傳輸數(shù)據(jù)，這些數(shù)據(jù)包括信號(hào)發(fā)生器和示波器的設(shè)置參數(shù)、待測(cè)信號(hào)的采樣數(shù)據(jù)。
[0025]所述的存儲(chǔ)在FPGA硬件電路板FPGA配置芯片中的系統(tǒng)配置數(shù)據(jù)可給出利用FPGA芯片內(nèi)部的可編程邏輯模塊資源實(shí)現(xiàn)虛擬儀器應(yīng)用的各功能模塊，該功能模塊主要包括主控制器模塊、示波器模塊和信號(hào)發(fā)生器模塊這三個(gè)組成部分；其中主控制器模塊負(fù)責(zé)與USB通信模塊進(jìn)行數(shù)據(jù)交換，并控制示波器模塊進(jìn)行信號(hào)采集，控制信號(hào)發(fā)生器模塊完成波形產(chǎn)生功能；示波器模塊是用于接收來(lái)自主控制器模塊的參數(shù)，控制ADC芯片和PGA芯片的工作，通過(guò)對(duì)PGA芯片參數(shù)的自動(dòng)配置，實(shí)現(xiàn)對(duì)大小輸入信號(hào)的自適應(yīng)測(cè)試，同時(shí)將采樣數(shù)據(jù)通過(guò)主控制器模塊從USB接口傳輸?shù)絇C機(jī)，在PC機(jī)上的虛擬儀器控制面板中進(jìn)行顯示；所述信號(hào)發(fā)生器模塊是用于接收來(lái)自主控制模塊的波形頻率、幅度、偏置電平信息，然后生成與該波形相對(duì)應(yīng)的數(shù)據(jù)，并將這些波形數(shù)據(jù)通過(guò)串行的方式輸入給DAC芯片，再通過(guò)DAC芯片及其外圍電路輸出波形。
[0026]所述的示波器模塊可由示波器主模塊、分頻器模塊和數(shù)據(jù)緩存器這三個(gè)部分組成；示波器主模塊接收來(lái)自主控制器模塊的參數(shù)，并對(duì)PGA和分頻器模塊進(jìn)行配置；分頻器模塊根據(jù)來(lái)自示波器主模塊的分頻系數(shù)，將來(lái)自ADC芯片的采樣數(shù)據(jù)按一定的時(shí)間間隔寫入數(shù)據(jù)緩存器中；通過(guò)調(diào)整分頻器的分頻系數(shù)，實(shí)現(xiàn)對(duì)ADC芯片實(shí)際采樣率的自動(dòng)調(diào)整；數(shù)據(jù)緩存器實(shí)現(xiàn)對(duì)采樣數(shù)據(jù)的緩存。
[0027]所述的FPGA芯片還可包括擴(kuò)展插槽，用于將FPGA芯片未被使用的輸入輸出端口用擴(kuò)展插槽引出；利用該擴(kuò)展插槽，對(duì)FPGA開(kāi)發(fā)板的外設(shè)模塊進(jìn)行擴(kuò)展。
[0028]本發(fā)明的技術(shù)方案與現(xiàn)有技術(shù)相比，有以下優(yōu)點(diǎn):
[0029]1、實(shí)現(xiàn)了直流穩(wěn)壓電源、數(shù)字示波器、數(shù)字信號(hào)發(fā)生器和FPGA開(kāi)發(fā)板四合一功能的便攜式綜合電子實(shí)驗(yàn)平臺(tái)，其功能和性能可以滿足學(xué)生在電子技術(shù)實(shí)驗(yàn)中的基本需求。通過(guò)和PC上的虛擬儀器應(yīng)用程序配合，即可方便地脫離實(shí)驗(yàn)室開(kāi)展實(shí)驗(yàn)。
[0030]2、通過(guò)對(duì)FPGA配置方式的合理設(shè)計(jì)，使FPGA芯片可以在系統(tǒng)模式和用戶模式之間切換。在系統(tǒng)模式下，F(xiàn)PGA芯片使用配置芯片中的系統(tǒng)配置數(shù)據(jù)，用于實(shí)現(xiàn)數(shù)字示波器和數(shù)字信號(hào)發(fā)生器的功能。在用戶模式下，F(xiàn)PGA芯片可以接收來(lái)自PC機(jī)的用戶配置數(shù)據(jù)，用作FPGA開(kāi)發(fā)板。
[0031]3、在示波器模塊的實(shí)現(xiàn)中，通過(guò)對(duì)可編程增益放大器芯片參數(shù)的自動(dòng)配置，實(shí)現(xiàn)對(duì)大小輸入信號(hào)的自適應(yīng)測(cè)試。
[0032]4、在示波器模塊的實(shí)現(xiàn)中，通過(guò)在模數(shù)轉(zhuǎn)換器(ADC:Analog to DigitalConverter)芯片后級(jí)加入分頻器模塊，控制采樣數(shù)據(jù)寫入數(shù)據(jù)緩存器的時(shí)間間隔。這樣，通過(guò)調(diào)整分頻器的分頻系數(shù)，實(shí)現(xiàn)對(duì)ADC芯片實(shí)際采樣率的自動(dòng)調(diào)整。
[0033]5、通過(guò)對(duì)FPGA芯片內(nèi)部的鎖相環(huán)(PLL:Phase Locked Loop)進(jìn)行動(dòng)態(tài)配置，產(chǎn)生高頻矩形波信號(hào)，避免了直接數(shù)字頻率合成法(DDFS:Direct Digital FrequencySynthesis，)獲得的高頻矩形波存在相位抖動(dòng)的不穩(wěn)定問(wèn)題。
[0034]6、通過(guò)擴(kuò)展插槽將FPGA中未被使用的1端口引出。通過(guò)此擴(kuò)展插槽，不僅可以對(duì)FPGA開(kāi)發(fā)板的外設(shè)模塊進(jìn)行擴(kuò)展，增加鍵盤、LCD等輸入輸出設(shè)備；還支持將來(lái)對(duì)虛擬儀器的功能進(jìn)行擴(kuò)展，增加虛擬邏輯分析儀、虛擬頻譜分析儀等功能模塊。

【專利附圖】

【附圖說(shuō)明】
[0035]圖1為本發(fā)明實(shí)驗(yàn)平臺(tái)的總體構(gòu)成。
[0036]圖2為本發(fā)明的FPGA配置方式示意圖。
[0037]圖3為本發(fā)明的系統(tǒng)配置數(shù)據(jù)的組成及接口。
[0038]圖4為本發(fā)明的示波器功能的實(shí)現(xiàn)方案。
[0039]圖5為本發(fā)明的高頻矩形波產(chǎn)生方案。
[0040]圖6為本發(fā)明的PCB布局示意圖。
[0041]圖7為本發(fā)明的用戶使用模式示意圖。

【具體實(shí)施方式】
[0042]本發(fā)明提出的基于現(xiàn)場(chǎng)可編程門陣列芯片的便攜式綜合電子實(shí)驗(yàn)平臺(tái)結(jié)合附圖及實(shí)施例詳細(xì)說(shuō)明如下:
[0043]本發(fā)明的基于現(xiàn)場(chǎng)可編程門陣列的便攜式綜合電子實(shí)驗(yàn)平臺(tái)的總體構(gòu)成如圖1所示。包括:FPGA硬件電路板及PC機(jī)、存儲(chǔ)在PC機(jī)中的基于LabVIEW的虛擬儀器應(yīng)用程序及FPGA配置數(shù)據(jù)開(kāi)發(fā)程序和存儲(chǔ)在FPGA硬件電路板配置芯片中的系統(tǒng)配置數(shù)據(jù)。
[0044]FPGA的硬件電路板包括FPGA芯片及控制電路、FPGA配置芯片、USB通信模塊、信號(hào)轉(zhuǎn)換模塊、電源管理模塊和外設(shè)模塊。
[0045]其中FPGA芯片是FPGA硬件電路板的核心。FPGA芯片內(nèi)部集成了可編程輸入輸出單元、靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)、可編程寄存器、可編程邏輯模塊、可編程連接線和鎖相環(huán)(PLL)等資源。其中，通過(guò)對(duì)鎖相環(huán)進(jìn)行動(dòng)態(tài)配置，產(chǎn)生高頻矩形波信號(hào)?？删幊梯斎胼敵鰡卧糜趯?shí)現(xiàn)硬件電路板上的USB通信模塊和外設(shè)模塊與FPGA芯片的連接；SRAM用于保存配置數(shù)據(jù)，硬件電路板掉電后，保存在SRAM中的配置數(shù)據(jù)將丟失。可編程邏輯模塊和可編程連接線可根據(jù)配置數(shù)據(jù)的不同，工作在不同的狀態(tài)，從而實(shí)現(xiàn)不同的功能。本發(fā)明實(shí)施例中的FPGA芯片采用Altera公司的Cyclone III系列芯片EP3C16Q240C8N。
[0046]FPGA芯片控制電路實(shí)現(xiàn)對(duì)FPGA芯片配置方式的控制。本實(shí)施例的Cyclone III系列的 FPGA 芯片的控制電路可米用 AS (Fast Active Serial)和 JTAG (Joint Test Act1nGroup)模式來(lái)對(duì)FPGA進(jìn)行配置。在AS模式下，F(xiàn)PGA芯片上電后，自動(dòng)將FPGA配置芯片中的配置數(shù)據(jù)裝載到FPGA芯片的SRAM中，對(duì)FPGA芯片內(nèi)部的硬件資源進(jìn)行配置。在JTAG模式下，F(xiàn)PGA芯片上電后，將接收來(lái)自PC機(jī)的用戶配置數(shù)據(jù)，并把它寫入SRAM中，從而對(duì)FPGA芯片內(nèi)部的資源進(jìn)行配置。本發(fā)明實(shí)施例中JTAG配置方式的優(yōu)先級(jí)高于AS配置方式。
[0047]本發(fā)明中的FPGA配置芯片采用Altera公司的EPCS4，存儲(chǔ)容量為4Mbit，它用于存儲(chǔ)實(shí)現(xiàn)示波器和信號(hào)發(fā)生器功能的系統(tǒng)配置數(shù)據(jù)。
[0048]本發(fā)明的FPGA芯片配置方式如圖2所示。通過(guò)將FPGA芯片控制電路設(shè)置為AS模式，F(xiàn)PGA芯片上電后，將自動(dòng)獲取保存在FPGA配置芯片中的系統(tǒng)配置數(shù)據(jù)，把它裝載到SRAM中。而在此后的任意時(shí)刻，如果FPGA控制電路檢測(cè)到有來(lái)自USB通信模塊的用戶配置數(shù)據(jù)，由于JTAG配置方式的優(yōu)先級(jí)高于AS配置方式，F(xiàn)PGA芯片控制電路將會(huì)自動(dòng)接收此用戶配置數(shù)據(jù)，并把它寫入SRAM，重新完成對(duì)FPGA芯片內(nèi)部資源的配置。
[0049]由此，與基于FPGA實(shí)現(xiàn)虛擬儀器功能的同類產(chǎn)品相比，本發(fā)明的一個(gè)創(chuàng)新點(diǎn)是，通過(guò)允許接收來(lái)自PC機(jī)的用戶配置數(shù)據(jù)，將FPGA芯片中的資源開(kāi)放給了用戶。用戶可以利用這些資源和FPGA硬件電路板上的外設(shè)模塊，開(kāi)發(fā)和實(shí)現(xiàn)自己的功能，即把FPGA硬件電路板用作通用的FPGA開(kāi)發(fā)板。
[0050]在上述配置方式下，F(xiàn)PGA芯片可以方便地實(shí)現(xiàn)系統(tǒng)模式和用戶模式之間的切換。FPGA芯片上電后自動(dòng)工作于系統(tǒng)模式，即實(shí)現(xiàn)信號(hào)發(fā)生器和示波器的功能。當(dāng)用戶通過(guò)USB接口下載用戶配置數(shù)據(jù)后，F(xiàn)PGA芯片自動(dòng)切換到用戶模式。如要回到系統(tǒng)模式，只需關(guān)斷FPGA硬件電路板的電源，并重新打開(kāi)。
[0051]為了將系統(tǒng)配置數(shù)據(jù)寫入FPGA配置芯片中，同類產(chǎn)品通常是在生產(chǎn)時(shí)通過(guò)圖2中的配置芯片編程接口寫入。本發(fā)明中，系統(tǒng)配置數(shù)據(jù)和用戶配置數(shù)據(jù)都通過(guò)USB接口從PC機(jī)下載。系統(tǒng)配置數(shù)據(jù)采用JTAG間接配置(JIC)文件格式下載，F(xiàn)PGA芯片控制電路在接收到JIC格式的系統(tǒng)配置數(shù)據(jù)后，將自動(dòng)把它們寫入到FPGA配置芯片中。用戶配置數(shù)據(jù)通過(guò)SRAM目標(biāo)文件(SOF)格式下載，F(xiàn)PGA芯片控制電路在接收到SOF格式的用戶配置數(shù)據(jù)后，將直接寫入SRAM中。
[0052]FPGA硬件電路板上的USB通信模塊實(shí)現(xiàn)FPGA硬件電路板和PC機(jī)之間的數(shù)據(jù)交換。USB通信模塊提供了兩個(gè)USB接口，其中一個(gè)接口用于從PC機(jī)下載FPGA配置數(shù)據(jù)，系統(tǒng)配置數(shù)據(jù)和用戶配置數(shù)據(jù)都通過(guò)此接口下載。另外一個(gè)接口用于在PC機(jī)基于LabVIEW的虛擬儀器應(yīng)用程序和FPGA硬件電路板之間傳輸數(shù)據(jù)，這些數(shù)據(jù)包括信號(hào)發(fā)生器和示波器的設(shè)置參數(shù)、圖1中待測(cè)信號(hào)的采樣數(shù)據(jù)等。本發(fā)明中USB通信模塊采用FTDI公司的芯片 FT245R。
[0053]信號(hào)轉(zhuǎn)換模塊由ADC芯片、可變?cè)鲆娣糯笃?PGA芯片-Programmable GainAmplifier)、數(shù)模轉(zhuǎn)換器(DAC芯片-Digital to Analog Converter)及其外圍電路構(gòu)成。一方面，它通過(guò)PGA和ADC芯片對(duì)待測(cè)信號(hào)進(jìn)行采集，并轉(zhuǎn)換為數(shù)字信號(hào)，存儲(chǔ)到FPGA芯片內(nèi)部的數(shù)據(jù)緩存器中。之后，F(xiàn)PGA芯片通過(guò)USB接口將采集的數(shù)據(jù)上傳給PC機(jī)中的虛擬儀器應(yīng)用程序。另一方面，它通過(guò)DAC芯片將FPGA芯片生成的波形數(shù)據(jù)轉(zhuǎn)換為模擬信號(hào)，作為信號(hào)發(fā)生器的輸出。
[0054]本發(fā)明中的ADC芯片采用TI公司的ADS5231，它具有兩個(gè)差分輸入通道，電壓輸入范圍為-1V?+IV。它具有兩個(gè)12-bit并行輸出，最高采樣頻率為40MHz。PGA芯片采用TI公司的THS7002，它具有雙通道輸入，輸入電阻為1ΜΩ、輸入電容為1.5pF。它可以通過(guò)3位數(shù)字輸入對(duì)增益進(jìn)行編程，增益范圍從0.08倍到10倍，共分為8檔。DAC芯片采用TI公司的DAC7811，它是17-bit串行輸入、單極性、電流輸出型的DAC，最高工作頻率為50MHz。
[0055]電源管理模塊通過(guò)外置的電源適配器將220V交流電壓轉(zhuǎn)換為15V直流電壓，作為硬件電路板的總體電源供給。它除了為FPGA硬件電路板上的所有芯片和電路提供直流電源供電以外，還為外部實(shí)驗(yàn)電路提供+5V和±12V的直流電源供電。
[0056]電源管理模塊由多個(gè)電壓轉(zhuǎn)換電路組成。本實(shí)施例的各電壓轉(zhuǎn)換電路如下:
[0057]電壓轉(zhuǎn)換電路采用TI公司型號(hào)為TPS54231的開(kāi)關(guān)穩(wěn)壓器芯片，從15V輸入電壓降壓得到5V直流電壓，為外部實(shí)驗(yàn)電路供電。
[0058]采用TI公司型號(hào)為TPS54231的開(kāi)關(guān)穩(wěn)壓器芯片，從15V輸入電壓降壓得到3.3V直流電壓，為FPGA芯片供電。
[0059]采用TI公司型號(hào)為TPS54231的開(kāi)關(guān)穩(wěn)壓器芯片，從15V輸入電壓降壓得到1.2V直流電壓，作為FPGA內(nèi)核電壓。
[0060]采用TI公司型號(hào)為TPS79525的線性穩(wěn)壓器芯片，從3.3V輸入電壓降壓得到2.5V直流電壓，作為FPGA芯片配置電壓。
[0061]ADC模擬部分需要3.3V紋波較小的電壓，采用LC濾波電路將3.3V輸入電壓的噪聲有效濾除后得到。
[0062]采用線性穩(wěn)壓器芯片MC78M12，從15V輸入電壓降壓得到+12V直流電壓。
[0063]-12V的電壓轉(zhuǎn)換電路的工作原理:首先15V輸入電壓通過(guò)一個(gè)隔離電壓轉(zhuǎn)換電路產(chǎn)生隔離的15V，再通過(guò)線性穩(wěn)壓器芯片MC78M12產(chǎn)生+12V。因?yàn)榇寺冯娫磁c以上電源隔離，不共地，所以進(jìn)一步將產(chǎn)生的隔離+12V接至硬件電路板的地，則隔離電源的地就是 _12V。
[0064]外設(shè)模塊包括撥碼開(kāi)關(guān)、按鈕開(kāi)關(guān)、發(fā)光二極管、七段數(shù)碼管等輸入輸出設(shè)備，它們通過(guò)FPGA芯片的可編程輸入輸出單元連接至FPGA芯片內(nèi)部的資源。
[0065]存儲(chǔ)在PC機(jī)中的基于LabVIEW的虛擬儀器應(yīng)用程序用于在PC機(jī)的顯示屏上實(shí)現(xiàn)和真實(shí)的信號(hào)發(fā)生器及示波器類似的控制面板。通過(guò)這些控制面板，虛擬儀器應(yīng)用程序可以接受用戶輸入，生成信號(hào)發(fā)生器和示波器的設(shè)置參數(shù)，并通過(guò)USB接口傳輸給FPGA硬件電路板。同時(shí)，該虛擬應(yīng)用程序可以從USB接口接收示波器采樣數(shù)據(jù)，并進(jìn)行處理，然后在PC機(jī)上顯示出待測(cè)信號(hào)的波形。虛擬儀器應(yīng)用程序基于業(yè)界主流的虛擬儀器開(kāi)發(fā)平臺(tái)、NI的LabVIEW程序編程語(yǔ)言，預(yù)先開(kāi)發(fā)并存儲(chǔ)在PC機(jī)上。
[0066]FPGA配置數(shù)據(jù)開(kāi)發(fā)程序?yàn)锳ltera公司的Quartus II。它支持用原理圖和硬件描述語(yǔ)言的方式來(lái)設(shè)計(jì)和開(kāi)發(fā)FPGA配置數(shù)據(jù)，然后通過(guò)USB接口下載。本發(fā)明中的FPGA配置數(shù)據(jù)包括系統(tǒng)配置數(shù)據(jù)和用戶配置數(shù)據(jù)。
[0067]存儲(chǔ)在FPGA硬件電路板FPGA配置芯片中的系統(tǒng)配置數(shù)據(jù)是本發(fā)明的核心。它通過(guò)PC機(jī)上的FPGA配置數(shù)據(jù)開(kāi)發(fā)程序進(jìn)行設(shè)計(jì)和開(kāi)發(fā)，然后再通過(guò)USB接口下載到FPGA硬件電路板中的FPGA配置芯片中。FPGA配置方式如圖2所示。系統(tǒng)配置數(shù)據(jù)采用JTAG間接配置(JIC)文件格式下載，F(xiàn)PGA芯片控制電路在接收到JIC格式的系統(tǒng)配置數(shù)據(jù)后，將自動(dòng)把它們寫入到FPGA配置芯片中。通過(guò)將FPGA芯片控制電路設(shè)置為AS模式，F(xiàn)PGA芯片上電后，將自動(dòng)獲取保存在FPGA配置芯片中的系統(tǒng)配置數(shù)據(jù)，把它裝載到SRAM中，使FPGA芯片工作于系統(tǒng)模式，實(shí)現(xiàn)示波器和信號(hào)發(fā)生器的功能。
[0068]在該系統(tǒng)配置數(shù)據(jù)下，F(xiàn)PGA芯片可以對(duì)硬件電路板上的信號(hào)轉(zhuǎn)換模塊和USB通信模塊進(jìn)行管理，通過(guò)USB接口與PC機(jī)進(jìn)行通信，獲得信號(hào)發(fā)生器和示波器的設(shè)置參數(shù)，進(jìn)而控制DAC、PGA和ADC芯片完成相應(yīng)的波形產(chǎn)生和信號(hào)采集功能，并向PC機(jī)傳輸ADC芯片采集到的數(shù)據(jù)。
[0069]系統(tǒng)配置數(shù)據(jù)給出利用FPGA芯片內(nèi)部的可編程邏輯模塊資源實(shí)現(xiàn)虛擬儀器應(yīng)用的各功能模塊，如圖3所示。它主要包含主控制器模塊、示波器模塊和信號(hào)發(fā)生器模塊這三個(gè)組成部分。
[0070]其中主控制器模塊作為系統(tǒng)配置數(shù)據(jù)中的核心控制部分，負(fù)責(zé)與USB通信模塊進(jìn)行數(shù)據(jù)交換，并控制示波器模塊進(jìn)行信號(hào)采集，控制信號(hào)發(fā)生器模塊完成波形產(chǎn)生功能。
[0071]示波器模塊的主要功能是接收來(lái)自主控制器模塊的參數(shù)，控制ADC芯片和PGA芯片的工作，對(duì)PGA芯片參數(shù)進(jìn)行自動(dòng)配置，實(shí)現(xiàn)對(duì)大小輸入信號(hào)(由于待測(cè)信號(hào)有時(shí)候是幅度為幾mV的小信號(hào)，有時(shí)候是幅度為幾V的大信號(hào))的自適應(yīng)測(cè)試，同時(shí)將采樣數(shù)據(jù)通過(guò)主控制器模塊從USB接口傳輸?shù)絇C機(jī)，在PC機(jī)上的虛擬儀器控制面板中進(jìn)行顯示。
[0072]本發(fā)明中示波器模塊通過(guò)主控制器模塊和PC機(jī)上的虛擬儀器應(yīng)用程序配合，實(shí)現(xiàn)對(duì)待測(cè)信號(hào)的測(cè)試，具體實(shí)現(xiàn)方案如圖4所示。
[0073]在圖4中，虛線框內(nèi)為示波器模塊。它由示波器主模塊、分頻器模塊和數(shù)據(jù)緩存器這三個(gè)部分組成。示波器主模塊接收來(lái)自主控制器模塊的參數(shù)，并對(duì)PGA和分頻器模塊進(jìn)行配置。分頻器模塊根據(jù)來(lái)自示波器主模塊的分頻系數(shù)，將來(lái)自ADC芯片的采樣數(shù)據(jù)按一定的時(shí)間間隔寫入數(shù)據(jù)緩存器中。數(shù)據(jù)緩存器實(shí)現(xiàn)對(duì)采樣數(shù)據(jù)的緩存，它的大小是固定的。由于USB接口的傳輸速率限制，ADC芯片的采樣數(shù)據(jù)并非實(shí)時(shí)地通過(guò)USB接口傳輸?shù)絇C機(jī)。本發(fā)明中每個(gè)示波器輸入通道各采用一個(gè)緩存器來(lái)緩存采樣數(shù)據(jù)，大小為1024X13bits。緩存器存滿了以后，這些采樣數(shù)據(jù)再通過(guò)主控制器模塊批量傳輸?shù)絇C機(jī)。虛擬儀器應(yīng)用程序?qū)@些采樣數(shù)據(jù)進(jìn)行處理后，在控制面板上進(jìn)行顯示。
[0074]在圖4中，待測(cè)信號(hào)首先通過(guò)硬件電路板上的PGA進(jìn)行放大，之后ADC芯片對(duì)PGA的輸出進(jìn)行采樣，并將此模擬電壓轉(zhuǎn)換為數(shù)字信號(hào)。和普通的放大器不一樣，PGA的放大倍數(shù)可以通過(guò)3位數(shù)字輸入編程設(shè)定。在使用示波器功能時(shí)，用戶可以通過(guò)PC機(jī)上的虛擬儀器控制面板選擇波形幅度顯示分辨率，即屏幕上垂直方向每一格所表示的電壓值。根據(jù)該輸入信息和ADC芯片的電壓輸入范圍(本發(fā)明實(shí)施例中為-1V?+IV)，虛擬儀器應(yīng)用程序中的PGA配置參數(shù)計(jì)算模塊計(jì)算出PGA配置參數(shù)，并通過(guò)USB接口傳遞給系統(tǒng)配置數(shù)據(jù)中的主控制器模塊，主控制器模塊再通過(guò)示波器模塊對(duì)PGA芯片進(jìn)行配置。用戶選擇的波形幅度顯示分辨率越大，即屏幕上垂直方向每一格所對(duì)應(yīng)的電壓值越大，PGA的編程放大倍數(shù)越小。
[0075]在觀測(cè)大幅度信號(hào)時(shí)，用戶選擇大的波形幅度顯示分辨率，PGA被設(shè)定為工作在較小的放大倍數(shù)，保證其輸出電壓在ADC芯片所允許的輸入電壓范圍內(nèi)；若此時(shí)用戶選擇較小的波形幅度顯示分辨率，使得PGA的放大倍數(shù)過(guò)大，PGA內(nèi)部電路將把其輸出電壓限制在ADC芯片的最大允許輸入電壓范圍內(nèi)，起到保護(hù)ADC芯片的作用。在觀測(cè)小幅度信號(hào)時(shí)，用戶選擇小的波形幅度顯示分辨率，PGA被設(shè)定為工作在較大的放大倍數(shù)，使小信號(hào)得到足夠的放大，可以在PC機(jī)上清晰地顯示。由此，就實(shí)現(xiàn)了大小幅度輸入信號(hào)的自適應(yīng)測(cè)試。
[0076]通過(guò)PC機(jī)上的虛擬儀器應(yīng)用程序控制面板進(jìn)行待測(cè)信號(hào)波形顯示時(shí)，用戶可以對(duì)波形的顯示時(shí)間進(jìn)行調(diào)整。由于數(shù)據(jù)緩存器的大小是固定的，為了正確地顯示波形，ADC芯片的采樣率需要隨波形顯示時(shí)間的長(zhǎng)短而變化。比如當(dāng)需要在PC機(jī)上顯示較長(zhǎng)時(shí)間的波形時(shí)，就必須降低采樣速率，來(lái)滿足數(shù)據(jù)緩存區(qū)的存儲(chǔ)空間限制。在圖4中，ADC芯片按固定的采樣速率對(duì)PGA的輸出信號(hào)進(jìn)行采樣，而通過(guò)在ADC芯片后面增加一個(gè)分頻器模塊，通過(guò)調(diào)整分頻器的分頻系數(shù)，實(shí)現(xiàn)對(duì)ADC芯片實(shí)際采樣率的自動(dòng)調(diào)整；分頻器模塊在獲得來(lái)自ADC芯片的采樣數(shù)據(jù)后，根據(jù)來(lái)自示波器主模塊的分頻系數(shù)，按一定的間隔(即跳過(guò)一些采樣數(shù)據(jù))對(duì)這些采樣數(shù)據(jù)進(jìn)行存儲(chǔ)，而并非將所有采樣數(shù)據(jù)都存儲(chǔ)到數(shù)據(jù)緩存器中，這樣就達(dá)到了改變ADC實(shí)際采樣速率的目的。
[0077]當(dāng)用戶在PC機(jī)上顯示待測(cè)信號(hào)的波形時(shí)，首先通過(guò)控制面板設(shè)置波形時(shí)間顯示分辨率，即屏幕上水平方向每一格所代表的時(shí)間長(zhǎng)度。該時(shí)間分辨率決定了屏幕上水平方向的總時(shí)間長(zhǎng)度，即波形顯示時(shí)間。根據(jù)這個(gè)波形顯示時(shí)間和數(shù)據(jù)緩存器的大小，虛擬儀器應(yīng)用程序計(jì)算出ADC實(shí)際采樣率參數(shù)，并通過(guò)USB通信模塊傳遞給系統(tǒng)配置數(shù)據(jù)中的主控制器模塊，主控制器模塊再通過(guò)信號(hào)發(fā)生器模塊對(duì)分頻器模塊進(jìn)行配置。用戶選擇的波形時(shí)間顯示分辨率越大，即屏幕上水平方向每一格所對(duì)應(yīng)的時(shí)間越長(zhǎng)，分頻系數(shù)越大。
[0078]在觀測(cè)低頻信號(hào)時(shí)，用戶選擇大的波形時(shí)間顯示分辨率，分頻器被設(shè)定為工作在較大的分頻系數(shù)，保證數(shù)據(jù)存儲(chǔ)的速率，即ADC芯片實(shí)際的采樣率較低，使數(shù)據(jù)緩存器足以保存整個(gè)波形顯示時(shí)間內(nèi)的所有采樣數(shù)據(jù)。在觀測(cè)高頻信號(hào)時(shí)，用戶選擇小的波形時(shí)間顯示分辨率，分頻器被設(shè)定為工作在較小的分頻系數(shù)，使數(shù)據(jù)存儲(chǔ)速率足夠大，可以在PC機(jī)上清晰地顯示高頻信號(hào)。
[0079]信號(hào)發(fā)生器模塊的主要功能是接收來(lái)自主控制模塊的波形頻率、幅度、偏置電平等信息，然后生成與該波形相對(duì)應(yīng)的數(shù)據(jù)，并將這些波形數(shù)據(jù)通過(guò)串行的方式輸入給DAC芯片，再通過(guò)DAC芯片及其外圍電路輸出波形。
[0080]在信號(hào)發(fā)生器功能的實(shí)現(xiàn)中，為了產(chǎn)生正弦波、三角波、矩形波等常用波形的數(shù)據(jù)，采用了 DDFS算法。它的基本思想是將不同波形的數(shù)據(jù)離散化，將這些數(shù)據(jù)事先存儲(chǔ)在FPGA芯片內(nèi)部不同的ROM (Read Only Memory)中。根據(jù)用戶在PC機(jī)虛擬儀器應(yīng)用程序輸入的波形類型、波形頻率、幅值和偏置電平等信息，分別從相應(yīng)的ROM讀取波形數(shù)據(jù)，經(jīng)DAC芯片進(jìn)行數(shù)模轉(zhuǎn)換后輸出所需的波形。
[0081]利用DDFS產(chǎn)生高頻矩形波時(shí)，得到的波形信號(hào)不穩(wěn)定，存在相位抖動(dòng)。為此，本發(fā)明采用動(dòng)態(tài)配置FPGA芯片內(nèi)部PLL的方法來(lái)生成高頻矩形波，實(shí)現(xiàn)方案如圖5所示。
[0082]在圖5中，PLL配置參數(shù)計(jì)算模塊根據(jù)用戶通過(guò)虛擬儀器控制面板輸入的矩形波頻率信息計(jì)算得到PLL模塊所需的分頻系數(shù)。PLL配置模塊則按照FPGA芯片對(duì)PLL進(jìn)行配置的時(shí)序要求，將前面得到的分頻系數(shù)寫入PLL模塊，完成對(duì)PLL模塊的配置。經(jīng)過(guò)對(duì)PL L模塊進(jìn)行動(dòng)態(tài)配置，就可以從PLL模塊的時(shí)鐘輸出端得到高頻的矩形波。
[0083]FPGA芯片工作在系統(tǒng)配置數(shù)據(jù)的過(guò)程中，如果用戶通過(guò)USB接口下載利用PC機(jī)上的Quartus II軟件開(kāi)發(fā)的FPGA用戶配置數(shù)據(jù)，F(xiàn)PGA芯片將切換到用戶模式。這樣，用戶可以通過(guò)FPGA芯片和硬件電路板上的外設(shè)模塊對(duì)自己開(kāi)發(fā)的應(yīng)用進(jìn)行試驗(yàn)，此時(shí)硬件電路板實(shí)現(xiàn)通用FPGA開(kāi)發(fā)板的功能。
[0084]此外，本發(fā)明還將FPGA芯片未被使用的輸入輸出端口，用擴(kuò)展插槽引出。利用該擴(kuò)展插槽，可以對(duì)FPGA開(kāi)發(fā)板的外設(shè)模塊進(jìn)行擴(kuò)展，不僅可以增加鍵盤、LCD顯示器等外設(shè)模塊，還可以連接溫濕度等傳感器、電機(jī)等執(zhí)行機(jī)構(gòu)，豐富FPGA訓(xùn)練內(nèi)容。同時(shí)，利用該擴(kuò)展插槽，還可以對(duì)實(shí)驗(yàn)平臺(tái)的功能進(jìn)行擴(kuò)展，在原有示波器、信號(hào)發(fā)生器的基礎(chǔ)上增加邏輯分析儀、頻譜儀等虛擬儀器功能。
[0085]最終所實(shí)現(xiàn)的FPGA硬件電路板PCB布局如圖6所示。
[0086]在圖6中，PCB左上角為擴(kuò)展插槽，將FPGA芯片閑置的輸入輸出端口引出。USB接口 I用于FPGA硬件電路板和PC機(jī)上基于LabVIEW的虛擬儀器應(yīng)用程序之間的數(shù)據(jù)通信。USB接口 2用于FPGA配置數(shù)據(jù)的下載。電源接口用于接入外置的15V電源適配器。電源開(kāi)關(guān)用于接通或切斷電源適配器輸入。按鍵開(kāi)關(guān)共4個(gè)。按鍵開(kāi)關(guān)右側(cè)為6聯(lián)排數(shù)碼管。數(shù)碼管下方為 FPGA 芯片。右側(cè)為 USB 芯片和 CPLD (Complex Programmable Logic Device)芯片，其中CPLD芯片用于實(shí)現(xiàn)FPGA配置數(shù)據(jù)的下載。CPLD下方為ADC和DAC芯片，其右側(cè)為電源管理芯片。FPGA芯片下方為8只發(fā)光二極管和8個(gè)撥碼開(kāi)關(guān)。PCB右下角為示波器通道I和通道2輸入接口及信號(hào)發(fā)生器輸出接口。右下角的電源輸出插座提供+5V和±12V的直流電源輸出。
[0087]利用該硬件電路板和安裝了基于LabVIEW的虛擬儀器應(yīng)用程序及FPGA配置數(shù)據(jù)開(kāi)發(fā)程序的PC機(jī)，用戶即可開(kāi)展數(shù)字電路、模擬電路及FPGA實(shí)驗(yàn)，使用模式如圖7所示。
[0088]首先，用戶在面包板上搭建數(shù)字電路或模擬電路。利用硬件電路板上的電源輸出插座，為數(shù)字電路和模擬電路中的元器件提供+5V和±12V的直流電源供電。硬件電路板上電后自動(dòng)工作在系統(tǒng)模式。
[0089]當(dāng)需要給數(shù)字電路或模擬電路輸入特定的信號(hào)時(shí)，通過(guò)PC機(jī)上的虛擬儀器應(yīng)用程序控制面板，設(shè)置信號(hào)的波形類型、頻率和幅度等參數(shù)，這些參數(shù)通過(guò)USB接口 I傳遞給FPGA芯片，按系統(tǒng)配置數(shù)據(jù)配置的FPGA芯片便可以控制其中的信號(hào)發(fā)生器模塊工作，從圖7的信號(hào)發(fā)生器接口輸出信號(hào)。用戶可將此信號(hào)接入面包板。
[0090]當(dāng)需要對(duì)面包板上電路中各點(diǎn)的信號(hào)進(jìn)行測(cè)試時(shí)，將測(cè)試點(diǎn)連接至硬件電路板的示波器通道I和2輸入接口，利用PC機(jī)上的虛擬儀器應(yīng)用程序控制面板，設(shè)置波形觀測(cè)參數(shù)，就可以在PC機(jī)上顯示測(cè)試點(diǎn)的波形。
[0091]當(dāng)需要將硬件電路板用作FPGA開(kāi)發(fā)板時(shí)，首先利用PC機(jī)上的FPGA配置數(shù)據(jù)開(kāi)發(fā)程序設(shè)計(jì)和開(kāi)發(fā)FPGA用戶配置數(shù)據(jù)，然后通過(guò)USB接口 2將此用戶配置數(shù)據(jù)下載到FPGA芯片內(nèi)部的SRAM中。之后，F(xiàn)PGA芯片將自動(dòng)切換到用戶模式，用戶可以通過(guò)硬件電路板上的按鍵開(kāi)關(guān)、撥碼開(kāi)關(guān)、數(shù)碼管等外設(shè)模塊來(lái)驗(yàn)證FPGA用戶配置數(shù)據(jù)的工作情況。若此時(shí)需要利用硬件電路板測(cè)試面包板電路中的信號(hào)，關(guān)閉硬件電路板上的電源開(kāi)關(guān)，然后再打開(kāi)，F(xiàn)PGA就將繼續(xù)回到系統(tǒng)模式，用于信號(hào)的產(chǎn)生和測(cè)量。
【權(quán)利要求】
1.一種基于現(xiàn)場(chǎng)可編程門陣列的便攜式綜合電子實(shí)驗(yàn)平臺(tái)，包括FPGA硬件電路板，其特征在于還包括PC機(jī)、存儲(chǔ)在PC機(jī)中的基于LabVIEW的虛擬儀器應(yīng)用程序及FPGA配置數(shù)據(jù)開(kāi)發(fā)程序和存儲(chǔ)在FPGA硬件電路板配置芯片中的系統(tǒng)配置數(shù)據(jù)；所述FPGA硬件電路板包括FPGA芯片及其控制電路、FPGA配置芯片、USB通信模塊、信號(hào)轉(zhuǎn)換模塊、電源管理模塊和外設(shè)模塊。
2.如權(quán)利要求1所述的平臺(tái)，其特征在于，所述FPGA芯片內(nèi)部集成了可編程輸入輸出單元、靜態(tài)隨機(jī)存儲(chǔ)器、可編程寄存器、可編程邏輯模塊、可編程連接線和鎖相環(huán)；其中，通過(guò)對(duì)鎖相環(huán)進(jìn)行動(dòng)態(tài)配置，產(chǎn)生高頻矩形波信號(hào)；可編程輸入輸出單元用于實(shí)現(xiàn)硬件電路板上的USB通信模塊和外設(shè)模塊與FPGA芯片的連接；SRAM用于保存配置數(shù)據(jù)，可編程邏輯模塊和可編程連接線根據(jù)配置數(shù)據(jù)的不同，工作在不同的狀態(tài)，從而實(shí)現(xiàn)不同的功能。
3.如權(quán)利要求1所述的平臺(tái)，其特征在于，所述FPGA芯片控制電路實(shí)現(xiàn)對(duì)FPGA芯片配置方式的控制，支持AS和JTAG配置模式；在AS模式下，F(xiàn)PGA芯片上電后，自動(dòng)將FPGA配置芯片中的配置數(shù)據(jù)裝載到FPGA芯片的SRAM中，對(duì)FPGA芯片內(nèi)部的硬件資源進(jìn)行配置；在JTAG模式下，F(xiàn)PGA芯片上電后，將接收來(lái)自PC機(jī)的用戶配置數(shù)據(jù)，并把它寫入SRAM中，從而對(duì)FPGA芯片內(nèi)部的資源進(jìn)行配置；通過(guò)將FPGA芯片控制電路設(shè)置為AS模式，F(xiàn)PGA芯片上電后，將自動(dòng)獲取保存在FPGA配置芯片中的系統(tǒng)配置數(shù)據(jù)，把它裝載到SRAM中；而在此后的任意時(shí)刻，如果FPGA控制電路檢測(cè)到有來(lái)自USB通信模塊的用戶配置數(shù)據(jù)，由于JTAG配置方式的優(yōu)先級(jí)高于AS配置方式，F(xiàn)PGA芯片控制電路將會(huì)自動(dòng)接收此用戶配置數(shù)據(jù)，并把它寫入SRAM，重新完成對(duì)FPGA芯片內(nèi)部資源的配置；通過(guò)允許接收來(lái)自PC機(jī)的用戶配置數(shù)據(jù)，將FPGA芯片中的資源開(kāi)放給用戶；用戶利用這些資源和FPGA硬件電路板上的外設(shè)模塊，開(kāi)發(fā)和實(shí)現(xiàn)自己的功能，即把FPGA硬件電路板用作通用的FPGA開(kāi)發(fā)板。
4.如權(quán)利要求1所述的平臺(tái)，其特征在于，所述的FPGA配置芯片用于存儲(chǔ)實(shí)現(xiàn)示波器和信號(hào)發(fā)生器功能的系統(tǒng)配置數(shù)據(jù)；系統(tǒng)配置數(shù)據(jù)和用戶配置數(shù)據(jù)均通過(guò)USB接口從PC機(jī)下載；系統(tǒng)配置數(shù)據(jù)采用JTAG間接配置(JIC)文件格式下載，F(xiàn)PGA芯片控制電路在接收到JIC格式的系統(tǒng)配置數(shù)據(jù)后，將自動(dòng)把它們寫入到FPGA配置芯片中；用戶配置數(shù)據(jù)通過(guò)SRAM目標(biāo)文件(SOF)格式下載，F(xiàn)PGA芯片控制電路在接收到SOF格式的用戶配置數(shù)據(jù)后，將直接寫入SRAM中。
5.如權(quán)利要求1所述的平臺(tái)，其特征在于，所述FPGA硬件電路板上的USB通信模塊實(shí)現(xiàn)FPGA硬件電路板和PC機(jī)之間的數(shù)據(jù)交換，USB通信模塊提供兩個(gè)USB接口，其中一個(gè)接口用于從PC機(jī)下載FPGA配置數(shù)據(jù)，系統(tǒng)配置數(shù)據(jù)和用戶配置數(shù)據(jù)都通過(guò)該接口下載；另外一個(gè)接口用于在PC機(jī)基于LabVIEW的虛擬儀器應(yīng)用程序和FPGA硬件電路板之間傳輸數(shù)據(jù)，這些數(shù)據(jù)包括信號(hào)發(fā)生器和示波器的設(shè)置參數(shù)、待測(cè)信號(hào)的采樣數(shù)據(jù)。
6.如權(quán)利要求1所述的平臺(tái)，其特征在于，所述的存儲(chǔ)在FPGA硬件電路板FPGA配置芯片中的系統(tǒng)配置數(shù)據(jù)給出利用FPGA芯片內(nèi)部的可編程邏輯模塊資源實(shí)現(xiàn)虛擬儀器應(yīng)用的各功能模塊，該功能模塊主要包括主控制器模塊、示波器模塊和信號(hào)發(fā)生器模塊這三個(gè)組成部分；其中主控制器模塊負(fù)責(zé)與USB通信模塊進(jìn)行數(shù)據(jù)交換，并控制示波器模塊進(jìn)行信號(hào)采集，控制信號(hào)發(fā)生器模塊完成波形產(chǎn)生功能；示波器模塊是用于接收來(lái)自主控制器模塊的參數(shù)，控制ADC芯片和PGA芯片的工作，通過(guò)對(duì)PGA芯片參數(shù)的自動(dòng)配置，實(shí)現(xiàn)對(duì)大小輸入信號(hào)的自適應(yīng)測(cè)試，同時(shí)將采樣數(shù)據(jù)通過(guò)主控制器模塊從USB接口傳輸?shù)絇C機(jī)，在PC機(jī)上的虛擬儀器控制面板中進(jìn)行顯示；所述信號(hào)發(fā)生器模塊是用于接收來(lái)自主控制模塊的波形頻率、幅度、偏置電平信息，然后生成與該波形相對(duì)應(yīng)的數(shù)據(jù)，并將這些波形數(shù)據(jù)通過(guò)串行的方式輸入給DAC芯片，再通過(guò)DAC芯片及其外圍電路輸出波形。
7.如權(quán)利要求6所述的平臺(tái)，其特征在于，所述的示波器模塊由示波器主模塊、分頻器模塊和數(shù)據(jù)緩存器這三個(gè)部分組成；示波器主模塊接收來(lái)自主控制器模塊的參數(shù)，并對(duì)PGA和分頻器模塊進(jìn)行配置；分頻器模塊根據(jù)來(lái)自示波器主模塊的分頻系數(shù)，將來(lái)自ADC芯片的采樣數(shù)據(jù)按一定的時(shí)間間隔寫入數(shù)據(jù)緩存器中；通過(guò)調(diào)整分頻器的分頻系數(shù)，實(shí)現(xiàn)對(duì)ADC芯片實(shí)際采樣率的自動(dòng)調(diào)整；數(shù)據(jù)緩存器實(shí)現(xiàn)對(duì)采樣數(shù)據(jù)的緩存。
8.如權(quán)利要求1所述的平臺(tái)，其特征在于，所述的FPGA芯片還包括擴(kuò)展插槽，用于將FPGA芯片未被使用的輸入輸出端口用擴(kuò)展插槽引出；利用該擴(kuò)展插槽，對(duì)FPGA開(kāi)發(fā)板的外設(shè)模塊進(jìn)行擴(kuò)展。
【文檔編號(hào)】G09B23/18GK104504975SQ201410837788
【公開(kāi)日】2015年4月8日 申請(qǐng)日期:2014年12月29日 優(yōu)先權(quán)日:2014年12月29日
【發(fā)明者】任艷頻, 秦儉, 李振剛 申請(qǐng)人:清華大學(xué)