專利名稱：液晶顯示器驅(qū)動電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種液晶顯示器驅(qū)動電路，尤其涉及一種減少下拉式(Pull-down)薄膜晶體管面積，以便于電路布局的電路架構(gòu)。
背景技術(shù)：
近年來，為降低面板的成本，主動式液晶顯示器的閘極驅(qū)動電路采用薄膜晶體管技術(shù)設(shè)計已逐漸成為主流的趨勢。然而，非晶硅薄膜晶體管元件會因為長時間的使用或者是高正向偏壓施加而產(chǎn)生臨界電壓的漂移，造成薄膜晶體管(Thin-Film Transistor，以下簡稱TFT)的電流驅(qū)動力大幅降低，使得驅(qū)動電路的輸出波形失真，進(jìn)而影響到驅(qū)動電路的穩(wěn)定度，并且造成畫面的顯示品質(zhì)下降。另外，由于閘極驅(qū)動電路所提供的信號源是周期性的交流電壓訊號，因此，在電壓信號轉(zhuǎn)換時，若輸出節(jié)點為浮接(floating)的狀態(tài)，則容易產(chǎn)生電容耦合效應(yīng)(capacitor coupling effect)，使得驅(qū)動線所輸出波形發(fā)生波動而讓顯像品質(zhì)下降，甚至造成誤動作的情況發(fā)生。鑒于傳統(tǒng)方法的薄膜晶體管布局面積較大，對于輕巧式的液晶顯示器而言，無多余的空間可以布局，另外，傳統(tǒng)的輸出節(jié)點雜訊較多，亦造成影像品質(zhì)下降，再者現(xiàn)有的電路因頻繁驅(qū)動某幾個薄膜晶體管而提早老化，造成驅(qū)動電路整體的壽命減短，上述的問題皆為本發(fā)明技術(shù)內(nèi)容可解決的。

發(fā)明內(nèi)容
基于解決以上所述現(xiàn)有技術(shù)的缺點，本發(fā)明提供一種液晶顯示器驅(qū)動電路，主要目的為減少下拉式(Pull-down)薄膜晶體管面積，以便于電路布局，第一電容與第二晶體管的閘極的連接點的該節(jié)點，可藉由調(diào)變第五晶體管與第六晶體管的尺寸以延長放電時間，使得第二晶體管延遲關(guān)閉，以助該第二晶體管的第二極連接的該輸出節(jié)點泄流。本發(fā)明另一目的在于減少輸出節(jié)點雜訊，當(dāng)?shù)诙r鐘脈沖信號由低電位轉(zhuǎn)為高電位時，第三晶體管與第五晶體管可周期性開啟節(jié)點一泄流路徑，以防止因浮接所產(chǎn)生的波動現(xiàn)象。本發(fā)明的另一目的在于減緩第三晶體管及第五晶體管的漂移電壓以延長驅(qū)動電路的整體壽命。為達(dá)上述目的，本發(fā)為一種液晶顯示器驅(qū)動電路，包括串接的復(fù)數(shù)個移位暫存器，且每一個移位暫存器更包括第一晶體管，包括第一極，第二極及間極，其中該第一晶體管的第一極與該第一晶體管的閘極相耦接；第二晶體管，包括第一極，第二極及間極，其中該第二晶體管的間極耦接該第一晶體管的第二極，該第二晶體管的第一極耦接第二時鐘脈沖信號，且該第二晶體管的第二極連接輸出節(jié)點，該第二晶體管的間極與該第二晶體管的第二極之間連接有一第一電容，且該第一電容與第二晶體管的閘極的連接點為一節(jié)點；第三晶體管，包括第一極，第二極及間極，其中該第三晶體管的第一極耦接該第二晶體管的第二極，該第三晶體管的第二極耦接至接地點；第四晶體管，包括第一極，第二極及閘極，其中該第四晶體管的第二極耦接該第三晶體管的閘極，該第四晶體管的第一極耦接第三時鐘脈沖信號，且第四晶體管的第二極耦
接有一第二電容；第五晶體管，包括第一極，第二極及間極，其中該第五晶體管的間極耦接該第四晶體管的第二極，該第五晶體管的第一極耦接該第一晶體管的第二極，該第五晶體管的第二極耦接該接地點；第六晶體管，包括第一極，第二極及閘極，其中該第六晶體管的第一極與該第六晶體管的間極相耦接，該第六晶體管的第二極耦該第五晶體管的閘極；第七晶體管，包括第一極，第二極及間極，該第七晶體管的間極耦接第一時鐘脈沖信號，該第七晶體管的第一極耦該第五晶體管的間極，該第七晶體管的第二極耦接該接地點；以及第八晶體管，包括第一極，第二極及間極，該第八晶體管的間極耦接該第二時鐘脈沖信號，該第八晶體管的第一極耦該第一晶體管的第一極，該第八晶體管的第二極耦接該接地點。該第一晶體管的第一極更接收由前一個移位暫存器所送出的輸出信號。該第六晶體管的閘極更接收由后一個移位暫存器所送出的輸出信號。該第一電容與第二晶體管的閘極的連接點的該節(jié)點，可藉由調(diào)變第五晶體管與第六晶體管尺寸以延長放電時間，使得第二晶體管延遲關(guān)閉，以助該第二晶體管的第二極連接的該輸出節(jié)點泄流。該第二時鐘脈沖信號由低電位轉(zhuǎn)至高電位時，該第三晶體管與該第五晶體管可周期性開啟，以使該節(jié)點及該輸出節(jié)點泄流。該調(diào)變第二電容的尺寸能減緩該第三晶體管及該第五晶體管的漂移電壓。該移位暫存電路設(shè)置于玻璃基板上。該些晶體管為非晶硅薄膜晶體管。該些晶體管為NMOS晶體管。為了對本發(fā)明的結(jié)構(gòu)目的和功效有更進(jìn)一步的了解，配合圖示范例詳細(xì)說明如下。


圖1為本發(fā)明液晶顯示器的控制電路架構(gòu)功能方塊示意圖；圖2A、圖2B分別為本發(fā)明驅(qū)動電路的較為詳細(xì)電路架構(gòu)與波形信號示意圖；圖3A 圖8B為圖2A以及圖2B電路的動作實施例圖；圖9A、圖9B為第五晶體管經(jīng)下降時間后的波形影響示意圖。
具體實施例方式以下參照附圖來描述本發(fā)明為達(dá)成目的所使用的技術(shù)手段與功效，而以附圖所列舉的實施例僅為輔助說明，本發(fā)明的技術(shù)手段并不限于所列舉附圖。圖1為液晶顯示器1的內(nèi)部架構(gòu)，包括有薄膜晶體管液晶顯示面板11、一資料驅(qū)動電路12、一驅(qū)動電路13以及一時序控制器14，其中時序控制器14用以接收一控制信號且驅(qū)動電路13包括串接的復(fù)數(shù)個移位暫存器15。關(guān)于薄膜晶體管液晶顯示面板11、資料驅(qū)動電路12與時序控制器14為傳統(tǒng)的電子裝置，故不在此做一贅述。圖2A、圖2B分別為本發(fā)明的位移暫存器15的較為詳細(xì)的電路架構(gòu)與波形信號示意圖，其包括第一晶體管Tl，其包括第一極，第二極及間極，其中該第一晶體管Tl的第一極與該第一晶體管Tl的間極相耦接；第二晶體管T2，包括第一極，第二極及間極，其中該第二晶體管T2的間極耦接該第一晶體管Tl的第二極，該第二晶體管T2的第一極耦接一第二時鐘脈沖信號，且第二晶體管T2的第二極連接一輸出節(jié)點，該第二晶體管T2的間極與該第二晶體管T2的第二極之間連接有一第一電容Cl，且該第一電容Cl與第二晶體管T2的閘極的連接點為一節(jié)點Q[n]；第三晶體管T3，包括第一極，第二極及間極，其中該第三晶體管T3 的第一極耦接該第二晶體管T2的第二極，該第三晶體管T3的第二極耦接至一接地點；第四晶體管T4，包括第一極，第二極及間極，其中該第四晶體管T4的第二極耦接該第三晶體管 T3的閘極，該第四晶體管T4的第一極耦接一第三時鐘脈沖信號CK3，且第四晶體管T4的第二極耦接有一第二電容C2;第五晶體管T5，包括第一極，第二極及間極，其中該第五晶體管 T5的間極耦接該第四晶體管T4的第二極，該第五晶體管T5的第一極耦接該第一晶體管Tl 的第二極，該第五晶體管T5的第二極耦接該接地點Vss ；第六晶體管T6，包括第一極，第二極及間極，其中該第六晶體管T6的第一極與該第六晶體管T6的間極相耦接，該第六晶體管 T6的第二極耦該第五晶體管T5的間極；第七晶體管T7，包括第一極，第二極及間極，該第七晶體管T7的閘極耦接一第一時鐘脈沖信號CK1，該第七晶體管T7的第一極耦該第五晶體管 T5的間極，該第七晶體管T7的第二極耦接該接地點Vss ；第八晶體管T8，包括第一極，第二極及閘極，該第八晶體管T8的閘極耦接該第二時鐘脈沖信號CK2，該第八晶體管T8的第一極耦該第一晶體管Tl的第一極，該第八晶體管T8的第二極耦接該接地點Vss。上述該第一晶體管Tl的第一極更接收由前一個移位暫存器所送出的一輸出信號OUT(n-l)；該第六晶體管T6的閘極更接收由后一個移位暫存器所送出的一輸出信號 0UT(n+l)；該第一電容Cl與第二晶體管T2的閘極的連接點的該節(jié)點Q[n]，可藉由調(diào)變第五晶體管T5與第六晶體管T6尺寸以延長放電時間，使得第二晶體管T2延遲關(guān)閉，以助該第二晶體管T2的第二極連接的輸出節(jié)點Q[n]泄流；該第二時鐘脈沖信號CK2由低電位轉(zhuǎn)至高電位時，該第三晶體管T3與該第五晶體管T5可周期性開啟，以使該節(jié)點Q[n]及該輸出節(jié)點OUT (η)泄流；該第二時鐘脈沖信號CK2由低電位轉(zhuǎn)至高電位時，該第三晶體管Τ3與該第五晶體管Τ5可周期性開啟，以使該節(jié)點Q[n]及該輸出節(jié)點OUT (η)泄流；該調(diào)變第二電容Τ2的尺寸能減緩該第三晶體管Τ3及該第五晶體管Τ5的漂移電壓；該移位暫存電路設(shè)置于一玻璃基板(圖中未示)上；該些晶體管系為非晶硅薄膜晶體管；且該些晶體管系為 NMOS晶體管。請參閱圖3Α所示，請同時對照圖;3Β的條狀點網(wǎng)即為各個參數(shù)顯示的狀態(tài)，其中第一時脈CKl為高電位，第二時脈CK2、第三時脈CK3為低電位，前一級輸出高電位VH經(jīng)由第一晶體管Tl灌入本級Q點并充電至高電位，此時第二晶體管Τ2開啟將OUT穩(wěn)定在低電位 VL,同時第四晶體管T4為開啟的狀態(tài)。第七晶體管T7為開啟狀態(tài)將第三晶體管T3和第五晶體管T5閘極端點泄流至低電位，使其關(guān)閉，同時第六晶體管T6與第八晶體管T8亦處于關(guān)閉狀態(tài)。請參閱圖4A所示，請同時對照圖4B的條狀點網(wǎng)即為各個參數(shù)顯示的狀態(tài)，其中第二時脈CK2為高電位，第一時脈CKl、第三時脈CK3為低電位，第二時脈CK2開始經(jīng)由第二晶體管T2開始對輸出節(jié)點充電至高電位VH，同時Q點也因第一電容Cl電容耦合效應(yīng)提升電位以增加第二晶體管T2的電流驅(qū)動能力。第八晶體管T8開啟將前一級輸出泄流至電位 VL。第三晶體管T3、第五晶體管T5的閘極端點雖會透過第二電容C2和第二時脈CK2耦合 (Coupling)提升一電壓，但因第四晶體管T4在此階段仍為開啟的狀態(tài)，因此可確保第三晶體管T3和第五晶體管T5完全關(guān)閉，不會誤開啟，同時第一晶體管Tl、第四晶體管T4、第六晶體管T6及第七晶體管T7亦處于關(guān)閉狀態(tài)。請參閱圖5A所示，請同時對照圖5B的條狀點網(wǎng)即為各個參數(shù)顯示的狀態(tài)，其中第三時脈CK3為高電位，第一時脈CK1、第二時脈CK2為低電位，下一級輸出高電位VH經(jīng)由第六晶體管T6傳至第三晶體管T3和第五晶體管T5的閘極端點。由于size設(shè)計的關(guān)系，使得第五晶體管T5的驅(qū)動力較低而造成Q點泄流的延遲，因此第二晶體管T2可以幫助輸出節(jié)點泄流。第四晶體管T4也因Q點泄流較慢而維持開啟狀態(tài)，輸入高電位VH至第三晶體管T3和第五晶體管T5的間極端點，同時第一晶體管Tl、第七晶體管T7及第八晶體管T8亦處于關(guān)閉狀態(tài)。請參閱圖6A所示，請同時對照圖6B的條狀點網(wǎng)即為各個參數(shù)顯示的狀態(tài)，其中當(dāng)?shù)谖寰w管T5完全將Q點泄流至低電位VL以后，第二晶體管T2和第四晶體管T4即會馬上關(guān)閉，同時第一晶體管Tl、第七晶體管T7及第八晶體管T8亦處于關(guān)閉狀態(tài)，完成閘極驅(qū)動電路主要的操作步驟。此時第三晶體管T3和第五晶體管T5仍為開啟的狀態(tài)。請參閱圖7A所示，請同時對照圖7B的條狀點網(wǎng)即為各個參數(shù)顯示的狀態(tài)，其中當(dāng)輸出完畢后，為使得節(jié)點Q[n]和輸出信號(0UT(n)、0UT(n+l)、0UT(n-l))能穩(wěn)定維持在低電位VL，第三晶體管T3和第五晶體管T5會經(jīng)由第二電容C2和第二時脈CK2周期性的開啟而提供穩(wěn)定的泄流路徑，防止因雜散電容(gdl、gd3、gS3、gd5、gS5、gS6)造成的電容耦合效應(yīng)對輸出造成誤動作。同時施加于第三晶體管T3和第五晶體管T5閘極端的電壓可經(jīng)由調(diào)變第二電容C2去做改變，藉此可以降低其VTH漂移，延長電路整體使用壽命，同時第一晶體管Tl、第二晶體管T2、第四晶體管T4、第六晶體管T7、第七晶體管T7及第八晶體管T8亦處于關(guān)閉狀態(tài)。請參閱圖8A所示，請同時對照圖8B的條狀點網(wǎng)即為各個參數(shù)顯示的狀態(tài)，其中為延長節(jié)點Q[n]的泄流時間，第五晶體管T5的Size設(shè)計較小。請參閱圖9A、圖9B所示，為第五晶體管經(jīng)下降時間后的波形影響示意圖，其中圖 9A顯示第五晶體管的臨界電壓為AVth_T5 = 0V，且下降時間為TFALL = 4. 9 μ s，但隨著第五晶體管的臨界漂移電壓上升，圖9B顯示第五晶體管的臨界電壓雖上升為AVth_T5 = IOV ；但是下降時間為TFALL = 4. 6 μ s，足以證明本發(fā)明改善了第五晶體管的臨界漂移電壓。藉由上述圖1至圖9Β所揭露，即可了解本發(fā)明為一種液晶顯示器驅(qū)動電路，主要技術(shù)特征為減少下拉式(Pull-down)薄膜晶體管面積，以便于電路布局，第一電容與第二晶體管的閘極的連接點的該節(jié)點，可藉由調(diào)變第五晶體管與第六晶體管尺寸以延長放電時間，使得第二晶體管延遲關(guān)閉，以助該第二晶體管的第二極連接的該輸出節(jié)點泄流；另可減少輸出節(jié)點雜訊，當(dāng)?shù)诙r鐘脈沖信號由低電位轉(zhuǎn)為高電位時，第三晶體管與第五晶體管可周期性開啟節(jié)點泄流路徑，以防止因浮接所產(chǎn)生的波動現(xiàn)象；再者可減緩第三晶體管及第五晶體管的漂移電壓以延長驅(qū)動電路的整體壽命，于液晶顯示器的市場中，具有極高的產(chǎn)業(yè)利用性，故提出專利申請以尋求專利權(quán)之保護(hù)。 以上所述，僅為本發(fā)明的較佳實施例，不能以之限定本發(fā)明保護(hù)的范圍。但凡依本發(fā)明申請專利范圍所作的均等變化與修飾，皆應(yīng)仍屬于本發(fā)明專利涵蓋的范圍內(nèi)。
權(quán)利要求
1.一種液晶顯示器驅(qū)動電路，包括串接的復(fù)數(shù)個移位暫存器，其特征在于每一個移位暫存器更包括第一晶體管，包括第一極，第二極及間極，其中該第一晶體管的第一極與該第一晶體管的閘極相耦接；第二晶體管，包括第一極，第二極及間極，其中該第二晶體管的間極耦接該第一晶體管的第二極，該第二晶體管的第一極耦接第二時鐘脈沖信號，且該第二晶體管的第二極連接輸出節(jié)點，該第二晶體管的間極與該第二晶體管的第二極之間連接有一第一電容，且該第一電容與第二晶體管的閘極的連接點為一節(jié)點；第三晶體管，包括第一極，第二極及間極，其中該第三晶體管的第一極耦接該第二晶體管的第二極，該第三晶體管的第二極耦接至接地點；第四晶體管，包括第一極，第二極及間極，其中該第四晶體管的第二極耦接該第三晶體管的間極，該第四晶體管的第一極耦接第三時鐘脈沖信號，且第四晶體管的第二極耦接有一第二電容；第五晶體管，包括第一極，第二極及間極，其中該第五晶體管的間極耦接該第四晶體管的第二極，該第五晶體管的第一極耦接該第一晶體管的第二極，該第五晶體管的第二極耦接該接地點；第六晶體管，包括第一極，第二極及間極，其中該第六晶體管的第一極與該第六晶體管的閘極相耦接，該第六晶體管的第二極耦該第五晶體管的閘極；第七晶體管，包括第一極，第二極及間極，該第七晶體管的間極耦接第一時鐘脈沖信號，該第七晶體管的第一極耦該第五晶體管的間極，該第七晶體管的第二極耦接該接地點； 以及第八晶體管，包括第一極，第二極及間極，該第八晶體管的間極耦接該第二時鐘脈沖信號，該第八晶體管的第一極耦該第一晶體管的第一極，該第八晶體管的第二極耦接該接地點ο
2.如權(quán)利要求1所述的液晶顯示器驅(qū)動電路，其特征在于，該第一晶體管的第一極更接收由前一個移位暫存器所送出的輸出信號。
3.如權(quán)利要求1所述的液晶顯示器驅(qū)動電路，其特征在于，該第六晶體管的閘極更接收由后一個移位暫存器所送出的輸出信號。
4.如權(quán)利要求1所述的液晶顯示器驅(qū)動電路，其特征在于，該第一電容與該第二晶體管的閘極的連接點的該節(jié)點，可藉由調(diào)變第五晶體管與第六晶體管尺寸以延長放電時間， 使得第二晶體管延遲關(guān)閉，以助該第二晶體管的第二極連接的該輸出節(jié)點泄流。
5.如權(quán)利要求1所述的液晶顯示器驅(qū)動電路，其特征在于，該第二時鐘脈沖信號由低電位轉(zhuǎn)至高電位時，該第三晶體管與該第五晶體管可周期性開啟，以使該節(jié)點及該輸出節(jié)點泄流。
6.如權(quán)利要求1所述的液晶顯示器驅(qū)動電路，其特征在于，該調(diào)變第二電容的尺寸能減緩該第三晶體管及該第五晶體管的漂移電壓。
7.如權(quán)利要求1所述的液晶顯示器驅(qū)動電路，其特征在于，該移位暫存電路設(shè)置于玻璃基板上。
8.如權(quán)利要求1所述的液晶顯示器驅(qū)動電路，其特征在于，該些晶體管為非晶硅薄膜晶體管。
9.如權(quán)利要求1所述的液晶顯示器驅(qū)動電路，其特征在于，該些晶體管為NMOS晶體管。
全文摘要
本發(fā)明揭露了一種液晶顯示器驅(qū)動電路，減少下拉式(Pull-down)薄膜晶體管面積，以便于電路布局，第一電容與第二晶體管的閘極的連接點的該節(jié)點，可藉由調(diào)變第五晶體管與第六晶體管尺寸以延長放電時間，使得第二晶體管延遲關(guān)閉，以助該第二晶體管的第二極連接的該輸出節(jié)點泄流。
文檔編號G09G3/36GK102254531SQ20111019957
公開日2011年11月23日 申請日期2011年7月3日 優(yōu)先權(quán)日2011年7月3日
發(fā)明者莊閔欽, 林志隆 申請人:蘇州達(dá)方電子有限公司, 達(dá)方電子股份有限公司