專(zhuān)利名稱(chēng)：匹配電流源的順序標(biāo)定的系統(tǒng)及方法
技術(shù)領(lǐng)域：
本發(fā)明總體上涉及通過(guò)多個(gè)電流源對(duì)電流進(jìn)行標(biāo)定，更具體而言涉及對(duì)電流通過(guò)用于背 光顯示的白光發(fā)光二極管(WLED)串的地方進(jìn)行標(biāo)定。
背景技術(shù)：
在WLED(白光發(fā)射二極管)技術(shù)中的新發(fā)展已作出節(jié)省成本的大陣列WLED，用于筆記 本式電腦、個(gè)人數(shù)字助手和平板電視的LCD屏幕中的背光應(yīng)用?，F(xiàn)在已有需要數(shù)以百計(jì)的 WLED的應(yīng)用并且在將來(lái)的應(yīng)用中可能采用數(shù)以千計(jì)的WLED。
這些大的陣列常常包括WLED串聯(lián)串的并行連接。例如典型的陣列可能具有12個(gè)平行串， 其中每個(gè)串具有用于總數(shù)為一百二十個(gè)WLED的十個(gè)串聯(lián)的WLED。
圖1 (現(xiàn)有技術(shù))是為背光采用12串WLED的LCD顯示器1的示意圖。通過(guò)WLED的正向 壓降通常從2到4伏。經(jīng)過(guò)WLED的正向電流能夠在幾個(gè)數(shù)量級(jí)上改變，但對(duì)于用于個(gè)人便 攜式電子設(shè)備的許多WELD陣列來(lái)說(shuō)，十個(gè)到一百個(gè)毫安的正向電流是通常的。對(duì)于第一級(jí)， WLED的亮度與通過(guò)其的電流成比例。為了提供橫過(guò)大的WLED陣列的恒定亮度，通過(guò)每個(gè)WLED 串的電流應(yīng)良好地匹配相同陣列中的其它串。對(duì)于電流匹配在整個(gè)陣列上通常要求小于百分 之二。
圖2(現(xiàn)有技術(shù))示出在多個(gè)WLED串之間提供電流匹配的一種方式。在LCD顯示器2 中，WLED串的數(shù)量降到一個(gè)，而電流穿過(guò)一個(gè)長(zhǎng)的WLED串。理論上，這給出完全的電流匹 配，因?yàn)檎孟嗤碾娏髁鬟^(guò)所有的WLED(忽略泄漏和其它的二級(jí)效應(yīng))。但是，當(dāng)陣列尺寸 增加并且后來(lái)的WLED數(shù)量增加到數(shù)以百計(jì)時(shí)，向LED加正向偏壓所需的電壓V+變得相當(dāng)高。 提供該高壓V+需要專(zhuān)門(mén)的電路并且由于泄漏而產(chǎn)生新的問(wèn)題。因此，為了實(shí)際應(yīng)用，多個(gè) WLED串的并聯(lián)組合是有利的。這迫使每個(gè)串具有電流控制元件，以便電流從串到串相互匹配。
圖3(現(xiàn)有技術(shù))是示出由四個(gè)對(duì)應(yīng)的相應(yīng)電流源4-7控制的四個(gè)WLED串8-11的陣列 3的示意圖。集成電路解決方案在一個(gè)集成電路芯片上可包括4到8個(gè)這樣的電流源。在圖 3中，電流源4-7設(shè)置在一個(gè)集成電路芯片12上。但是，如果需要較大數(shù)量的WLED串，則 可能使用這樣的多個(gè)集成電路。
圖4 (現(xiàn)有技術(shù))示出通過(guò)提供多個(gè)這樣的集成電路13-15控制對(duì)應(yīng)的大量WLED串所具 有的問(wèn)題。該問(wèn)題是一個(gè)集成電路13的電流基準(zhǔn)可能與在相同的大陣列中所使用的另一集 成電路15的電流基準(zhǔn)不匹配。如果在兩個(gè)集成電路的電流基準(zhǔn)之間存在失配，則在相同的 LCD顯示器中流過(guò)WLED串中不同WLED串的電流之間也將存在失配。這將使得橫過(guò)LCD顯示 器的亮度失配，這對(duì)于人眼可能是可察覺(jué)的并因此對(duì)于考慮購(gòu)置該顯示器的人是不可接受 的，這是不合需要的。
已知用于使單芯片電流基準(zhǔn)更準(zhǔn)確的技術(shù)，這些技術(shù)通常包括某些類(lèi)型的微調(diào)，以便 提供為這些應(yīng)用所需的嚴(yán)格控制。
圖5(現(xiàn)有技術(shù))是示出采用電阻微調(diào)的一種這樣的技術(shù)的示意圖。為了使所有流入集 成電路16的電流I1-IN相同，修正電阻17-19。在一個(gè)示例中，將"薄膜電阻"層增加到集 成電路以提供所需的低的溫度系數(shù)和可微調(diào)性。任何形式的微調(diào)，不管是激光微調(diào)或熔斷集 成電路上的熔絲連接或某些其它方式的微調(diào)，都將增加集成電路的成本。
圖6(現(xiàn)有技術(shù))示出用于在多個(gè)集成電路之間提供精確受控電流源的另一技術(shù)。該技 術(shù)包括需要集成電路中的每個(gè)集成電路具有相關(guān)的高度準(zhǔn)確的外部電阻和準(zhǔn)確的內(nèi)部電壓 源。在圖6的例證中，集成電路20具有準(zhǔn)確的內(nèi)部電壓源21和外部精密電阻22，并且集成 電路23具有準(zhǔn)確的內(nèi)部電壓源24和外部精密電阻25。該技術(shù)的缺點(diǎn)包括增加外部電阻的成 本、外部電阻的變化和失配、內(nèi)部電壓源的變化。提供具有足夠精度的內(nèi)部電壓源通常需要 某種形式的微調(diào)。此外，通過(guò)共用地線26的壓降還可能導(dǎo)致多個(gè)集成電路之間更大的電流 失配。
圖7(現(xiàn)有技術(shù))示出這些潛在解決方案的另一外延。電壓基準(zhǔn)僅由一個(gè)電路27產(chǎn)生并且 運(yùn)送到所有的集成電路28-30。每個(gè)集成電路28-30與圖6的電路中一樣地具有其相關(guān)的準(zhǔn) 確外部電阻31-33。圖7的電路具有一些問(wèn)題，因?yàn)檠卮驦CD顯示器的地線34的壓降將有效 地改變當(dāng)人們沿著從集成電路到集成電路的地線34運(yùn)動(dòng)時(shí)各集成電路"看到"的基準(zhǔn)電壓。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問(wèn)題是提供一種匹配電流源的順序標(biāo)定的系統(tǒng)，它可以減少電 流基準(zhǔn)之間的失配，提高其匹配度，進(jìn)而提高LCD顯示器亮度質(zhì)量。另外，本發(fā)明所要解決 的技術(shù)問(wèn)題是提供一種匹配電流源的順序標(biāo)定的方法，它也可以減少電流基準(zhǔn)之間的失配， 提高其匹配度，進(jìn)而提高LCD顯示器亮度質(zhì)量。
為了解決以上技術(shù)問(wèn)題，本發(fā)明提供了如下技術(shù)方案
一種系統(tǒng)和方法包括多個(gè)發(fā)光二極管(LED)串和多個(gè)可編程電流源電路(CSC)。不同的 LED電流IOUT流過(guò)LED串中每個(gè)LED串。這些LED電流IOUT中的每個(gè)LED電流由可編程CSC 中相應(yīng)的相關(guān)一個(gè)可編程CSC控制并流過(guò)該可編程CSC。第一組可編程CSC是第一集成電路 的一部分，而第二組可編程CSC是第二集成電路的一部分。在一個(gè)實(shí)施方式中，LED是背光 照明例如液晶顯示器(LCD)的顯示器的白光發(fā)射二極管(WLED)。集成電路的物理位置可分布 在LCD顯示器平面的大區(qū)域上。
在該系統(tǒng)中，每個(gè)CSC利用單個(gè)基準(zhǔn)信號(hào)(例如，基準(zhǔn)電流信號(hào))進(jìn)行標(biāo)定，以便由CSC 電路控制的LED電流標(biāo)定成(g卩，編程為)與基準(zhǔn)電流相同、或者為基準(zhǔn)電流的函數(shù)或倍數(shù)。 這樣逐一地自動(dòng)地對(duì)CSC進(jìn)行標(biāo)定，以便使所有的LED電流具有大致相同的量值。當(dāng)利用基 準(zhǔn)信號(hào)對(duì)CSC中的一個(gè)CSC進(jìn)行標(biāo)定時(shí)，不對(duì)所有的其它任何一個(gè)CSC進(jìn)行標(biāo)定并且所有的 其它CSC都不使用基準(zhǔn)信號(hào)。順序地、每次一個(gè)地、重復(fù)地、并且自動(dòng)地對(duì)CSC進(jìn)行標(biāo)定， 以便流過(guò)各LED串的所有LED電流保持大致恒定。(術(shù)語(yǔ)"順序"在此意味著每次一個(gè)，并 且能夠包括固定的次序或變化的次序。)
在一個(gè)示例中，將CSC組織成鏈，使得基準(zhǔn)信號(hào)路徑進(jìn)入第一集成電路中的一個(gè)集成 電路的第一端子，并通過(guò)第一集成電路中的CSC鏈，從第一集成電路的第二端子出來(lái)，然后 進(jìn)入第二集成電路的第一端子，通過(guò)第二集成電路中的CSC鏈，并從第二集成電路的第二端 子出來(lái)等等?；鶞?zhǔn)信號(hào)是基準(zhǔn)電流。將基準(zhǔn)電流供應(yīng)到第一集成電路的第一端子上。第一集 成電路中CSC鏈的第一 CSC將其本身耦聯(lián)到信號(hào)路徑中，并使用基準(zhǔn)電流對(duì)本身進(jìn)行標(biāo)定。
中斷到隨后的csc的信號(hào)路徑。當(dāng)己對(duì)第一csc進(jìn)行標(biāo)定時(shí)，第一csc沿信號(hào)路徑將基準(zhǔn)電
流供應(yīng)到第一集成電路的CSC鏈中的第二 csc。
各CSC具有確定基準(zhǔn)電流是否供應(yīng)到該CSC的檢測(cè)電路。因此第二 CSC確定現(xiàn)在以基 準(zhǔn)電流供應(yīng)，并且作為響應(yīng)第二 CSC將其本身耦聯(lián)到信號(hào)路徑中并使用基準(zhǔn)電流對(duì)本身進(jìn)行
標(biāo)定。當(dāng)對(duì)第二csc進(jìn)行標(biāo)定時(shí)，中斷鏈中從第二csc到隨后的csc的信號(hào)路徑。當(dāng)已對(duì)第 二csc進(jìn)行標(biāo)定時(shí)，該過(guò)程重復(fù)。第二csc沿信號(hào)路徑將基準(zhǔn)電流發(fā)送到鏈中下一個(gè)csc。 現(xiàn)在通過(guò)第一和第二csc將該基準(zhǔn)電流供應(yīng)到鏈中第三csc。因此，通過(guò)各csc設(shè)置在其中 的各集成電路、沿鏈逐一地自動(dòng)地對(duì)csc鏈進(jìn)行標(biāo)定。 一旦已將鏈中所有的csc標(biāo)定成基準(zhǔn) 電流，則利用基準(zhǔn)電流通過(guò)鏈的第一csc重復(fù)該過(guò)程以再次對(duì)其本身進(jìn)行標(biāo)定。每當(dāng)對(duì)csc 鏈進(jìn)行標(biāo)定時(shí)，標(biāo)定的次序相同。
在第二示例中，基準(zhǔn)信號(hào)(在該情況下，基準(zhǔn)電流)不通過(guò)各csc發(fā)送到csc鏈中隨后 的csc，而是各csc都僅具有耦聯(lián)到共用的基準(zhǔn)電流導(dǎo)體的單個(gè)節(jié)點(diǎn)或單個(gè)端子。如果沒(méi)有 一個(gè)csc將來(lái)自導(dǎo)體的基準(zhǔn)電流用于標(biāo)定，則基準(zhǔn)電流導(dǎo)體上的電壓具有預(yù)定的特性。如果
通過(guò)其單個(gè)節(jié)點(diǎn)監(jiān)控基準(zhǔn)電流導(dǎo)體的csc在特定的時(shí)間確定基準(zhǔn)電流導(dǎo)體上的電壓具有預(yù)定
的特性，則CSC使用來(lái)自導(dǎo)體的基準(zhǔn)電流以對(duì)本身進(jìn)行標(biāo)定。當(dāng)CSC對(duì)本身進(jìn)行標(biāo)定時(shí)，CSC 使基準(zhǔn)電流導(dǎo)體上的電壓不具有預(yù)定的特性，以便耦聯(lián)到導(dǎo)體的其它CSC不會(huì)同時(shí)對(duì)它們本 身進(jìn)行標(biāo)定。在一個(gè)示例中，各單獨(dú)的CSC確定該CSC試圖對(duì)其本身進(jìn)行標(biāo)定的特定時(shí)間(CSC
只有當(dāng)基準(zhǔn)電流導(dǎo)體上的電壓具有預(yù)定特性時(shí)才決定開(kāi)始自我標(biāo)定)。因?yàn)楦鱟sc的定時(shí)器 彼此不同步，所以csc檢查基準(zhǔn)電流導(dǎo)體以確定該基準(zhǔn)電流導(dǎo)體是否可用的次序隨時(shí)間變化。
因此，CSC自我標(biāo)定的次序隨時(shí)間變化。
在第三示例中，基準(zhǔn)信號(hào)(在該情況下，基準(zhǔn)電流)不通過(guò)各csc發(fā)送到隨后的csc，而 是各csc都僅具有耦聯(lián)到共用的基準(zhǔn)導(dǎo)體的單個(gè)節(jié)點(diǎn)或單個(gè)端子。但是，多個(gè)這樣的csc設(shè)
置在集成電路中。各集成電路具有對(duì)單個(gè)基準(zhǔn)端子上的電壓進(jìn)行監(jiān)控的適量的邏輯(電路)。
集成電路的CSC的所有單個(gè)節(jié)點(diǎn)耦聯(lián)到該單個(gè)基準(zhǔn)端子。如果邏輯檢測(cè)到CSC的另一集成電
路沒(méi)有使用共用的基準(zhǔn)導(dǎo)體，則邏輯使來(lái)自導(dǎo)體的基準(zhǔn)電流通過(guò)該單個(gè)基準(zhǔn)端子流入集成電
路，并使集成電路的各csc標(biāo)定。每次一個(gè)地對(duì)集成電路中的csc進(jìn)行標(biāo)定。在對(duì)集成電路 內(nèi)的csc進(jìn)行標(biāo)定的時(shí)間期間，邏輯使共用的基準(zhǔn)導(dǎo)體上的基準(zhǔn)信號(hào)不具有預(yù)定的特性，以 便csc的其它集成電路中的邏輯電路檢測(cè)到共用的基準(zhǔn)導(dǎo)體正被使用。當(dāng)已對(duì)集成電路的所 有csc進(jìn)行標(biāo)定時(shí)，則邏輯電路釋放共用的基準(zhǔn)導(dǎo)體。于是在集成電路的其它集成電路中的
邏輯電路自由地檢測(cè)到共用基準(zhǔn)導(dǎo)體可用，并且開(kāi)始另一集成電路的csc的自我標(biāo)定。各個(gè)
這樣的集成電路的邏輯都包括確定邏輯在什么時(shí)候作出關(guān)于共用的基準(zhǔn)導(dǎo)體是否可用的振 蕩器或定時(shí)器。邏輯確定如果共用的基準(zhǔn)導(dǎo)體上的基準(zhǔn)信號(hào)具有預(yù)定特性，則共用的基準(zhǔn)導(dǎo) 體可用。


下面結(jié)合附圖和具體實(shí)施方式
對(duì)本發(fā)明作進(jìn)一步詳細(xì)說(shuō)明。
圖l(現(xiàn)有技術(shù))是為背光采用12串WLED的LCD顯示器1的示意圖。
圖2(現(xiàn)有技術(shù))示出在多個(gè)WLED串之間提供電流匹配的一種方式的示意圖。
圖3(現(xiàn)有技術(shù))是示出由四個(gè)對(duì)應(yīng)的相應(yīng)電流源4-7控制的四個(gè)WLED串8-11的陣列3 的示意圖。
圖4(現(xiàn)有技術(shù))示出通過(guò)提供多個(gè)這樣的集成電路13-15控制對(duì)應(yīng)的大量WLED串所具有 的問(wèn)題的示意圖。
圖5(現(xiàn)有技術(shù))是示出采用電阻微調(diào)的一種這樣的技術(shù)的示意圖
圖6(現(xiàn)有技術(shù))示出用于在多個(gè)集成電路之間提供精確受控電流源的另一技術(shù)的示意圖。
圖7(現(xiàn)有技術(shù))示出這些潛在解決方案的另一外延的示意圖。 圖8是本發(fā)明第一個(gè)新系統(tǒng)100的簡(jiǎn)化電路示意圖。 圖9是本發(fā)明第二個(gè)新系統(tǒng)200的簡(jiǎn)化電路示意圖。 圖IO是包括數(shù)字控制環(huán)的可編程CSC 168的示意圖。 圖11是另一可編程CSC 169的示意圖。
圖12是當(dāng)NFET 144作為二極管連通時(shí)NFET 144的二極管I/V曲線的示意圖
圖13是當(dāng)NFET 144構(gòu)造成晶體管時(shí)NFET 144的示意圖。
圖14是示出對(duì)開(kāi)關(guān)電路143的開(kāi)關(guān)進(jìn)行控制的兩個(gè)數(shù)字信號(hào)的波形示意圖。
圖15是提供比基準(zhǔn)電流IREF大的LED電流IOUT的可編程CSC 146的電路圖。
圖16示出另一 CSC 149和提供具有比基準(zhǔn)電流IREF大的量值的輸出電流IOUT的方 法示意圖。
圖17是示出圖11的電路的真實(shí)實(shí)現(xiàn)方面的示意圖。 圖18是示出第一實(shí)施方式的示例的示意圖。 圖19是示出圖18的系統(tǒng)中從屬CSC的操作的流程圖。 圖20是示出圖18的系統(tǒng)中主CSC的操作的流程圖。 圖21是所仿真的頂層測(cè)試電路的示意圖。
圖22是圖21中三個(gè)從屬CSC中的每個(gè)從屬CSC內(nèi)的電路的更詳細(xì)的示意圖。 圖23是對(duì)圖22的兩位狀態(tài)機(jī)171的操作進(jìn)行說(shuō)明的狀態(tài)圖。 圖24是對(duì)圖22的兩位狀態(tài)機(jī)171的操作進(jìn)行說(shuō)明的邏輯表。 圖25是圖22的塊5 SLICE 2的電路圖。 圖26是圖25的塊islice 2的電路圖。
圖27是示出圖29和9的實(shí)施方式的操作的流程圖。 圖28是圖27的標(biāo)定方法的狀態(tài)圖。
圖29是用理想的電路元件作成形狀的第二實(shí)施方式的測(cè)試電路的示意圖。 圖30是圖29的三個(gè)集成電路中的一個(gè)集成電路的示意圖。
具體實(shí)施例方式
現(xiàn)在將對(duì)本發(fā)明的一些實(shí)施方式作出詳細(xì)參考，所述實(shí)施方式的實(shí)例在附圖中示出。
圖8是本發(fā)明第一個(gè)新系統(tǒng)100的簡(jiǎn)化電路示意圖。系統(tǒng)100包括LCD顯示器101、電 流基準(zhǔn)102、和三個(gè)集成電路103-105的鏈，其中該LCD顯示器101包括白光發(fā)射二極管(WLED) 的陣列。LED電流11-112中的每個(gè)電流流過(guò)多個(gè)WLED串106-117中對(duì)應(yīng)的一個(gè)。集成電路 103-105包括多個(gè)可編程電流源電路(CSC) 118-129?；鶞?zhǔn)電流IREF每次一個(gè)運(yùn)送到各不同的 CSC中的每個(gè)CSC，以便對(duì)由CSC控制的LED電流進(jìn)行標(biāo)定以匹配基準(zhǔn)電流IREF?；鶞?zhǔn)電流 IREF進(jìn)入集成電路的一個(gè)端子并從另一個(gè)端子出來(lái)，以便在沿集成電路鏈更向下接連的集成 電路中能夠使用基準(zhǔn)電流。例如，基準(zhǔn)電流IREF通過(guò)端子130流入集成電路103并通過(guò)端 子131從集成電路103流出來(lái)。
通過(guò)檢測(cè)在IC封裝(集成電路封裝)的基準(zhǔn)電流輸入端子處和在IC封裝的基準(zhǔn)電流輸 出端子處的電壓，鏈中各集成電路為其本身確定其在什么時(shí)候可用基準(zhǔn)電流來(lái)對(duì)其內(nèi)部CSC 進(jìn)行標(biāo)定。如果集成電路不能確定基準(zhǔn)電流可用于標(biāo)定，則可能發(fā)生一種情形，由此當(dāng)基準(zhǔn) 電流未處于其正確的最終值時(shí)開(kāi)始標(biāo)定，或者更壞的情形是兩個(gè)分開(kāi)的集成電路可能試圖同 時(shí)對(duì)它們的CSC進(jìn)行標(biāo)定，導(dǎo)致基準(zhǔn)電流退化。退化的基準(zhǔn)電流將導(dǎo)致錯(cuò)誤的標(biāo)定。
圖9是本發(fā)明第二個(gè)新系統(tǒng)200的簡(jiǎn)化電路示意圖。在系統(tǒng)200中，LCD顯示器lOl 與圖8的LCD顯示器101相同。與在圖8的系統(tǒng)中一樣，集成電路103-105中的每個(gè)集成電 路包括多個(gè)可編程電流源電路(CSC)。與在圖8的系統(tǒng)中一樣，圖9的CSC用附圖標(biāo)記118-129 表示。但是，在圖9的示例中，集成電路103-105中的每個(gè)集成電路僅使用一個(gè)端子以接收 基準(zhǔn)電流IREF。例如，集成電路103通過(guò)端子132接收基準(zhǔn)電流IREF。三個(gè)集成電路的IREF 端子132-134耦聯(lián)到一起并通過(guò)相同的單個(gè)導(dǎo)體135耦聯(lián)到電流源102。各集成電路都監(jiān)控 在其IREF端子上的電壓。如果電壓具有預(yù)定的特性(高于預(yù)定閾值足夠的時(shí)間量)，則集成 電路確定沒(méi)有其它集成電路降低IREF導(dǎo)體135上的電壓并確定基準(zhǔn)電流IREF此刻可用于標(biāo) 定。然后集成電路在基準(zhǔn)電流導(dǎo)體135上降低，并將基準(zhǔn)電流IREF用于對(duì)其本身進(jìn)行標(biāo)定。 在集成電路將基準(zhǔn)電流導(dǎo)體135的電壓降低的時(shí)間期間，連接到相同導(dǎo)體135的所有其它集 成電路確定電流基準(zhǔn)導(dǎo)體135上的信號(hào)不具有預(yù)定特性并且由另一集成電路使用該電流基準(zhǔn) 導(dǎo)體135。因此其它集成電路只好等到基準(zhǔn)電流導(dǎo)體135變成可用為止。集成電路內(nèi)的內(nèi)部 振蕩器和/或定時(shí)器記錄集成電路標(biāo)定企圖之間的間隔的時(shí)間。由于正態(tài)過(guò)程變化，所以集 成電路103-105的振蕩器彼此的頻率和相位不匹配，使得在任何周期形式中使各集成電路的 標(biāo)定企圖不會(huì)關(guān)聯(lián)。在該情形下，標(biāo)定循環(huán)之間的時(shí)期中的失配將兩個(gè)不同的集成電路之間 的標(biāo)定企圖沖突保持到最低限度。
為了調(diào)節(jié)CSC以便其LED電流值匹配基準(zhǔn)電流(或者與基準(zhǔn)電流直接相關(guān))，調(diào)節(jié)CSC然
后該CSC以非易失的方式保持該調(diào)節(jié)的值，使得LED電流的程序值不會(huì)明顯地改變，直到對(duì) CSC進(jìn)行重新標(biāo)定為止。存在通過(guò)它們能夠完成所述目的的多種方法。
圖IO是包括數(shù)字控制環(huán)的可編程CSC 168的示意圖。數(shù)字控制環(huán)(間接通過(guò)調(diào)節(jié)電流138 來(lái))調(diào)節(jié)LED電流IOUT，使得IOUT匹配基準(zhǔn)電流IREF(或者直接與基準(zhǔn)電流IREF相關(guān))?？?制環(huán)使用對(duì)二進(jìn)搜索法或其它合適的算法增加(或減去)合適量的額外電流，以使電流138匹 配IREF。首先假定開(kāi)關(guān)136將節(jié)點(diǎn)N1連接到節(jié)點(diǎn)N2，電流源137減小電流138。如果電流 138具有比電流IREF小的量值，則節(jié)點(diǎn)Nl上的電壓將提高。如果電流138具有比電流IREF 大的量值，則節(jié)點(diǎn)Nl上的電壓將降低。通過(guò)比較器139將節(jié)點(diǎn)Nl上的初始電壓與基準(zhǔn)電壓 VREF(例如，VDD/2)相比較。如果由比較器139輸出的信號(hào)是數(shù)字高，則調(diào)節(jié)電流源137以 增加電流138。這通過(guò)數(shù)字控制可變電阻140以具有較低的阻抗值來(lái)實(shí)現(xiàn)。如果由比較器139 輸出的信號(hào)是數(shù)字低，則調(diào)節(jié)電流源137以減小電流138。電路能夠以線性形式或通過(guò)加權(quán) 二進(jìn)制搜索來(lái)搜索最好的電阻代碼。然后將該確定的最好的代碼存儲(chǔ)在數(shù)字寄存器中，直到 下一次需要標(biāo)定為止。在替代的控制環(huán)中，同相比較器輸入引線上的基準(zhǔn)電壓是數(shù)字控制的 基準(zhǔn)電壓，并且代替數(shù)字控制可變電阻140使用固定值的電阻。
圖11是另一可編程CSC 169的示意圖?？删幊藽SC 169調(diào)節(jié)電流源，使得降低的電 流等于基準(zhǔn)電流IREF(或直接與基準(zhǔn)電流IREF相關(guān))。在該情況下，存在兩個(gè)可編程電流源 141和142以及開(kāi)關(guān)電路143。第一可編程電流源141包括第一 N溝道場(chǎng)效應(yīng)晶體管 (NFET)144，而第二可編程電流源142包括第二NFET 145。在可編程電流源的編程期間，使 可編程電流源的NFET進(jìn)入二極管連通構(gòu)造，迫使基準(zhǔn)電流IREF通過(guò)NFET。將NFET的柵極 驅(qū)動(dòng)到一電壓，使得如果外部地迫使柵極在相同的電壓值，則NFET將那么多的電流流入到 其漏極中。在這一點(diǎn)上，則使柵極與漏極斷開(kāi)，并且柵極電容將電壓保持在該值，使得NFET 繼續(xù)將相同的電流作為基準(zhǔn)電流流入。
圖12是當(dāng)NFET 144作為二極管連通時(shí)NFET 144的二極管I/V曲線的示意圖。如果迫 使一百微安的IOUT電流通過(guò)具有圖12曲線的二極管，則通過(guò)二極管的電壓降將為1. 5伏。
圖13是當(dāng)NFET 144構(gòu)造成晶體管時(shí)NFET 144的示意圖。如果通過(guò)柵極對(duì)源極端子的 電壓降由柵極電容保持在1. 5伏，則漏極電流當(dāng)其漏極電壓保持在1. 5伏時(shí)將保持在一百微 安。
為了避免在編程期間投入到圖11的CSC 169中的LED電流中斷，在對(duì)主可編程電流源 141編程的同時(shí)虛設(shè)可編程電流源142用于投入LED電流IOUT。在對(duì)主可編程電流源141編 程的循環(huán)結(jié)束時(shí)，對(duì)虛設(shè)可編程電流源142編程，使得電流值為正確的電流值，以便在主電 流源的下一編程循環(huán)期間代替投入到主電流源中的電流。
圖14是示出對(duì)開(kāi)關(guān)電路143的開(kāi)關(guān)進(jìn)行控制的兩個(gè)數(shù)字信號(hào)的波形示意圖。信號(hào) CAL—ACTUAL (即CAL—實(shí)際)的高脈沖表示在其期間內(nèi)對(duì)可編程電流源141編程的期間，而信 號(hào)CAL—DUMMY (即CAL—虛設(shè))的高脈沖表示在其期間內(nèi)對(duì)可編程電流源142編程的期間。在 己對(duì)CSC的兩個(gè)可編程電流源編程之后，則CSC的可編程電流源保持在它們的編程狀態(tài)中一 段時(shí)間，從而允許利用相同的基準(zhǔn)電流IREF對(duì)其它CSC的可編程電流源編程。
圖15是提供比基準(zhǔn)電流IREF大的LED電流IOUT的可編程CSC 146的電路圖。可編程 CSC 146包括電流反射鏡，其中輸出NFET裝置147具有的尺寸是二極管連通NFET 148尺寸 的倍數(shù)。圖15的電路具有的缺點(diǎn)是可能引進(jìn)基準(zhǔn)電流IREF與輸出電流IOUT之間的失配， 因?yàn)檎龖B(tài)過(guò)程和幾何失配為平面工藝中制造的任何兩個(gè)相鄰的NFET裝置所固有。
圖16示出另一 CSC 149和提供具有比基準(zhǔn)電流IREF大的量值的輸出電流IOUT的方法。 CSC 149包括開(kāi)關(guān)電路150、多個(gè)可編程電流源151-154和虛設(shè)可編程電流源155。對(duì)可編程 電流源151-154中的各個(gè)單獨(dú)的可編程電流源進(jìn)行標(biāo)定，使得可編程電流源減小的電流匹配 基準(zhǔn)電流IREF。當(dāng)可編程電流源151-154中的一個(gè)可編程電流源在被標(biāo)定并使用基準(zhǔn)電流 IREF時(shí)，虛設(shè)可編程電流源155減小一電流，該電流為正被標(biāo)定的電流源如果不是被標(biāo)定則 將減小的電流。因此，總是存在四個(gè)可編程電流源減小電流。例如在圖15的電路中沒(méi)有引 進(jìn)電流反射鏡失配。
圖17是示出圖11的電路的真實(shí)實(shí)現(xiàn)方面的示意圖。由于開(kāi)關(guān)晶體管156的門(mén)電容并且 由于實(shí)際NFET開(kāi)關(guān)的滲漏，所以圖ll的電路可能經(jīng)受寄生電荷注入，并且同樣地實(shí)際實(shí)現(xiàn) 可能包括在NFET 144的門(mén)處接地的另一電容器157和/或使用電荷消除虛設(shè)開(kāi)關(guān)158。
因?yàn)橐陨弦衙枋隽藢?shí)現(xiàn)能夠通過(guò)外部供應(yīng)的基準(zhǔn)電流進(jìn)行標(biāo)定的可編程CSC的多種方 式，所以可編程CSC功能塊用作如下所述的較大系統(tǒng)中的部件。描述了利用多個(gè)CSC功能塊 的兩個(gè)實(shí)施方式，其中將多個(gè)CSC功能塊順序標(biāo)定至從單個(gè)基準(zhǔn)電流源提供的基準(zhǔn)電流 IREF。
第一實(shí)施方式圖18是示出第一實(shí)施方式的示例的示意圖。示出了CSC鏈的四個(gè)可編 程CSC 160-163，但是該概念同樣很好地應(yīng)用于從兩個(gè)到許多可編程CSC的情形。第一可編 程電流源160稱(chēng)作主CSC。(可作為主CSC的一部分被包括的)精確受控電流源164輸出基準(zhǔn) 電流IREF。在主CSC內(nèi)是可編程電流源165(或可編程電流源塊)、小的反偏電流裝置(例如， 20nA) 166和標(biāo)以"E"、 "F"、 "G"的三個(gè)開(kāi)關(guān)。通過(guò)主CSC的ISOUT節(jié)點(diǎn)167將基準(zhǔn)電流IREF 供應(yīng)到鏈的其它CSC。
圖18的其它三個(gè)可編程CSC 161 — 163標(biāo)以"從屬"。它們包括相同(在該情況下相同， 但通常不相同)的可編程電流源塊、兩個(gè)小的反偏電流裝置和開(kāi)關(guān)A、 B、 C、 Dl (即"dl")、 D2。開(kāi)關(guān)A是可選的。從屬CSC沒(méi)有精確受控的基準(zhǔn)電流發(fā)生器，但改為依靠來(lái)自主CSC用 于標(biāo)定的基準(zhǔn)電流IREF?；鶞?zhǔn)電流IREF在ISIN節(jié)點(diǎn)處進(jìn)入各從屬CSC并且(在適當(dāng)?shù)臅r(shí)間) 從ISOUT節(jié)點(diǎn)離開(kāi)。主CSC和從屬CSC都具有若干比較器和邏輯和電源和地線連接在該描述 水平未示出)。
在上電復(fù)位(POR)處，主CSC 160在告訴從屬CSC基準(zhǔn)電流IREF對(duì)它們自己的標(biāo)定此 刻不可用的同時(shí)，將(可在主CSC內(nèi)產(chǎn)生但在此示出由164在外部產(chǎn)生的)IREF用于對(duì)其電流 源165(或源)進(jìn)行標(biāo)定。主CSC通過(guò)將其ISOUT節(jié)點(diǎn)上的電壓降低來(lái)向其它CSC傳達(dá)電流基 準(zhǔn)對(duì)于從屬標(biāo)定不可用。當(dāng)這樣降低電壓時(shí)，鏈中下一從屬CSC的ISIN不會(huì)具有帶有預(yù)定 特性的信號(hào)。從屬CSC中的比較器(未示出)檢測(cè)從屬的ISIN節(jié)點(diǎn)上的電壓為低，并且作為 響應(yīng)不會(huì)開(kāi)始標(biāo)定循環(huán)而是通過(guò)降低其ISOUT節(jié)點(diǎn)上的電壓傳遞基準(zhǔn)電流對(duì)于標(biāo)定不可用的 信息，這又向鏈中的下一從屬CSC發(fā)信號(hào)。下一從屬CSC又傳遞該信息等等直到通知到所有 的從屬CSC為止。
在主CSC 160已對(duì)其自己內(nèi)部的可編程電流源165進(jìn)行標(biāo)定之后，其將IREF電流切換 到其ISOUT節(jié)點(diǎn)167上。(明顯大于通過(guò)CSC 161的開(kāi)關(guān)D1由裝置170拉出的二十毫微安培 小的反偏電流的)基準(zhǔn)電流提高主CSC的IS0UT節(jié)點(diǎn)167處的電壓，這也提高從屬CSC 161 的ISIN節(jié)點(diǎn)的電壓?，F(xiàn)在從屬CSC 161的ISIN節(jié)點(diǎn)上的信號(hào)具有預(yù)定的特性。從屬CSC 161 內(nèi)的比較器檢測(cè)預(yù)定的特性(電壓在ISIN節(jié)點(diǎn)上上升)，并且從屬CSC中的控制電路將來(lái)自 主CSC的基準(zhǔn)電流切換到第一從屬CSC的可編程電流源中，以便可將該可編程電流源標(biāo)定成 來(lái)自主CSC的基準(zhǔn)電流。開(kāi)關(guān)D1打開(kāi)，而開(kāi)關(guān)A和B閉合，并且開(kāi)關(guān)C打開(kāi)。開(kāi)關(guān)D2閉合。
一旦從屬CSC 161的可編程電流源完成其標(biāo)定循環(huán)，則從屬CSC 161的控制電路將來(lái)自 主CSC 160的基準(zhǔn)電流從CSC 161的從屬I(mǎi)SIN節(jié)點(diǎn)轉(zhuǎn)到CSC 161的IS0UT節(jié)點(diǎn)。開(kāi)關(guān)A和C 閉合，而開(kāi)關(guān)B、 Dl和D2打開(kāi)。因此基準(zhǔn)電流通過(guò)第一從屬CSC 161供應(yīng)到鏈中的下一從 屬CSC。這又使得下一從屬CSC 162的ISIN節(jié)點(diǎn)上的信號(hào)具有預(yù)定的特性(在下一從屬CSC162 的ISIN節(jié)點(diǎn)處電壓上升)。下一從屬CSC 162確定其應(yīng)將基準(zhǔn)電流用于對(duì)其自己的內(nèi)部可編 程電流源進(jìn)行標(biāo)定。從屬CSC 162對(duì)其內(nèi)部電流源進(jìn)行標(biāo)定，然后將基準(zhǔn)電流傳遞到下一從 屬單元163等等，直到達(dá)到從屬CSC鏈的末端為止。
當(dāng)鏈中最后的從屬CSC已對(duì)其完成標(biāo)定時(shí)，其試圖將基準(zhǔn)電流傳遞到下一從屬CSC，但 沒(méi)有這樣的下一CSC。最后的從屬CSC 163的IS0UT節(jié)點(diǎn)上的電壓提高，直到該電壓達(dá)到從 屬CSC的電源電壓VDD或者主CSC中基準(zhǔn)電流的電路限制其正向行程為止。
最后的從屬CSC 163的ISOUT節(jié)點(diǎn)上的高電壓表示已完全對(duì)CSC鏈進(jìn)行了標(biāo)定。因?yàn)榇?刻基準(zhǔn)電流IREF通過(guò)所有的從屬CSC(以便到達(dá)最后的從屬CSC)，所以每個(gè)從屬CSC的每個(gè) ISOUT和ISIN節(jié)點(diǎn)以及主CSC的ISOUT節(jié)點(diǎn)的電壓大致同時(shí)都達(dá)到該較高的電壓。主CSC 160 在其ISOUT節(jié)點(diǎn)167處檢測(cè)到該較高的電壓持續(xù)時(shí)間比時(shí)間段TIME 1長(zhǎng)，并確定已對(duì)整個(gè) 鏈進(jìn)行標(biāo)定。然后主CSC 160再次將該基準(zhǔn)電流用于對(duì)其自己內(nèi)部的可編程電流源進(jìn)行標(biāo)定， 這又將ISOUT節(jié)點(diǎn)167處的電壓降低并再次開(kāi)始整個(gè)循環(huán)。如果不希望在先前結(jié)束的標(biāo)定循 環(huán)結(jié)尾立即開(kāi)始標(biāo)定循環(huán)，則可使主CSC 160等待外部供應(yīng)信號(hào)以開(kāi)始下一標(biāo)定循環(huán)。替代 地，主CSC 160具有產(chǎn)生開(kāi)始下一標(biāo)定循環(huán)的信號(hào)的內(nèi)部振蕩器和/或定時(shí)器。通過(guò)簡(jiǎn)單地 將電容器耦聯(lián)到最后的從屬CSC 163的ISOUT節(jié)點(diǎn)上，使下一標(biāo)定循環(huán)延遲某一時(shí)間，該時(shí) 間為基準(zhǔn)電流IREF將電容器充電到主CSC確定己對(duì)最后的從屬CSC進(jìn)行標(biāo)定所需的較高的 電壓閾值所花費(fèi)的時(shí)間。
在一個(gè)示例中，在多個(gè)集成電路裝置中的每個(gè)集成電路裝置中存在四個(gè)可編程CSC， 其中可編程CSC的鏈順次延伸通過(guò)集成電路中的每個(gè)集成電路。圖18的四個(gè)可編程CSC都 是在集成電路鏈中作為第一集成電路的單個(gè)第一集成電路的一部分。在已對(duì)最后的從屬CSC 163進(jìn)行標(biāo)定之后，在開(kāi)始新的標(biāo)定循環(huán)之前出現(xiàn)大約五百微秒的延遲。
在另一示例中，塊160-163表示不同的集成電路。除多個(gè)可編程電流源以外，每個(gè)集 成電路都包括一組開(kāi)關(guān)。 一旦切換集成電路的開(kāi)關(guān)使得在集成電路上為標(biāo)定目的使用基準(zhǔn)電 流，則該集成電路的可編程電流源逐一地使用該基準(zhǔn)電流，直到它們都被標(biāo)定為止。在對(duì)所 有的可編程電流源進(jìn)行標(biāo)定之后，集成電路的開(kāi)關(guān)切換成將基準(zhǔn)電流發(fā)送到鏈中下一集成電 路上。
圖19是示出圖18的系統(tǒng)中從屬CSC的操作的流程圖。圖20是示出圖18的系統(tǒng)中主 CSC的操作的流程圖。在已對(duì)從屬CSC進(jìn)行標(biāo)定之后關(guān)閉CSC的小反偏電流裝置。如果情況 不是這樣，則每當(dāng)對(duì)隨后的從屬CSC進(jìn)行標(biāo)定時(shí)將基準(zhǔn)電流減小反偏電流裝置的值。到對(duì)最 后的從屬CSC進(jìn)行標(biāo)定時(shí)，基準(zhǔn)電流將已經(jīng)減小二乘以從屬CSC單元的數(shù)量乘以反偏電流裝 置的值。如果鏈中從屬CSC的數(shù)量大則那將引進(jìn)大的誤差。
圖21是所仿真的頂層測(cè)試電路的示意圖。為簡(jiǎn)化目的，在該測(cè)試電路仿真中未提供圖19 的主CSC 160，而是用電流源替代主CSC的功能。(有關(guān)附圖中的標(biāo)記的含義如下inomal: current normal, icalin: current calibration i叩ut， icalout: current calibration output, gocal: start calibration, res: reset, adj: adjacent), 另夕卜，在附圖中英 文部分的大小寫(xiě)與說(shuō)明書(shū)有些不一致，如未特別聲明，大小寫(xiě)表示的意思相同，應(yīng)理解為同 一標(biāo)示。
圖22是圖21中三個(gè)從屬CSC中的每個(gè)從屬CSC內(nèi)的電路的更詳細(xì)的示意圖。在示意 圖的中心是標(biāo)以5 SLICE (slice) 2的可編程電流源塊。外層塊5 SLICE 2通過(guò)與圖18的 從屬CSC中的開(kāi)關(guān)B、 C、 Dl、 D2和A相對(duì)應(yīng)的S5切換S1。圖22的電路還包括對(duì)標(biāo)定序列 進(jìn)行控制的兩位狀態(tài)機(jī)171。
圖23和24是對(duì)圖22的兩位狀態(tài)機(jī)171的操作進(jìn)行說(shuō)明的狀態(tài)圖和邏輯表。如圖22所 示，在各從屬CSC中還存在三個(gè)比較電路。第一比較器用于當(dāng)電源電壓VDD電平低于預(yù)定的 閥值時(shí)產(chǎn)生上電復(fù)位信號(hào)P0R。第二比較器確定在對(duì)可編程電流源進(jìn)行標(biāo)定時(shí)什么時(shí)候從屬 CSC的ICALIN節(jié)點(diǎn)高于閾值電壓VTL0(例如，0. 1伏)，該閾值電壓VTLO低于ICALIN上的電 壓。當(dāng)ICALIN節(jié)點(diǎn)上的電壓提高到該閾值VTLO以上時(shí)，從屬CSC確定基準(zhǔn)電流此刻對(duì)其而 言(從屬CSC)可用以用于從屬CSC的標(biāo)定。第三比較器檢測(cè)在什么時(shí)候ICALIN節(jié)點(diǎn)上的電壓 高于閾值電壓VTHI (例如，4. 0伏)。當(dāng)對(duì)可編程電流源進(jìn)行標(biāo)定時(shí)VTHI明顯高于ICALIN節(jié) 點(diǎn)上的電壓。當(dāng)ICALIN節(jié)點(diǎn)上的電壓比該較高的閾值電壓VTHI高出比時(shí)間段TIME 1長(zhǎng)的 一段時(shí)間時(shí)，(例如，通過(guò)主CSC)確定已對(duì)從屬CSC的整個(gè)串的所有從屬CSC進(jìn)行標(biāo)定。
圖25是圖22的塊5SLICE2的電路圖。圖25示出一個(gè)I0UT，但在圖22中示出四個(gè) IOUT。圖22所示的各IOUT需要四個(gè)islice 2電路和一個(gè)iDUMMY。塊5 SLICE 2包括調(diào)用 islice 2的塊，該islice 2類(lèi)似于圖16的塊，除了 islice 2使用理想的電路元件而不是 真實(shí)的NFET之外。
圖26是圖25的塊islice 2的電路圖。
第二實(shí)施方式圖27是示出第二實(shí)施方式的操作的示意圖。第二實(shí)施方式采用結(jié)合圖9 提出的技術(shù)。與上述描述的第一實(shí)施方式的示例一樣，系統(tǒng)包括集合到若干集成電路中的許 多可編程CSC。在圖9的情況下，存在三個(gè)不同的集成電路103-105，并且各集成電路包括 四個(gè)可編程CSC。但是這是示例。對(duì)CSC和集成電路的數(shù)量沒(méi)有限制。
圖9所示的系統(tǒng)利用連接到每個(gè)集成電路的一個(gè)且僅一個(gè)端子的單個(gè)基準(zhǔn)電流導(dǎo)體 135(有時(shí)稱(chēng)作"總線")。當(dāng)基準(zhǔn)電流總線135上的電壓高于預(yù)定閾值預(yù)定的時(shí)間量時(shí)，基 準(zhǔn)電流IREF可用于標(biāo)定。當(dāng)特定的集成電路需要對(duì)其可編程CSC進(jìn)行標(biāo)定時(shí)，集成電路首 先檢查基準(zhǔn)電流導(dǎo)體135的電壓，以了解導(dǎo)體135是否可用。導(dǎo)體135如果其可用則處于高
電壓。如果電流基準(zhǔn)導(dǎo)體135可用，則集成電路使導(dǎo)體135上的電壓降低，使得集成電路中 的其它集成電路不會(huì)同時(shí)試圖并將基準(zhǔn)電流導(dǎo)體135用于標(biāo)定。在一個(gè)示例中，各可編程CSC 獨(dú)立于其它可編程CSC操作，使得相同集成電路的可編程CSC確定是否對(duì)它們本身進(jìn)行標(biāo)定。 替代地，各集成電路可能包括用于確定集成電路上所有的可編程CSC均被標(biāo)定的電路(即使 可編程CSC可能被每次一個(gè)地被標(biāo)定)。
圖27是示出圖29和9的實(shí)施方式的操作的流程圖。在圖9和圖27的示例中，電流源 的每個(gè)集成電路內(nèi)的定時(shí)器和邏輯開(kāi)始集成電路的CSC的標(biāo)定。如果集成電路的定時(shí)器(步 驟172)過(guò)期期滿，則集成電路檢查(步驟173)以確定電流基準(zhǔn)導(dǎo)體135(也稱(chēng)為"CALLINE") 是否可用。如果導(dǎo)體135上的電壓低于預(yù)定的閾值電壓，則集成電路確定導(dǎo)體135不可用并 再次設(shè)定定時(shí)器，使得集成電路將再次等待，直到其再次試圖進(jìn)行標(biāo)定為止(步驟174)。另 一方面，如果由導(dǎo)體135上的電壓高于預(yù)定的閾值多于特定的時(shí)間量來(lái)確定導(dǎo)體135可用， 則集成電路開(kāi)始其標(biāo)定循環(huán)并將導(dǎo)體135上的電壓降低到低于預(yù)定的閾值電壓(步驟175)。 然后集成電路使用來(lái)自導(dǎo)體135的基準(zhǔn)電流以逐一地對(duì)集成電路上的每個(gè)CSC進(jìn)行標(biāo)定(步 驟176)， 一直將導(dǎo)體135保持在不可用的狀態(tài)使得其它集成電路不會(huì)試圖開(kāi)始標(biāo)定循環(huán)。當(dāng) 完成集成電路的所有CSC的標(biāo)定時(shí)，則集成電路釋放導(dǎo)體135(步驟177)。集成電路通過(guò)不 再將導(dǎo)體135上的電壓降低到低于預(yù)定的闊值電壓來(lái)釋放導(dǎo)體135。
圖28是圖27的標(biāo)定方法的狀態(tài)圖。特定的集成電路的隨后的標(biāo)定循環(huán)之間的時(shí)間取決 于可編程CSC的實(shí)現(xiàn)細(xì)節(jié)。如果它們的保持短則它們不得不更經(jīng)常地進(jìn)行標(biāo)定，然而如果它 們的保持長(zhǎng)則它們能夠以較長(zhǎng)的間隔進(jìn)行標(biāo)定。
圖29是用理想的電路元件作成形狀的第二實(shí)施方式的測(cè)試電路的示意圖。在圖29中， 存在三個(gè)集成電路178-180。各集成電路具有表示在什么時(shí)候集成電路應(yīng)試圖對(duì)其可編程CSC 進(jìn)行標(biāo)定的其自己的內(nèi)部振蕩器和定時(shí)器。由于在圖30的測(cè)試電路中使用的裝置的理想特 征，所以在振蕩器中必須引入偏移量，否則振蕩器將同時(shí)不斷地試圖對(duì)它們本身進(jìn)行標(biāo)定。 為此，將小的電容器、不同值中的每個(gè)值添加到各集成電路，以確保標(biāo)定循環(huán)之間的時(shí)期在 所有不同的集成電路之間無(wú)關(guān)聯(lián)。在真實(shí)的集成電路中，這些外部電容器不必要。
圖30是圖29的三個(gè)集成電路中的一個(gè)集成電路的示意圖。電路包括僅利用一個(gè)觸發(fā)器 實(shí)現(xiàn)的雙態(tài)狀態(tài)機(jī)181。比較器182設(shè)置成如果基準(zhǔn)電流導(dǎo)體135上的電壓(這里在端子 ICALIN上接收)高于1.5伏的閾值并且如果導(dǎo)體135可用于標(biāo)定則檢測(cè)。如果檢測(cè)到導(dǎo)體135 可用，則斷言信號(hào)CAL—READY為數(shù)字邏輯高電平。另一比較器183設(shè)置成檢測(cè)上電復(fù)位狀態(tài) (POR)以便能夠使?fàn)顟B(tài)機(jī)181復(fù)位。標(biāo)以定時(shí)器1的定時(shí)器確定作出電流源標(biāo)定企圖的間隔。 實(shí)際的CSC本身是標(biāo)以5 SLICE 2的塊。以上結(jié)合圖22和25描述了塊5 SLICE 2。
盡管以上為了說(shuō)明目的而描述了某些具體的實(shí)施方式，但該專(zhuān)利文件的講授具有普遍 的適用性并且不局限于上述具體的實(shí)施方式。披露的結(jié)構(gòu)和方法在某些應(yīng)用中用于逐一地對(duì) 多個(gè)可編程CSC進(jìn)行標(biāo)定，其中由可編程CSC投入/起源的IOUT電流不用來(lái)驅(qū)動(dòng)LED。盡管 以上電壓閾值電平被描述成橫過(guò)單個(gè)基準(zhǔn)電流導(dǎo)體來(lái)回傳達(dá)信息的方式，但能夠采用其它合 適的信號(hào)技術(shù)。例如，高速數(shù)字信號(hào)能夠添加在基準(zhǔn)電流導(dǎo)體上的低頻率IOUT信號(hào)上，并 且能夠使各可編程CSC和/或可編程CSC的集成電路將這些高頻信號(hào)發(fā)射到基準(zhǔn)電流導(dǎo)體上
和檢測(cè)基準(zhǔn)電流導(dǎo)體上這樣的頻率信號(hào)。不是將單個(gè)基準(zhǔn)電流導(dǎo)體用于基準(zhǔn)電流供應(yīng)和發(fā)信 號(hào)的目的，而是各集成電路能夠包括附加的端子或可用于發(fā)信號(hào)目的的端子。如果提供這樣 的附加端子，則可編程CSC的集成電路之間的信息的發(fā)信號(hào)能夠通過(guò)分開(kāi)的信號(hào)導(dǎo)體傳達(dá)， 所述分開(kāi)的信號(hào)導(dǎo)體耦聯(lián)到所述附加的端子并且不與基準(zhǔn)電流導(dǎo)體交叉。盡管描述了正的 IREF電流供應(yīng)到CSC的系統(tǒng)，異極性(負(fù)IREF電流)系統(tǒng)是可行的，其中交換被檢測(cè)的預(yù)定 特性的極性。因此，能夠在不偏離如權(quán)利要求說(shuō)明的本發(fā)明范圍的情況下，實(shí)踐所述實(shí)施方 式的各種變型、修改和各種特征的組合。
權(quán)利要求
1.一種方法，其特征在于，它包括(a)提供多個(gè)電流源電路和多個(gè)發(fā)光二極管串，其中各電流源電路耦聯(lián)成通過(guò)所述發(fā)光二極管串中對(duì)應(yīng)的一個(gè)串供應(yīng)電流，其中有些電流源電路是第一集成電路的一部分而其它電流源電路是第二集成電路的一部分；和(b)順次地將所述多個(gè)電流源電路標(biāo)定成單個(gè)基準(zhǔn)信號(hào)。
2. 如權(quán)利要求l所述的方法，其特征在于，其中步驟(b)中的所述標(biāo)定包括(bl)在第一時(shí)間段期間對(duì)所述第一集成電路的所述電流源電路的第一電流源電 路進(jìn)行標(biāo)定，其中所述單個(gè)基準(zhǔn)信號(hào)是基準(zhǔn)電流信號(hào)，并且其中在所述第一時(shí)間段期 間所述基準(zhǔn)電流信號(hào)從外部源供應(yīng)到所述第一集成電路上并在所述第一集成電路上 使用以對(duì)所述第一電流源電路進(jìn)行標(biāo)定；和(b2)在第二時(shí)間段期間對(duì)所述第二集成電路的所述電流源電路的第二電流源電 路進(jìn)行標(biāo)定，其中在所述第二時(shí)間段期間所述基準(zhǔn)電流信號(hào)從所述外部源供應(yīng)，通過(guò) 所述第一集成電路供應(yīng)到所述第二集成電路并在所述第二集成電路上使用以對(duì)所述 第二電流源電路進(jìn)行標(biāo)定。
3. 如權(quán)利要求2所述的方法，其特征在于，其中在所述的第一時(shí)間段期間，所 述基準(zhǔn)電流信號(hào)未被傳導(dǎo)通過(guò)所述第一集成電路到達(dá)所述第二集成電路。
4. 如權(quán)利要求l所述的方法，其特征在于，其中步驟(b)的所述的標(biāo)定包括(bl)在第一時(shí)間段期間對(duì)所述第一集成電路的所述電流源電路的第一電流源電 路進(jìn)行標(biāo)定，其中所述單個(gè)基準(zhǔn)信號(hào)是基準(zhǔn)電流信號(hào)，其中在所述第一時(shí)間段期間所 述基準(zhǔn)電流信號(hào)從外部源供應(yīng)，通過(guò)導(dǎo)體供應(yīng)至所述第一集成電路上；(b2)在第二時(shí)間段期間對(duì)所述第二集成電路的所述電流源電路的第二電流源電 路進(jìn)行標(biāo)定，其中在所述第二時(shí)間段期間所述基準(zhǔn)電流信號(hào)從所述外部源供應(yīng)，通過(guò) 所述導(dǎo)體供應(yīng)至所述第二集成電路上，其中所述導(dǎo)體耦聯(lián)到所述第一集成電路和所述 第二集成電路。
5. 如權(quán)利要求l所述的方法，其特征在于，其中步驟(b)的所述的標(biāo)定包括以 固定的和不變的次序重復(fù)且自動(dòng)地對(duì)所述第一集成電路和所述第二集成電路的所有 所述電流源電路進(jìn)行標(biāo)定。
6. 如權(quán)利要求l所述的方法，其特征在于，其中步驟(b)的所述的順次標(biāo)定包 括以隨時(shí)間變化的次序重復(fù)且自動(dòng)地對(duì)所述第一集成電路和所述第二集成電路的所 有所述電流源電路進(jìn)行標(biāo)定。
7. 如權(quán)利要求l所述的方法，其特征在于，還包括將所述多個(gè)發(fā)光二極管串用于對(duì)顯示器進(jìn)行背光照明。
8. 如權(quán)利要求l所述的方法，其特征在于，其中所述第一集成電路的各電流源電路包括第一可編程電流源和第二可編程電流源，其中所述第一集成電路包括開(kāi)關(guān)電 路，其中在對(duì)所述第一可編程電流源進(jìn)行標(biāo)定期間所述開(kāi)關(guān)電路將所述第二可編程電 流源耦聯(lián)到所述發(fā)光二極管串中相關(guān)的一個(gè)串，使得流過(guò)所述一個(gè)發(fā)光二極管串的發(fā)光二極管電流流過(guò)所述第二可編程電流源且不會(huì)流過(guò)所述第一可編程電流源，其中在 對(duì)第二可編程電流源進(jìn)行標(biāo)定期間所述開(kāi)關(guān)電路將所述第一可編程電流源耦聯(lián)到所 述一個(gè)發(fā)光二極管串，使得流過(guò)所述一個(gè)串的發(fā)光二極管電流流過(guò)所述第一可編程電 流源且不會(huì)流過(guò)所述第二可編程電流源。
9. 如權(quán)利要求2所述的方法，其特征在于，還包括(C)在所述第二集成電路上確定導(dǎo)體上的電壓是否具有預(yù)定的特性，其中所述導(dǎo) 體是在所述第二時(shí)間段期間供應(yīng)來(lái)自所述第一集成電路的所述基準(zhǔn)電流信號(hào)并將所 述基準(zhǔn)電流信號(hào)供應(yīng)到所述第二集成電路的導(dǎo)體；和(d)如果在步驟(C)中確定所述電壓具有所述預(yù)定的特性，則開(kāi)始對(duì)所述第二集 成電路的所述電流源電路中的所述第二電流源電路進(jìn)行所述標(biāo)定。
10. 如權(quán)利要求4所述的方法，其特征在于，還包括(C)在所述第二集成電路上確定所述導(dǎo)體上的電壓是否具有預(yù)定的特性；和(d)如果在(C)中確定所述電壓具有所述預(yù)定的特性，則開(kāi)始對(duì)所述第二集成電 路的所述電流源電路中的所述第二電流源電路進(jìn)行所述標(biāo)定。
11. 一種集成電路，其特征在于，包括 多個(gè)電流源電路，其中各電流源電路包括 第一節(jié)點(diǎn)；第二節(jié)點(diǎn)；可編程電流源；和開(kāi)關(guān)電路，其中在第一狀態(tài)中，所述開(kāi)關(guān)電路將所述第一節(jié)點(diǎn)耦聯(lián)到所述可編程 電流源并且將所述第二節(jié)點(diǎn)從所述可編程電流源和所述第一節(jié)點(diǎn)隔離，其中在第二狀 態(tài)中所述開(kāi)關(guān)電路將所述第一節(jié)點(diǎn)耦聯(lián)到所述第二節(jié)點(diǎn)并且將所述可編程電流源從 所述第一節(jié)點(diǎn)和所述第二節(jié)點(diǎn)隔離；和第一端子，所述第一端子耦聯(lián)到所述電流源電路中的第一電流源電路的第一節(jié)點(diǎn)；第二端子，所述第二端子耦聯(lián)到所述電流源電路中的第二電流源電路的第二節(jié) 點(diǎn)，其中所述電流源電路一起耦聯(lián)成鏈，使得如果所有所述電流源電路的所述開(kāi)關(guān)電 路處于所述第二狀態(tài)，則從所述第一端子經(jīng)過(guò)所述電流源電路鏈到所述第二端子建立 導(dǎo)電路徑；和多個(gè)電流源端子，其中各電流源電路中所述可編程電流源耦聯(lián)到所述電流源端子 中相應(yīng)的一個(gè)電流源端子。
12. 如權(quán)利要求ll所述的集成電路，其特征在于，其中所述多個(gè)電流源端子中 的每個(gè)電流源端子都耦聯(lián)到多個(gè)發(fā)光二極管串中相應(yīng)的一個(gè)串。
13. —種集成電路，其特征在于，包括 基準(zhǔn)端子；多個(gè)電流源電路，其中各電流源電路耦聯(lián)到所述基準(zhǔn)端子并包括可編程電流源， 其中如果所述基準(zhǔn)端子上的信號(hào)在預(yù)定的時(shí)間具有預(yù)定的特性，則所述各電流源電路將在所述基準(zhǔn)端子上接收的基準(zhǔn)電流用于對(duì)其可編程電流源進(jìn)行標(biāo)定；和多個(gè)電流源端子，其中各電流源電路中所述可編程電流源耦聯(lián)到所述電流源端子 中相應(yīng)的一個(gè)電流源端子。
14. 如權(quán)利要求13所述的集成電路，其特征在于，其中所述多個(gè)電流源端子中 的每個(gè)電流源端子都耦聯(lián)到多個(gè)發(fā)光二極管串中相應(yīng)的一個(gè)串。
15. 如權(quán)利要求13所述的集成電路，其特征在于，其中所述電流源電路中的每 個(gè)電流源電路還包括定時(shí)器，其中電流源電路的所述定時(shí)器確定所述預(yù)定時(shí)間。
16. 如權(quán)利要求13所述的集成電路，其特征在于，其中所述標(biāo)定是以隨時(shí)間變 化的次序逐一地對(duì)所述電流源電路的所述可編程電流源進(jìn)行標(biāo)定。
17. 如權(quán)利要求13所述的集成電路，其特征在于，其中所述信號(hào)是基準(zhǔn)電流信號(hào)。
18. 如權(quán)利要求13所述的集成電路，其特征在于，其中所述預(yù)定特性是至少保 持預(yù)定的時(shí)間量的非瞬變電壓電平。
19. 一種集成電路，其特征在于，包括 基準(zhǔn)端子；多個(gè)電流源電路，其中各電流源電路包括可編程電流源；多個(gè)電流源端子，其中各電流源電路中所述可編程電流源耦聯(lián)到所述電流源端子 中相應(yīng)的一個(gè)電流源端子；和電路，所述電路監(jiān)控所述基準(zhǔn)端子上的信號(hào)并每次檢測(cè)所述信號(hào)是否具有預(yù)定的 特性，并響應(yīng)于檢測(cè)到所述信號(hào)在當(dāng)時(shí)具有所述預(yù)定特性而使所述多個(gè)電流源電路中 的每個(gè)電流源電路使用在所述基準(zhǔn)端子上接收的基準(zhǔn)電流來(lái)對(duì)其可編程電流源進(jìn)行 標(biāo)定。
20. 如權(quán)利要求19所述的集成電路，其特征在于，其中一旦所述電路檢測(cè)到所 述信號(hào)在當(dāng)時(shí)具有所述預(yù)定特性，就使所述集成電路上所有所述電流源電路利用所述 基準(zhǔn)電流進(jìn)行標(biāo)定，其中在對(duì)所有所述電流源電路進(jìn)行標(biāo)定期間所述集成電路使基準(zhǔn) 端子上的所述信號(hào)具有第二預(yù)定特性。
21. 如權(quán)利要求19所述的集成電路，其特征在于，其中基準(zhǔn)電流導(dǎo)體耦聯(lián)到所 述集成電路的所述基準(zhǔn)端子，其中所述預(yù)定特性表現(xiàn)出所述基準(zhǔn)電流導(dǎo)體未被用于對(duì) 耦聯(lián)到所述基準(zhǔn)電流導(dǎo)體的任何集成電路的任何電流源電路進(jìn)行標(biāo)定，其中所述第二 預(yù)定特性表現(xiàn)出基準(zhǔn)電流導(dǎo)體被用于對(duì)耦聯(lián)到所述基準(zhǔn)電流導(dǎo)體的集成電路內(nèi)電流 源電路進(jìn)行標(biāo)定。
22. —種封裝集成電路，其特征在于，包括 基準(zhǔn)端子-,多個(gè)可編程電流源；多個(gè)電流源端子，其中各可編程電流源耦聯(lián)到所述電流源端子中相應(yīng)的一個(gè)電流 源端子；用于確定所述基準(zhǔn)端子上的信號(hào)是否具有預(yù)定特性的裝置，響應(yīng)于檢測(cè)到所述信 號(hào)具有所述預(yù)定特性，所述裝置使得利用在所述基準(zhǔn)端子上接收的基準(zhǔn)電流每次一個(gè) 地對(duì)各所述多個(gè)可編程電流源進(jìn)行標(biāo)定。
23. —種方法，其特征在于，包括提供多個(gè)電流源電路(電流源電路)，其中有些所述電流源電路是第一集成電路的一部分而其它所述電流源電路是第二集成電路的一部分；每次一個(gè)地、順次地、自動(dòng)地且重復(fù)地將所述多個(gè)電流源電路標(biāo)定成單個(gè)基準(zhǔn)電流。
全文摘要
本發(fā)明公開(kāi)了一種匹配電流源的順序標(biāo)定的系統(tǒng)及方法，其包括LED串和可編程電流源電路(CSC)。LED電流流過(guò)各LED串，各LED電流都由相關(guān)的可編程CSC控制。在一個(gè)實(shí)施方式中，CSC形成鏈。第一CSC將基準(zhǔn)電流用于標(biāo)定，其后將所述基準(zhǔn)電流供應(yīng)到下一CSC。當(dāng)所述下一CSC檢測(cè)到所述基準(zhǔn)電流時(shí)，所述CSC將所述基準(zhǔn)電流用于標(biāo)定。沿著鏈逐一地對(duì)CSC進(jìn)行標(biāo)定。在第二實(shí)施方式中，各CSC能夠接收來(lái)自共用導(dǎo)體的所述基準(zhǔn)電流。如果檢測(cè)到所述共用導(dǎo)體可用，則所述CSC將所述基準(zhǔn)電流用于標(biāo)定。當(dāng)所述導(dǎo)體正在使用中，其它CSC檢測(cè)所述導(dǎo)體為不可用并且不會(huì)試圖自我標(biāo)定。所述CSC逐一地、但以隨時(shí)間變化的次序使用所述基準(zhǔn)電流。
文檔編號(hào)G09G3/36GK101350174SQ200810100268
公開(kāi)日2009年1月21日 申請(qǐng)日期2008年5月16日 優(yōu)先權(quán)日2007年5月17日
發(fā)明者理查德·格雷, 黃樹(shù)良, 龔大偉 申請(qǐng)人:技領(lǐng)半導(dǎo)體(上海)有限公司;技領(lǐng)半導(dǎo)體國(guó)際股份有限公司